JPH09232220A - レジストパタ−ン形成方法 - Google Patents
レジストパタ−ン形成方法Info
- Publication number
- JPH09232220A JPH09232220A JP8040939A JP4093996A JPH09232220A JP H09232220 A JPH09232220 A JP H09232220A JP 8040939 A JP8040939 A JP 8040939A JP 4093996 A JP4093996 A JP 4093996A JP H09232220 A JPH09232220 A JP H09232220A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- alignment mark
- thin film
- photosensitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】金属膜を被加工膜とする基板上に感光性極薄膜
からなるレジストパタ−ンを所望の位置に形成しようと
したとき、或いはＣＭＰ等でその表面が平坦、平滑化さ
れた金属膜等の反射性の膜がアライメントマ−ク上に形
成されているとき、アライメントマ−クパタ−ンが検出
できない。 【解決手段】感光性極薄膜７上にパタ−ン露光光とは別
の波長の光に感光するホトレジスト８を塗布し、アライ
メントマ−ク６上のホトレジスト８を露光、現像後エッ
チングを行って感光性極薄膜７とアライメントマ−ク検
出光をさえぎる金属膜５或いは反射性膜を除去してアラ
イメントマ−ク６を検出できるようにする。その後、ホ
トレジスト８除去を行った後、感光性極薄膜を露光、現
像する。 【効果】アライメントマ−クが検出できるので、所望の
位置にレジストパタ−ン、特に感光性極薄膜からなるレ
ジストパタ−ンを形成できる。
からなるレジストパタ−ンを所望の位置に形成しようと
したとき、或いはＣＭＰ等でその表面が平坦、平滑化さ
れた金属膜等の反射性の膜がアライメントマ−ク上に形
成されているとき、アライメントマ−クパタ−ンが検出
できない。 【解決手段】感光性極薄膜７上にパタ−ン露光光とは別
の波長の光に感光するホトレジスト８を塗布し、アライ
メントマ−ク６上のホトレジスト８を露光、現像後エッ
チングを行って感光性極薄膜７とアライメントマ−ク検
出光をさえぎる金属膜５或いは反射性膜を除去してアラ
イメントマ−ク６を検出できるようにする。その後、ホ
トレジスト８除去を行った後、感光性極薄膜を露光、現
像する。 【効果】アライメントマ−クが検出できるので、所望の
位置にレジストパタ−ン、特に感光性極薄膜からなるレ
ジストパタ−ンを形成できる。
Description
【０００１】
【発明の属する技術分野】本発明はリソグラフィ技術、
さらに詳しくいうと合わせを伴うレジストパタ−ン形成
技術に属する。
さらに詳しくいうと合わせを伴うレジストパタ−ン形成
技術に属する。
【０００２】
【従来の技術】ＵＬＳＩの高集積化の要求とともに、極
限的な微細レジストパタ−ン形成が求められている。現
在最小寸法０．２μｍ〜０．３μｍのレジストパタ−ン
形成が盛んに検討されており、さらなる微細化の必要性
が叫ばれている。このような微細なパタ−ン形成を可能
にする方法として、波長が１９３ｎｍであるＡｒＦエキ
シマレ−ザ光を用いた光リソグラフィが脚光を浴びてい
る。現在主流に用いられている光源は超高圧水銀ランプ
のｇ線（波長４３６ｎｍ）あるいはｉ線（波長３６５ｎ
ｍ）であるが、これらの光より波長が短い分解像度が高
く、このＡｒＦエキシマレ−ザ光を用いることにより
０．２μｍ以下のレジストパタ−ン形成が可能になると
考えられている。但しＡｒＦエキシマレ−ザ光は従来レ
ジストに用いられていたノボラック樹脂やスルホン系樹
脂での光吸収が強く、これらのレジストを用いるとレジ
スト底部に露光光がとどかず、十分なパタ−ン形成がで
きないという問題があった。
限的な微細レジストパタ−ン形成が求められている。現
在最小寸法０．２μｍ〜０．３μｍのレジストパタ−ン
形成が盛んに検討されており、さらなる微細化の必要性
が叫ばれている。このような微細なパタ−ン形成を可能
にする方法として、波長が１９３ｎｍであるＡｒＦエキ
シマレ−ザ光を用いた光リソグラフィが脚光を浴びてい
る。現在主流に用いられている光源は超高圧水銀ランプ
のｇ線（波長４３６ｎｍ）あるいはｉ線（波長３６５ｎ
ｍ）であるが、これらの光より波長が短い分解像度が高
く、このＡｒＦエキシマレ−ザ光を用いることにより
０．２μｍ以下のレジストパタ−ン形成が可能になると
考えられている。但しＡｒＦエキシマレ−ザ光は従来レ
ジストに用いられていたノボラック樹脂やスルホン系樹
脂での光吸収が強く、これらのレジストを用いるとレジ
スト底部に露光光がとどかず、十分なパタ−ン形成がで
きないという問題があった。
【０００３】この光吸収の問題を解決する方法として極
薄膜感光性ハ−ドマスクを用いた方法があり、注目を集
めている。この方法は被加工基板上にポリシルセスキオ
キサンのようなＡｒＦエキシマレ−ザ光に感光するＳｉ
やＧｅの酸化物を含有する極薄膜（例えば膜厚５０ｎ
ｍ）を回転塗布により形成し、その後、露光、現像を行
って該極薄膜からなるレジストパタ−ンを形成する方法
である。この材料はＡｒＦエキシマレ−ザ光に対する光
吸収が高くないことと、極薄膜であることから十分な解
像度を持つ。又、極薄膜であるが、その材料の中にＳｉ
やＧｅの酸化物を多量に含有するため、被加工基板との
選択比が十分とれ、加工マスクとしての機能も十分にあ
る。この薄膜は回転塗布によって形成するため、従来リ
ソグラフィ技術とのコンパチビリティも良く、スル−プ
ット的にも、コスト的にも有利である。ＣＶＤ (Chemic
al Vapor Deposition) 法で形成した膜よりもパ−ティ
クルが少なく、従って膜欠陥も少なく、歩留まりが良い
という特長がある。なお、この方法は特開平６−２６７
９１１に記載されている。
薄膜感光性ハ−ドマスクを用いた方法があり、注目を集
めている。この方法は被加工基板上にポリシルセスキオ
キサンのようなＡｒＦエキシマレ−ザ光に感光するＳｉ
やＧｅの酸化物を含有する極薄膜（例えば膜厚５０ｎ
ｍ）を回転塗布により形成し、その後、露光、現像を行
って該極薄膜からなるレジストパタ−ンを形成する方法
である。この材料はＡｒＦエキシマレ−ザ光に対する光
吸収が高くないことと、極薄膜であることから十分な解
像度を持つ。又、極薄膜であるが、その材料の中にＳｉ
やＧｅの酸化物を多量に含有するため、被加工基板との
選択比が十分とれ、加工マスクとしての機能も十分にあ
る。この薄膜は回転塗布によって形成するため、従来リ
ソグラフィ技術とのコンパチビリティも良く、スル−プ
ット的にも、コスト的にも有利である。ＣＶＤ (Chemic
al Vapor Deposition) 法で形成した膜よりもパ−ティ
クルが少なく、従って膜欠陥も少なく、歩留まりが良い
という特長がある。なお、この方法は特開平６−２６７
９１１に記載されている。
【０００４】
【発明が解決しようとする課題】段差のある基板上で
０．３μｍというような微細なパタ−ンを光リソグラフ
ィで形成しようとすると焦点深度が不足し、パタ−ン解
像不良が発生しやすくなることから基板段差の低減が図
られている。基板段差の低減はＬＳＩを作るときの配線
層の断線防止という意味でも重要であり、このため特に
配線層、配線層間層のパタ−ン形成にはＣＭＰ (Chemic
al Mechanical Polishing) などの技術を用いてその表
面段差を低減し、平滑な表面を持つ基板上でレジストパ
タ−ンを形成している。配線層を形成するときのリソグ
ラフィでは被加工膜が金属膜となる。この時は段差なし
の反射面で下地に形成されたパタ−ン（例えばビアホ−
ル）と位置合わせを行った上でリソグラフィを行う必要
があるが、露光装置の合わせパタ−ン（タ−ゲット）検
出には光を用いているため、この金属の下に形成された
合わせパタ−ンを検出することができず、したがって合
わせが全く行えないという致命的な欠点がこの従来の極
薄膜感光性ハ−ドマスク法にあった。
０．３μｍというような微細なパタ−ンを光リソグラフ
ィで形成しようとすると焦点深度が不足し、パタ−ン解
像不良が発生しやすくなることから基板段差の低減が図
られている。基板段差の低減はＬＳＩを作るときの配線
層の断線防止という意味でも重要であり、このため特に
配線層、配線層間層のパタ−ン形成にはＣＭＰ (Chemic
al Mechanical Polishing) などの技術を用いてその表
面段差を低減し、平滑な表面を持つ基板上でレジストパ
タ−ンを形成している。配線層を形成するときのリソグ
ラフィでは被加工膜が金属膜となる。この時は段差なし
の反射面で下地に形成されたパタ−ン（例えばビアホ−
ル）と位置合わせを行った上でリソグラフィを行う必要
があるが、露光装置の合わせパタ−ン（タ−ゲット）検
出には光を用いているため、この金属の下に形成された
合わせパタ−ンを検出することができず、したがって合
わせが全く行えないという致命的な欠点がこの従来の極
薄膜感光性ハ−ドマスク法にあった。
【０００５】本発明は極薄膜感光性ハ−ドマスク法にお
ける以上に示したような問題に鑑み創案されたものであ
り、ＣＭＰ処理をされた金属膜を被加工膜とするような
場合でも高精度な位置合わせのできる、極薄膜感光性ハ
−ドマスクによるレジストパタ−ン形成方法に関するも
のである。また、ＣＭＰ等でその表面が平坦、平滑化さ
れた金属膜等の反射性の膜がアライメントマ−ク上に形
成されている場合にも、位置合わせ精度の高い微細レジ
ストパタ−ンを被加工基板上に形成しようとするもので
ある。
ける以上に示したような問題に鑑み創案されたものであ
り、ＣＭＰ処理をされた金属膜を被加工膜とするような
場合でも高精度な位置合わせのできる、極薄膜感光性ハ
−ドマスクによるレジストパタ−ン形成方法に関するも
のである。また、ＣＭＰ等でその表面が平坦、平滑化さ
れた金属膜等の反射性の膜がアライメントマ−ク上に形
成されている場合にも、位置合わせ精度の高い微細レジ
ストパタ−ンを被加工基板上に形成しようとするもので
ある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に本発明では、 （１）レジストパタ−ンを所望の位置に形成するための
アライメントマ−クが形成されている被加工基板上に、
パタ−ン露光光に対して感光性を有する薄膜を形成す
る。
に本発明では、 （１）レジストパタ−ンを所望の位置に形成するための
アライメントマ−クが形成されている被加工基板上に、
パタ−ン露光光に対して感光性を有する薄膜を形成す
る。
【０００７】（２）この感光性薄膜上にパタ−ン露光光
とは異なる波長の光（この光をタ−ゲット露光光と名付
ける）に感光するホトレジスト膜を形成する。
とは異なる波長の光（この光をタ−ゲット露光光と名付
ける）に感光するホトレジスト膜を形成する。
【０００８】（３）タ−ゲット露光光により上記アライ
メントパタ−ンを含む領域を露光、現像し、アライメン
トマ−ク上のホトレジスト膜を除去する。
メントパタ−ンを含む領域を露光、現像し、アライメン
トマ−ク上のホトレジスト膜を除去する。
【０００９】（４）該ホトレジスト膜をマスクにエッチ
ングを行って上記感光性薄膜と被加工基板の一部を除去
し、アライメントマ−クが光によって検出できるように
する。
ングを行って上記感光性薄膜と被加工基板の一部を除去
し、アライメントマ−クが光によって検出できるように
する。
【００１０】（５）該ホトレジスト膜を除去する。
【００１１】（６）所望のパタ−ンが形成されたマスク
を介して該感光性薄膜上にパタ−ン露光光を照射後該感
光性薄膜を現像し、被加工基板上の所望の位置に所望の
感光性薄膜パタ−ンを形成する。
を介して該感光性薄膜上にパタ−ン露光光を照射後該感
光性薄膜を現像し、被加工基板上の所望の位置に所望の
感光性薄膜パタ−ンを形成する。
【００１２】以上の工程によって上記問題は解決され
る。
る。
【００１３】
（実施例１）以下、本発明の第１の実施例を、工程を示
した図１を用いて説明する。
した図１を用いて説明する。
【００１４】図１（ａ）に示すように基板（Ｓｉ）１、
絶縁膜（酸化膜）２、配線パタ−ン（ポリシリコン）
３、絶縁膜（酸化膜）４、金属膜（Ｗ）５からなる基板
を用意した。絶縁膜４の表面はＣＭＰ法によって平坦化
されており、従って金属膜５の表面も十分平坦かつ平滑
であった。アライメント用パタ−ン６は表面が平坦な金
属膜５の下に置かれているため、この状態では全くアラ
イメントを行うことができなかった。
絶縁膜（酸化膜）２、配線パタ−ン（ポリシリコン）
３、絶縁膜（酸化膜）４、金属膜（Ｗ）５からなる基板
を用意した。絶縁膜４の表面はＣＭＰ法によって平坦化
されており、従って金属膜５の表面も十分平坦かつ平滑
であった。アライメント用パタ−ン６は表面が平坦な金
属膜５の下に置かれているため、この状態では全くアラ
イメントを行うことができなかった。
【００１５】次に図１（ｂ）に示すように，金属膜５上
にＡｒＦエキシマレ−ザ光に感光する薄膜を形成した。
一実験条件ではあるが、この感光性薄膜の膜厚は５０ｎ
ｍとし、材料としてはポリシルセスキオキサンを用い
た。この感光性薄膜はＡｒＦ露光に対してポジ型レジス
トとなる。感光性薄膜は５０ｎｍと薄いので、光吸収起
因の解像で劣化が無く、極めて微細なパタ−ンまで形成
が可能である。さらにこの感光性薄膜７の上にＵＶ光に
感光するレジスト８を塗布し、その後アライメントパタ
−ンの近傍だけ、ＵＶ光による露光を行った。レジスト
８としては通常のＵＶ光用レジストを用いることができ
るが、さらに水溶性レジストを用いると感光性薄膜７を
レジスト塗布及び除去の時に痛めることが無いので好ま
しい。一般に水溶性レジストは解像度が低いが、ここで
はアライメントパタ−ン近傍に開口をあけるという大き
なパタ−ンを対象にしており、要求精度も高くないため
このことは問題にならない。図１（ｂ）ではマスク９を
基板に近接させて光１０を照射する、いわゆる近接露光
の場合が示されているが、これに限るものではなく、投
影露光も、スキャニング露光も用いることができる。そ
の後、レジスト８を現像し、アライメントパタ−ン近傍
のみに開口が形成されたレジストパタ−ン８ａを形成し
たあと、エッチングを行って図１（ｃ）に示すようにア
ライメントパタ−ン近傍のみに開口１１を有する感光性
薄膜パタ−ン７ａ及び金属膜パタ−ン５ａを形成した。
にＡｒＦエキシマレ−ザ光に感光する薄膜を形成した。
一実験条件ではあるが、この感光性薄膜の膜厚は５０ｎ
ｍとし、材料としてはポリシルセスキオキサンを用い
た。この感光性薄膜はＡｒＦ露光に対してポジ型レジス
トとなる。感光性薄膜は５０ｎｍと薄いので、光吸収起
因の解像で劣化が無く、極めて微細なパタ−ンまで形成
が可能である。さらにこの感光性薄膜７の上にＵＶ光に
感光するレジスト８を塗布し、その後アライメントパタ
−ンの近傍だけ、ＵＶ光による露光を行った。レジスト
８としては通常のＵＶ光用レジストを用いることができ
るが、さらに水溶性レジストを用いると感光性薄膜７を
レジスト塗布及び除去の時に痛めることが無いので好ま
しい。一般に水溶性レジストは解像度が低いが、ここで
はアライメントパタ−ン近傍に開口をあけるという大き
なパタ−ンを対象にしており、要求精度も高くないため
このことは問題にならない。図１（ｂ）ではマスク９を
基板に近接させて光１０を照射する、いわゆる近接露光
の場合が示されているが、これに限るものではなく、投
影露光も、スキャニング露光も用いることができる。そ
の後、レジスト８を現像し、アライメントパタ−ン近傍
のみに開口が形成されたレジストパタ−ン８ａを形成し
たあと、エッチングを行って図１（ｃ）に示すようにア
ライメントパタ−ン近傍のみに開口１１を有する感光性
薄膜パタ−ン７ａ及び金属膜パタ−ン５ａを形成した。
【００１６】次にレジストパタ−ン８ａを除去した後、
図１（ｄ）に示すようにアライメントマ−ク６を検出し
てウェハとレチクルとの位置合わせを行った後、レチク
ルパタ−ン１２を途中に介在させてＡｒＦエキシマ光１
３を照射し、所望の位置に所望のパタ−ンを露光した。
図１（ａ）の段階ではアライメントパタ−ンを検出する
ことはできなかったが、図１（ｄ）の段階ではアライメ
ントマ−ク上の金属膜が除去されているので、高精度な
パタ−ン検出が可能であった。アライメントマ−ク上に
は酸化膜４が被覆されているが、これはアライメントパ
タ−ン検出光に対し透明なため、問題にはならない。図
１（ｄ）ではレンズ等の光学系が省かれて書かれている
が、実際には図２に示す装置構成のステッパを使った。
但しこれは一実施例であり、ステッパではなく、スキャ
ナやプロジェクションアライナを用いることもできる。
図１（ｄ）に示すようにアライメントマ−ク６を検出し
てウェハとレチクルとの位置合わせを行った後、レチク
ルパタ−ン１２を途中に介在させてＡｒＦエキシマ光１
３を照射し、所望の位置に所望のパタ−ンを露光した。
図１（ａ）の段階ではアライメントパタ−ンを検出する
ことはできなかったが、図１（ｄ）の段階ではアライメ
ントマ−ク上の金属膜が除去されているので、高精度な
パタ−ン検出が可能であった。アライメントマ−ク上に
は酸化膜４が被覆されているが、これはアライメントパ
タ−ン検出光に対し透明なため、問題にはならない。図
１（ｄ）ではレンズ等の光学系が省かれて書かれている
が、実際には図２に示す装置構成のステッパを使った。
但しこれは一実施例であり、ステッパではなく、スキャ
ナやプロジェクションアライナを用いることもできる。
【００１７】ここで用いた露光装置の説明をする。光源
（ＡｒＦエキシマレ−ザ光）５０１から発する光は、フ
ライアイレンズ５０２、コンデンサレンズ５０３、５０
５及びミラー５０４を介してマスク（レチクル）５０６
を照明する。マスク５０６上には異物付着によるパタン
転写不良を防止するためのペリクル５０７が設けられて
いる。マスク５０６上に描かれたマスクパタンは、投影
レンズ５０８を介して試料基板であるウエハ５０９上に
投影される。なお、マスク５０６はマスク位置制御手段
５１７で制御されたマスクステージ５１８上に載置さ
れ、その中心と投影レンズ５０８の光軸とは正確に位置
合わせがなされている。ウエハ５０９は、試料台５１０
上に真空吸着されている。試料台５１０は、投影レンズ
５０８の光軸方向すなわちＺ方向に移動可能なＺステー
ジ５１１上に載置され、さらにＸＹステージ５１２上に
搭載されている。Ｚステージ５１１及びＸＹステージ５
１２は、主制御系５１９からの制御命令に応じてそれぞ
れの駆動手段５１３、５１４によって駆動されるので、
所望の露光位置に移動可能である。その位置はＺステー
ジ５１１に固定されたミラー５１６の位置として、レー
ザ測長機５１５で正確にモニタされている。また、ウエ
ハ５０９のＸＹ方向の位置は、検出光発生部５２０、検
出光５２３、受光部５２１から構成されるアライメント
パタ−ン検出手段で計測される。この検出結果をもとに
ＸＹステ−ジを動かしてレチクルとウェハの正確な位置
合わせを行なう。
（ＡｒＦエキシマレ−ザ光）５０１から発する光は、フ
ライアイレンズ５０２、コンデンサレンズ５０３、５０
５及びミラー５０４を介してマスク（レチクル）５０６
を照明する。マスク５０６上には異物付着によるパタン
転写不良を防止するためのペリクル５０７が設けられて
いる。マスク５０６上に描かれたマスクパタンは、投影
レンズ５０８を介して試料基板であるウエハ５０９上に
投影される。なお、マスク５０６はマスク位置制御手段
５１７で制御されたマスクステージ５１８上に載置さ
れ、その中心と投影レンズ５０８の光軸とは正確に位置
合わせがなされている。ウエハ５０９は、試料台５１０
上に真空吸着されている。試料台５１０は、投影レンズ
５０８の光軸方向すなわちＺ方向に移動可能なＺステー
ジ５１１上に載置され、さらにＸＹステージ５１２上に
搭載されている。Ｚステージ５１１及びＸＹステージ５
１２は、主制御系５１９からの制御命令に応じてそれぞ
れの駆動手段５１３、５１４によって駆動されるので、
所望の露光位置に移動可能である。その位置はＺステー
ジ５１１に固定されたミラー５１６の位置として、レー
ザ測長機５１５で正確にモニタされている。また、ウエ
ハ５０９のＸＹ方向の位置は、検出光発生部５２０、検
出光５２３、受光部５２１から構成されるアライメント
パタ−ン検出手段で計測される。この検出結果をもとに
ＸＹステ−ジを動かしてレチクルとウェハの正確な位置
合わせを行なう。
【００１８】次に現像を行って図１（ｅ）に示すように
感光性薄膜パタ−ン７ｂを形成し、さらに感光性薄膜パ
タ−ン７ｂをベ−クによってキュアした後、図１（ｆ）
に示すように感光性薄膜パタ−ン７ｂをエッチングマス
クに金属膜をエッチングして金属膜パタ−ン５ｂを所望
の位置に形成した。感光性薄膜は５０ｎｍと薄いがポリ
シロキサンベ−スであり、さらにベ−クによるキュアが
加わるため、十分エッチングマスクとして機能した。エ
ッチングマスクを薄くできるため、金属膜をエッチング
するときのマイクロロ−ディング効果も小さくなり、高
精度な金属配線パタ−ン５ｂを形成することができた。
感光性薄膜パタ−ン７ｂを形成し、さらに感光性薄膜パ
タ−ン７ｂをベ−クによってキュアした後、図１（ｆ）
に示すように感光性薄膜パタ−ン７ｂをエッチングマス
クに金属膜をエッチングして金属膜パタ−ン５ｂを所望
の位置に形成した。感光性薄膜は５０ｎｍと薄いがポリ
シロキサンベ−スであり、さらにベ−クによるキュアが
加わるため、十分エッチングマスクとして機能した。エ
ッチングマスクを薄くできるため、金属膜をエッチング
するときのマイクロロ−ディング効果も小さくなり、高
精度な金属配線パタ−ン５ｂを形成することができた。
【００１９】本方法により微細なパタ−ンを所望の位置
に形成することが可能であった。
に形成することが可能であった。
【００２０】一方、従来法では全くアライメントマ−ク
を検出できず、合わせを行うことは不可能であった。予
めアライメントマ−ク上の金属膜を取り除いておいてお
く方法では５０ｎｍという極薄膜の感光性薄膜はこの金
属膜が取り除かれた部分及びその周辺（約５０μｍの範
囲）で激しい塗布ムラを起こし、パタ−ン解像不良の原
因となった。感光性薄膜の膜厚を塗布ムラが起こらない
程度に厚くすると、解像度が不足し、さらにエッチング
時のマイクロロ−ディング効果も発生して、解像度寸法
精度とも大きく劣化した。
を検出できず、合わせを行うことは不可能であった。予
めアライメントマ−ク上の金属膜を取り除いておいてお
く方法では５０ｎｍという極薄膜の感光性薄膜はこの金
属膜が取り除かれた部分及びその周辺（約５０μｍの範
囲）で激しい塗布ムラを起こし、パタ−ン解像不良の原
因となった。感光性薄膜の膜厚を塗布ムラが起こらない
程度に厚くすると、解像度が不足し、さらにエッチング
時のマイクロロ−ディング効果も発生して、解像度寸法
精度とも大きく劣化した。
【００２１】なお、本方法では基板表面が金属膜の場合
を示したが、金属膜の上に酸化膜のような透明膜が被着
されているが、金属膜面が平坦である場合にも本方法を
適用することにより合わせ精度よく微細で高精度なパタ
−ンを形成することができた。 またＵＶレジストを用
いること無く、直接ＡｒＦエキシマレ−ザ露光によって
アライメントマ−ク上の感光性薄膜を除去した場合に
は、金属膜を除去するときのエッチングによって感光性
薄膜がダメ−ジを受け、感光性が無くなるか或いは解像
度が極めて劣化する。
を示したが、金属膜の上に酸化膜のような透明膜が被着
されているが、金属膜面が平坦である場合にも本方法を
適用することにより合わせ精度よく微細で高精度なパタ
−ンを形成することができた。 またＵＶレジストを用
いること無く、直接ＡｒＦエキシマレ−ザ露光によって
アライメントマ−ク上の感光性薄膜を除去した場合に
は、金属膜を除去するときのエッチングによって感光性
薄膜がダメ−ジを受け、感光性が無くなるか或いは解像
度が極めて劣化する。
【００２２】（実施例２）第２の実施例は、図３に示す
ように、ｐ型シリコン基板１０１表面に形成された素子
分離用ＳｉＯ2１０２、ＭＩＳＦＥＴ(Metal Insulator
Semiconductor Field Effect Transistor)用ゲートＳｉ
Ｏ2１０３、多結晶Ｓｉのゲート電極１０４、ゲート電
極上に積層されたＳｉＯ2１０５、ゲート電極の側壁に
形成されたＳｉＯ2１０６、ｐ型シリコン基板表面に形
成されたｎ型不純物領域１０７、ゲート電極間に埋め込
まれたＳｉ3Ｎ4１０８、ｎ型不純物領域上に形成された
ｎ型不純物を含む多結晶Ｓｉ１０９、置換プロセスによ
って形成したＷ電極１１０、その表面に形成されたＴａ
2Ｏ5膜１１１およびＴｉＮ膜１１２、これらの構造物の
上にあるＳｉＯ2１１３、およびＷで形成されたデータ
線１１４、等で構成されたメモリー素子として機能する
半導体装置である。
ように、ｐ型シリコン基板１０１表面に形成された素子
分離用ＳｉＯ2１０２、ＭＩＳＦＥＴ(Metal Insulator
Semiconductor Field Effect Transistor)用ゲートＳｉ
Ｏ2１０３、多結晶Ｓｉのゲート電極１０４、ゲート電
極上に積層されたＳｉＯ2１０５、ゲート電極の側壁に
形成されたＳｉＯ2１０６、ｐ型シリコン基板表面に形
成されたｎ型不純物領域１０７、ゲート電極間に埋め込
まれたＳｉ3Ｎ4１０８、ｎ型不純物領域上に形成された
ｎ型不純物を含む多結晶Ｓｉ１０９、置換プロセスによ
って形成したＷ電極１１０、その表面に形成されたＴａ
2Ｏ5膜１１１およびＴｉＮ膜１１２、これらの構造物の
上にあるＳｉＯ2１１３、およびＷで形成されたデータ
線１１４、等で構成されたメモリー素子として機能する
半導体装置である。
【００２３】この半導体メモリ素子を上面から見た構造
図を図４に示す。
図を図４に示す。
【００２４】図４は素子分離用ＳｉＯ2で周囲を囲まれ
た活性領域２０１、ゲート電極２０２、Ｗ電極およびＴ
ａ2Ｏ5膜およびＴｉＮ膜で形成された電荷蓄積容量２０
４、電荷蓄積容量と活性領域を接続するための接続孔２
０３、データ線２０７、データ線と活性領域を接続する
ための第２の接続孔２０６で構成されている。ここで、
２０５は電荷蓄積容量に用いているＴｉＮ電極の平面パ
ターン、すなわちプレートである。この素子は２交点型
のレイアウトを用いており、電気ノイズに対して強い特
徴を有する。
た活性領域２０１、ゲート電極２０２、Ｗ電極およびＴ
ａ2Ｏ5膜およびＴｉＮ膜で形成された電荷蓄積容量２０
４、電荷蓄積容量と活性領域を接続するための接続孔２
０３、データ線２０７、データ線と活性領域を接続する
ための第２の接続孔２０６で構成されている。ここで、
２０５は電荷蓄積容量に用いているＴｉＮ電極の平面パ
ターン、すなわちプレートである。この素子は２交点型
のレイアウトを用いており、電気ノイズに対して強い特
徴を有する。
【００２５】この素子のデ−タ線１１４及び２０７を形
成するときにＣＭＰによって酸化膜１１３を平坦化して
おいた。このことによってデ−タ線を形成するときの焦
点深度の問題はなくなり、ＡｒＦエキシマレ−ザリソグ
ラフィのような解像度は高いものの、許容焦点深度が浅
い露光法で０．１８μｍのデ−タ線パタ−ンを形成する
ことができた。しかし通常の方法では表面のＷ膜によっ
て、アライメントマ−クを全く検出することができず、
マスクとウェハの合わせを行うことはできなかった。そ
こで図５に示すように、本方法を適用した。ここで、図
５の左側はアライメントマ−ク部を示し、右側はメモリ
素子部を示す。
成するときにＣＭＰによって酸化膜１１３を平坦化して
おいた。このことによってデ−タ線を形成するときの焦
点深度の問題はなくなり、ＡｒＦエキシマレ−ザリソグ
ラフィのような解像度は高いものの、許容焦点深度が浅
い露光法で０．１８μｍのデ−タ線パタ−ンを形成する
ことができた。しかし通常の方法では表面のＷ膜によっ
て、アライメントマ−クを全く検出することができず、
マスクとウェハの合わせを行うことはできなかった。そ
こで図５に示すように、本方法を適用した。ここで、図
５の左側はアライメントマ−ク部を示し、右側はメモリ
素子部を示す。
【００２６】まず、図５（ｂ）に示すようにＡｒＦエキ
シマレ−ザ光に対する感光性薄膜１２１及びＵＶ光に感
光するレジストをデ−タ線となるＷがウェハ全面に被着
された基板上に塗布し、アライメントマ−ク近傍のみを
ＵＶ光により露光し、現像を行って開口１３０を有する
レジストパタ−ン１２２ａを形成した。この開口を形成
するときの合わせはウェハのオリフラ或いはノッチを使
って行った。合わせ精度は１０μｍ程度であるがアライ
メントマ−ク検出用の開口をあけるには十分な精度であ
る。その後図５（ｃ）に示すようにアライメントマ−ク
上の感光性有機膜及びＷ金属膜をエッチング除去した。
その後ＵＶレジストを除去して図５（ｄ）に示すように
感光性薄膜１２１ａが表面に来るようにした。この工程
により、段差が無く平坦で、塗布膜厚ムラも無く、しか
もアライメントマ−クの検出できる状態で感光性薄膜を
反射性基板上に形成することができた。尚、ここでの合
わせは図４に示す２０６と２０７との合わせである。こ
の後、ＡｒＦエキシマレ−ザ露光を行って微細で寸法精
度が高く、かつ合わせ精度の高いデ−タ線を形成するこ
とができた。本方法を用いない場合は実施例１同様の問
題が有り、合わせができなかった。
シマレ−ザ光に対する感光性薄膜１２１及びＵＶ光に感
光するレジストをデ−タ線となるＷがウェハ全面に被着
された基板上に塗布し、アライメントマ−ク近傍のみを
ＵＶ光により露光し、現像を行って開口１３０を有する
レジストパタ−ン１２２ａを形成した。この開口を形成
するときの合わせはウェハのオリフラ或いはノッチを使
って行った。合わせ精度は１０μｍ程度であるがアライ
メントマ−ク検出用の開口をあけるには十分な精度であ
る。その後図５（ｃ）に示すようにアライメントマ−ク
上の感光性有機膜及びＷ金属膜をエッチング除去した。
その後ＵＶレジストを除去して図５（ｄ）に示すように
感光性薄膜１２１ａが表面に来るようにした。この工程
により、段差が無く平坦で、塗布膜厚ムラも無く、しか
もアライメントマ−クの検出できる状態で感光性薄膜を
反射性基板上に形成することができた。尚、ここでの合
わせは図４に示す２０６と２０７との合わせである。こ
の後、ＡｒＦエキシマレ−ザ露光を行って微細で寸法精
度が高く、かつ合わせ精度の高いデ−タ線を形成するこ
とができた。本方法を用いない場合は実施例１同様の問
題が有り、合わせができなかった。
【００２７】
【発明の効果】ＣＭＰ等でその表面が平坦、平滑化され
た金属膜等の反射性の膜がアライメントマ−ク上に形成
されている場合にも、感光性極薄膜からなる微細レジス
トパタ−ンを位置合わせ精度良く被加工基板上に形成で
きる。このためＵＬＳＩの高集積化を行うことができ
る。又チップ面積を小さくできることからウェハ当たり
のチップ取得数を向上でき、コストを下げることができ
る。
た金属膜等の反射性の膜がアライメントマ−ク上に形成
されている場合にも、感光性極薄膜からなる微細レジス
トパタ−ンを位置合わせ精度良く被加工基板上に形成で
きる。このためＵＬＳＩの高集積化を行うことができ
る。又チップ面積を小さくできることからウェハ当たり
のチップ取得数を向上でき、コストを下げることができ
る。
【図１】本発明方法を示す工程図。
【図２】本発明を実現する投影露光装置の構成を示す
図。
図。
【図３】本発明の半導体素子の製造方法を示す断面図。
【図４】本発明の半導体素子を構成する主なパタンの平
面図。
面図。
【図５】本発明の半導体素子の製造方法を示す断面図。
１…Ｓｉ基板、２…絶縁膜（酸化膜）、３…配線パタ−
ン（ポリシリコン）、４…絶縁膜（酸化膜）、５…金属
膜（Ｗ）、５ａ，ｂ…金属膜パタ−ン、６…アライメン
ト用パタ−ン、７…感光性薄膜、７ａ，ｂ…感光性薄膜
パタ−ン、８…ＵＶレジスト、８ａ…ＵＶレジストパタ
−ン、７…感光性薄膜、８…ＵＶレジスト、９…マス
ク、１０…露光光（ＵＶ）、１１…開口、１２…レチク
ルパタ−ン、１３…ＡｒＦエキシマレ−ザ光、１０１‥
ｐ型シリコン基板、１０２‥素子分離用ＳｉＯ2、１０
３‥ゲートＳｉＯ2、１０４‥ゲート電極、１０５‥Ｓ
ｉＯ2、１０６‥ＳｉＯ2、１０７‥ｎ型不純物領域、１
０８‥Ｓｉ3Ｎ4、１０９‥多結晶Ｓｉ、１１０‥Ｗ電
極、１１１‥Ｔａ2Ｏ5膜、１１２‥ＴｉＮ、１１３‥Ｓ
ｉＯ2、１１４‥デ−タ線（Ｗ）、１１４ａ‥アライメ
ントマ−ク部に開口を持つデ−タ線用Ｗ膜、１２１‥感
光性薄膜、１２１ａ‥アライメントマ−ク部に開口を持
つ感光性薄膜、１２２‥ＵＶレジスト、１２２ａ‥ＵＶ
レジストパタ−ン、２０１‥活性領域、２０２‥ゲート
電極、２０３‥接続孔、２０４‥電荷蓄積容量、２０５
‥プレート、２０６‥接続孔、２０７‥データ線、５０
８…投影レンズ、５１２…ＸＹステージ、５０１…光
源、５０６…マスク、５０９…ウェーハ、５１７…マス
ク位置制御手段、５１８…マスクステージ、５２０…ア
ライメント用検出光発生部、５２３…アライメント用検
出光、５２１…アライメント光検出部。
ン（ポリシリコン）、４…絶縁膜（酸化膜）、５…金属
膜（Ｗ）、５ａ，ｂ…金属膜パタ−ン、６…アライメン
ト用パタ−ン、７…感光性薄膜、７ａ，ｂ…感光性薄膜
パタ−ン、８…ＵＶレジスト、８ａ…ＵＶレジストパタ
−ン、７…感光性薄膜、８…ＵＶレジスト、９…マス
ク、１０…露光光（ＵＶ）、１１…開口、１２…レチク
ルパタ−ン、１３…ＡｒＦエキシマレ−ザ光、１０１‥
ｐ型シリコン基板、１０２‥素子分離用ＳｉＯ2、１０
３‥ゲートＳｉＯ2、１０４‥ゲート電極、１０５‥Ｓ
ｉＯ2、１０６‥ＳｉＯ2、１０７‥ｎ型不純物領域、１
０８‥Ｓｉ3Ｎ4、１０９‥多結晶Ｓｉ、１１０‥Ｗ電
極、１１１‥Ｔａ2Ｏ5膜、１１２‥ＴｉＮ、１１３‥Ｓ
ｉＯ2、１１４‥デ−タ線（Ｗ）、１１４ａ‥アライメ
ントマ−ク部に開口を持つデ−タ線用Ｗ膜、１２１‥感
光性薄膜、１２１ａ‥アライメントマ−ク部に開口を持
つ感光性薄膜、１２２‥ＵＶレジスト、１２２ａ‥ＵＶ
レジストパタ−ン、２０１‥活性領域、２０２‥ゲート
電極、２０３‥接続孔、２０４‥電荷蓄積容量、２０５
‥プレート、２０６‥接続孔、２０７‥データ線、５０
８…投影レンズ、５１２…ＸＹステージ、５０１…光
源、５０６…マスク、５０９…ウェーハ、５１７…マス
ク位置制御手段、５１８…マスクステージ、５２０…ア
ライメント用検出光発生部、５２３…アライメント用検
出光、５２１…アライメント光検出部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森澤 拓 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (4)
- 【請求項１】レジストパタ−ンを所望の位置に形成する
ためのアライメントマ−クが形成されている被加工基板
上に、パタ−ン露光光に対して感光性を有する薄膜を形
成する工程と、該感光性薄膜上にパタ−ン露光光とは異
なる波長のタ−ゲット露光に感光するホトレジスト膜を
形成する工程と、該タ−ゲット露光光により上記アライ
メントパタ−ンを含む領域を露光、現像し、アライメン
トマ−ク上のホトレジスト膜を除去する工程と、該ホト
レジスト膜をマスクにエッチングを行って上記感光性薄
膜と被加工基板の一部を除去し、アライメントマ−クが
光によって検出できるようにする工程と、該ホトレジス
ト膜を除去する工程と、所望のパタ−ンが形成されたマ
スクを介して該感光性薄膜上にパタ−ン露光光を照射す
る工程と、該感光性薄膜を現像し、被加工基板上の所望
の位置に所望の感光性薄膜パタ−ンを形成する工程から
なるレジストパタ−ン形成方法。 - 【請求項２】上記被加工基板の表面が平滑化されている
ことを特徴とする請求項１記載のレジストパタ−ン形成
方法。 - 【請求項３】上記被加工基板の表面に金属膜が被着され
ていることを特徴とする請求項１または２記載のレジス
トパタ−ン形成方法。 - 【請求項４】上記ホトレジスト膜は水溶性材料からなる
ことを特徴とする請求項１乃至３のいずれかに記載のレ
ジストパタ−ン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8040939A JPH09232220A (ja) | 1996-02-28 | 1996-02-28 | レジストパタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8040939A JPH09232220A (ja) | 1996-02-28 | 1996-02-28 | レジストパタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232220A true JPH09232220A (ja) | 1997-09-05 |
Family
ID=12594480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8040939A Pending JPH09232220A (ja) | 1996-02-28 | 1996-02-28 | レジストパタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232220A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010110186A (ko) * | 2000-06-02 | 2001-12-12 | 가네꼬 히사시 | 반도체장치들의 제조방법 |
| US6399285B1 (en) * | 1999-08-27 | 2002-06-04 | Tdk Corporation | Method for forming a thin film and for manufacturing a thin film |
| KR100459483B1 (ko) * | 2001-10-30 | 2004-12-03 | 엘지.필립스 엘시디 주식회사 | 액정 표시 소자의 제조 방법 |
| JP2007266594A (ja) * | 2006-03-07 | 2007-10-11 | Asml Netherlands Bv | 強化リソグラフィパターニング方法およびシステム |
-
1996
- 1996-02-28 JP JP8040939A patent/JPH09232220A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6399285B1 (en) * | 1999-08-27 | 2002-06-04 | Tdk Corporation | Method for forming a thin film and for manufacturing a thin film |
| KR20010110186A (ko) * | 2000-06-02 | 2001-12-12 | 가네꼬 히사시 | 반도체장치들의 제조방법 |
| KR100459483B1 (ko) * | 2001-10-30 | 2004-12-03 | 엘지.필립스 엘시디 주식회사 | 액정 표시 소자의 제조 방법 |
| JP2007266594A (ja) * | 2006-03-07 | 2007-10-11 | Asml Netherlands Bv | 強化リソグラフィパターニング方法およびシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5780187A (en) | Repair of reflective photomask used in semiconductor process | |
| US8178289B2 (en) | System and method for photolithography in semiconductor manufacturing | |
| US5843831A (en) | Process independent alignment system | |
| US5985764A (en) | Layer independent alignment system | |
| US6057206A (en) | Mark protection scheme with no masking | |
| US5952135A (en) | Method for alignment using multiple wavelengths of light | |
| US6602794B1 (en) | Silylation process for forming contacts | |
| US8911920B2 (en) | Methods for fabricating EUV masks and methods for fabricating integrated circuits using such EUV masks | |
| US6414326B1 (en) | Technique to separate dose-induced vs. focus-induced CD or linewidth variation | |
| JPH09232220A (ja) | レジストパタ−ン形成方法 | |
| US6207966B1 (en) | Mark protection with transparent film | |
| US20240295810A1 (en) | Method and system for manufacturing a semiconductor device | |
| US7642021B2 (en) | Method of mapping lithography focus errors | |
| CN101221889A (zh) | 形成图案的方法 | |
| US6514867B1 (en) | Method of creating narrow trench lines using hard mask | |
| US20040010769A1 (en) | Method for reducing a pitch of a procedure | |
| WO1999008314A1 (en) | Semiconductor integrated circuit device and method of fabrication thereof | |
| US7799517B1 (en) | Single/double dipole mask for contact holes | |
| JPH05114543A (ja) | 電子部品の製造方法並びにそれに用いる縮小投影露光装置、電子線描画装置及びｘ線露光装置並びにウエハ | |
| US5990540A (en) | Semiconductor device and method for manufacturing the same | |
| US6370680B1 (en) | Device to determine line edge roughness effect on device performance | |
| JP2000021978A (ja) | フォトマスクおよびパターン形成方法 | |
| US6896999B2 (en) | Method of exposing a semiconductor wafer in an exposer | |
| US6548384B2 (en) | Method for performing lithographic process to a multi-layered photoresist layer | |
| US7723014B2 (en) | System and method for photolithography in semiconductor manufacturing |