JPH09232285A

JPH09232285A - プラズマエッチング方法

Info

Publication number: JPH09232285A
Application number: JP3522496A
Authority: JP
Inventors: Tetsuji Nagayama; 哲治長山
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-02-22
Filing date: 1996-02-22
Publication date: 1997-09-05

Abstract

(57)【要約】【課題】表面に凹凸やシームを有する多結晶シリコン
層等のシリコン材料層をエッチバックする際に、平滑な
エッチバック表面が得られるプラズマエッチング方法を
提供する。【解決手段】多結晶シリコン層１０３の表面に、イオ
ウ系材料層１０４を堆積しつつエッチバックする。イオ
ウ系材料層は、ハロゲン化イオウガスの解離により気相
から供給する方法と、エッチングチャンバ内壁に被着し
たイオウを含む壁材をスパッタリングして供給する方法
がある。【効果】多結晶シリコン層１０３とイオウ系材料層１
０４を等速エッチバックすることにより平滑な表面が得
られ、例えばキャパシタ電極に用いた場合に容量値が均
一化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置等の製造
分野で適用されるプラズマエッチング方法に関し、更に
詳しくは、多結晶シリコン等のシリコン材料層の表面を
平滑化しつつエッチバックする際に用いて好適なプラズ
マエッチング方法に関する。

【０００２】

【従来の技術】ＬＳＩ等の半導体装置の高集積度化、高
性能化が進展するに伴い、半導体チップ上では配線部分
が占有する面積すなわち配線領域の割合が増加する傾向
にある。これによる半導体チップ面積の増大を避けるた
めには、多層配線およびコンタクトプラグによる層間接
続が必須のプロセスとなっている。従来より、電極・配
線形成方法としては、ＡｌやＡｌ合金等の導電材料をス
パッタリングにより形成する方法が広く行われてきた。
しかし、上述のように配線の多層化が進展し、その結果
として半導体基板の表面段差や接続孔のアスペクト比の
増大が顕著となりつつある状況下においては、コリメー
タを併用する方法も含め、スパッタリングによる従来の
方法ではステップカバレッジの不足による接続不良や断
線が重大な問題となってきた。

【０００３】かかる実情に鑑み、ステップカバレッジに
優れたＣＶＤ法を導電材料の形成に適用する方法が採用
されている。これらＣＶＤ法による導電材料の形成にお
いて、最も一般的な方法は多結晶シリコンやブランケッ
トタングステン等の導電材料層を、接続孔を含めた被処
理基板上全面にＣＶＤ法で形成した後、全面エッチバッ
クをおこない接続孔内に残す方法である。この場合、導
電材料を接続孔内のみにコンタクトプラグとして残す他
に、層間絶縁膜上にも残してこれをさらにパターニング
し配線材料としても用いる方法もある。

【０００４】

【発明が解決しようとする課題】いずれの方法において
も、ＣＶＤ法で堆積した導電材料層をエッチバックする
際に問題となるのはシームの拡大である。これは接続孔
の中央部付近に現れる導電材料層の成長の合わせ目ある
いは継ぎ目に沿ってエッチングが局所的に進行し、不所
望に溝が形成される現象であり、ＣＶＤ成膜の原理上、
ある程度は防ぎきれないものとされてきた。導電材料と
してブランケットタングステンを用いる場合には、ＣＶ
Ｄ条件を制御して結晶配向を変える等の手段により、シ
ームの問題はかなり改善されてきたが、多結晶シリコン
については未だに大きな改善はみられていない。

【０００５】さらに多結晶シリコンは成膜後の後工程に
おける熱処理により結晶粒が成長するので、表面に顕著
な凹凸が発生する場合がある。このため、配線パターニ
ング時のレジストの露光精度が低下したり、層間絶縁膜
の平坦性が悪化する。またＤＲＡＭ等においてキャパシ
タ電極に用いた場合には、電極表面に不所望の凹凸が発
生することにより容量値に変動が生じ、半導体装置の信
頼性が低下する。

【０００６】これらの問題を図７および図８を参照して
さらに詳しく説明する。図８は多層配線構造におけるス
タックトコンタクト部分の概略断面図である。この従来
例においては、ＣＶＤとエッチバックにより形成された
多結晶シリコンからなるコンタクトプラグ１０３ａの中
央部には、エッチバックにより拡大されたシーム１１６
が形成されている。このため、スパッタリングにより形
成されるバリア層１０６は、この部分においてバリア層
の欠落１０６ａが発生する。この後Ａｌ系金属配線１０
７を形成すると、Ａｌ系金属配線１０７と多結晶シリコ
ンからなるコンタクトプラグ１０３ａとが接触して合金
化反応を起こし、最悪の場合にはＡｌスパイク１１７を
発生する事態となる。

【０００７】一方図８はシリンダ型キャパシタ電極の製
造工程の一部を示す概略断面図である。同図では上層の
絶縁膜１１２にキャパシタホール１１８を開口後、多結
晶シリコン層をＣＶＤ法により全面に形成し、さらに全
面に酸化膜１１４をＣＶＤ法で形成後エッチバックして
キャパシタホール１１８の中央部に残し、続けて多結晶
シリコン層をエッチバックしてキャパシタ電極１１３ａ
を形成した状態を示す。図に示すようにキャパシタ電極
１１３ａの表面は不均一な凹凸が生じ、このためにキャ
パシタ容量値に変動が生じる。

【０００８】本発明は、上述した多結晶シリコンをはじ
めとするシリコン材料層のエッチバックにおいて、シー
ムの拡大やエッチバック表面の粗面化を発生することの
ないプラズマエッチング方法を提案し、信頼性に優れた
半導体装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明のプラズマエッチ
ング方法は、上述の課題を達成するために創案されたも
のであり、シリコン材料層のエッチバックを施すプラズ
マエッチング方法であって、このシリコン材料層の温度
を室温以下に制御するとともに、シリコン材料層の表面
に、イオウ系材料層を堆積しつつエッチバックすること
を特徴とするものである。イオウ系材料層を堆積する方
法としては、放電解離条件下で、プラズマ中に遊離のイ
オウを放出しうるガスを含むエッチングガスを採用する
か、あるいはエッチングチャンバ内壁の少なくとも１部
がイオウを含む壁材で被覆されたプラズマエッチング装
置を採用し、このイオウを含む壁材をスパッタリングす
るか、のいずれかの方法を採用するこができる。

【００１０】本発明のプラズマエッチング方法が対象と
するシリコン材料層は、単結晶シリコン、多結晶シリコ
ンおよび非晶質シリコンのうちのいずれか１種であり、
不純物を含んでいても含まなくてもよい。また本発明の
プラズマエッチング方法におけるイオウ系材料層とは、
イオウおよびポリチアジルのうちのいずれか１種であ
る。さらに本発明で採用する放電解離条件下で、プラズ
マ中に遊離のイオウを放出しうるガスは、Ｓ₂Ｆ₂（ｍ
ｐ＝−１３３℃、ｂｐ＝１５℃）、ＳＦ₂（室温で気
体）、ＳＦ₄（ｍｐ＝−１２１℃、ｂｐ＝−３８℃）、
Ｓ₂Ｆ₁₀（ｍｐ＝−５２．７℃、ｂｐ＝３０℃）、Ｓ₃
Ｃｌ₂（ｍｐ＝−４６℃）、Ｓ₂Ｃｌ₂（ｍｐ＝−８０
℃、ｂｐ＝１３７．１℃）、ＳＣｌ₂（ｍｐ＝−１２２
℃、ｂｐ＝５９．６℃）、Ｓ₃Ｂｒ₂（ｍｐ＝−４６
℃）、Ｓ₂Ｂｒ₂、ＳＢｒ₂（共に室温で液体）等、Ｘ
／Ｓ比（Ｘはハロゲン原子を表す）が６未満のハロゲン
化イオウ化合物、およびＨ₂Ｓのうちの少なくともいず
れか１種を例示することができる。なお、フッ化イオウ
系ガスとして汎用されているＳＦ₆は、Ｆ／Ｓ比が６で
あり、放電解離条件下でプラズマ中に生成する遊離のイ
オウを生成することは困難であるので、本明細書中で定
義する放電解離条件下でプラズマ中に遊離のイオウを放
出しうるガスからは除外する。

【００１１】つぎに作用の説明に移る。本発明の技術的
思想は、シリコン材料層をエッチバックするにあたり、
イオウ系材料層の堆積反応を競合させ、表面の凹凸をイ
オウ系材料層によって埋め込み平坦な表面を形成しつつ
エッチバックすることにより、最終的に目的とするシリ
コン材料層の表面の平滑化を達成することにある。イオ
ウまたはポリチアジルは昇華性材料であるが、被エッチ
ング基板温度を室温、すなわち通常のクリーンルーム温
度である２０℃台以下に制御した場合にはここに堆積す
る。これらイオウ系材料は被エッチング基板の凸部では
速やかにスパッタリング除去され、凹部に優先的に堆積
する結果平滑な表面が得られる。この状態で選択比約
１：１の条件でエッチバックすることにより、平滑なシ
リコン材料層表面が得られる。先述したプラズマ中に遊
離のイオウを放出しうるガスを用いることにより元素状
のイオウが堆積し、これにＮ₂、ＮＦ₃、Ｎ₂Ｈ₄およ
びその誘導体等のＮ系ガスを混合すれば窒化イオウポリ
マ（ＳＮ）_nすなわちポリチアジルが堆積する。なおエ
ッチバック終了後、被エッチング基板上にイオウ系材料
層が残留する場合には、被エッチング基板を加熱すれば
これらは昇華除去され、コンタミネーションやパーティ
クル汚染を発生することはない。イオウ系材料層は、ア
ッシングにより除去することもできる。昇華温度は減圧
雰囲気中でイオウは約９０℃以上、ポリチアジルにあっ
ては約１５０℃以上である。

【００１２】本発明のプラズマエッチング方法に用いる
プラズマエッチング装置は、従来からの平行平板型ＲＩ
Ｅ装置でよいが、大口径基板を均一に処理するために
は、低圧力動作かつ高密度プラズマの発生が可能な装置
の採用が望ましい。また被エッチング基板を室温以下に
均一に制御するために、冷却された基板ステージに被エ
ッチング基板を密着して良好な熱伝導状態でエッチバッ
クを施す必要があり、このためには静電チャック、なか
でも単極式静電チャックを有する装置の使用が望ましい
が、機械的なウェハクランプであってもよい。

【００１３】

【実施例】以下、本発明の具体的実施例につき図面を参
照しつつて説明する。なお以下の図面では、従来例の説
明で参照した図７および図８中と同様の構成部分には同
一の参照符号を付すものとする。また以下の実施例で用
いるプラズマエッチング装置の基板ステージは、フロリ
ナート（商品名）やエタノール等の冷媒が循環し、被エ
ッチング基板を室温以下に制御可能な冷却手段を有する
とともに、基板加熱が可能なヒータおよび必要に応じて
静電チャックを内蔵したものである。

【００１４】実施例１本実施例は、多結晶シリコン配線の形成工程に本発明を
適用した例であり、これを図１を参照して説明する。

【００１５】本実施例で採用した被エッチング基板は、
図１（ａ）に示すようにシリコン等の半導体基板１０１
上にＳｉＯ₂等からなる層間絶縁膜１０２を例えば常圧
ＣＶＤ等で３００ｎｍ形成し、ここに多結晶シリコン層
１０３を例えば減圧ＣＶＤ法で３００ｎｍの厚さに形成
したものである。多結晶シリコン層１０３は、堆積後の
熱処理により、図示のようにその表面に凹凸が形成され
ている。

【００１６】図１（ａ）に示す被エッチング基板を、基
板バイアス印加型ＥＣＲプラズマエッチング装置の基板
ステージ上にセットし、一例として下記条件で多結晶シ
リコン層１０３のエッチバックをおこなう。Ｃｌ₂ ５０ｓｃｃｍＳ₂Ｆ₂ ２０ｓｃｃｍガス圧力１．０Ｐａマイクロ波パワー１２００Ｗ（２．４５ＧＨｚ）ＲＦバイアスパワー１００Ｗ（２ＭＨｚ）被エッチング基板温度 −２０ ℃ エッチング量１００ｎｍこのエッチバック工程においては、Ｓ₂Ｆ₂の解離によ
りプラズマ中に生成する遊離のイオウが、図１（ｂ）に
示すように低温に制御された多結晶シリコン層１０３上
に堆積してイオウ系材料層１０４を形成し、凹部を埋め
込んで表面を平坦化しつつエッチングが進行する。

【００１７】この結果、図１（ｃ）に示すように、平滑
な表面を有する２００ｎｍの厚さの多結晶シリコン層１
０３が形成された。この後、被エッチング基板を例えば
１００℃に加熱することにより、被エッチング基板上に
残存するイオウ系材料層１０４は完全に昇華除去され
る。イオウ系材料層１０４の除去はアッシングによって
もよい。この後の工程として、平滑な多結晶シリコン層
１０３上にレジストマスク（図示せず）を形成後、これ
をマスクとして多結晶シリコン配線をパターニングす
る。レジスト露光時には多結晶シリコン層１０３からの
乱反射や光散乱の影響がなく、高精度のレジストパター
ニングが可能であった。

【００１８】実施例２本実施例も、多結晶シリコン配線の形成工程に本発明を
適用した例であり、これを同じく図１を参照して説明す
る。

【００１９】本実施例で採用した図１（ａ）に示す被エ
ッチング基板は、前実施例と同じであるので重複する説
明は省略する。この被エッチング基板を、基板バイアス
印加型ＥＣＲプラズマエッチング装置の基板ステージ上
にセットし、一例として下記条件で多結晶シリコン層１
０３のエッチバックをおこなう。Ｃｌ₂ ５０ｓｃｃｍＳ₂Ｆ₂ ２０ｓｃｃｍＨ₂ ３０ｓｃｃｍガス圧力１．０Ｐａマイクロ波パワー１２００Ｗ（２．４５ＧＨｚ）ＲＦバイアスパワー１００Ｗ（２ＭＨｚ）被エッチング基板温度１０ ℃ エッチング量１００ｎｍこのエッチバック工程においては、Ｈ₂を添加したこと
によりＳ₂Ｆ₂の解離によるプラズマ中の遊離のイオウ
の生成が促進され、実施例１に比較して被エッチング基
板温度は３０℃ほど高いものの、図１（ｂ）に示すよう
に多結晶シリコン層１０３上に堆積してイオウ系材料層
１０４を形成し、凹部を埋め込んで表面を平坦化しつつ
エッチングが進行する。

【００２０】この結果、図１（ｃ）に示すように、平滑
な表面を有する２００ｎｍの厚さの多結晶シリコン層１
０３が形成された。この後の工程は前実施例１と同じで
あるので重複する説明は省略する。本実施例によれば、
室温に近いプロセス温度での、より実用的なエッチバッ
クが可能である。

【００２１】実施例３本実施例も、多結晶シリコン配線の形成工程に本発明を
適用した例であり、これを同じく図１を参照して説明す
る。

【００２２】本実施例で採用した図１（ａ）に示す被エ
ッチング基板は、前実施例と同じであるので重複する説
明は省略する。この被エッチング基板を、基板バイアス
印加型ＥＣＲプラズマエッチング装置の基板ステージ上
にセットし、一例として下記条件で多結晶シリコン層１
０３のエッチバックをおこなう。Ｃｌ₂ ５０ｓｃｃｍＳ₂Ｆ₂ ２０ｓｃｃｍＮ₂ ３０ｓｃｃｍガス圧力１．０Ｐａマイクロ波パワー１２００Ｗ（２．４５ＧＨｚ）ＲＦバイアスパワー１００Ｗ（２ＭＨｚ）被エッチング基板温度１０ ℃ エッチング量１００ｎｍこのエッチバック工程においては、Ｎ₂を添加したこと
によりＳ₂Ｆ₂の解離によりプラズマ中に生成したイオ
ウは直ちにチアジル（ＳＮ）となる。これは気相中で容
易に重合してポリチアジル（ＳＮ）_nとなり、図１
（ｂ）に示すように多結晶シリコン層１０３上に堆積し
てイオウ系材料層１０４を形成し、凹部を埋め込んで表
面を平坦化しつつエッチングが進行する。

【００２３】この結果、図１（ｃ）に示すように、平滑
な表面を有する２００ｎｍの厚さの多結晶シリコン層１
０３が形成された。この後、被エッチング基板を例えば
１７０℃に加熱することにより、被エッチング基板上に
残存するポリチアジルからなるイオウ系材料層１０４は
完全に昇華除去される。イオウ系材料層１０４の除去は
アッシングによってもよい。この後の工程は前実施例１
と同じであるので重複する説明は省略する。本実施例に
よれば、昇華温度が高いポリチアジルの堆積を平坦化材
料層として用いることにより、室温に近いプロセス温度
でのより実用的なエッチバックが可能である。

【００２４】実施例４本実施例は、多結晶シリコンを用いたコンタクトプラグ
の形成に本発明を適用した例であり、これを図２および
図３を参照して説明する。本実施例で採用した被エッチ
ング基板は、図２（ａ）に示すように、シリコン等の半
導体基板１０１上にＳｉＯ₂等からなる層間絶縁膜１０
２を例えば常圧ＣＶＤ等で１１００ｎｍの厚さに形成
し、ここに例えば０．３μｍ径の接続孔１０５を開口
し、さらに全面に多結晶シリコン層１０３を例えば減圧
ＣＶＤ法で５００ｎｍの厚さに形成したものである。多
結晶シリコン層１０３は、接続孔１０５の中央部に図示
のように成長の継ぎ目によるシーム１１６が形成されて
いる。

【００２５】図２（ａ）に示す被エッチング基板を、Ｍ
ＣＲ型プラズマエッチング装置の基板ステージ上にセッ
トし、一例として下記条件で多結晶シリコン層１０３の
エッチバックをおこなう。なおＭＣＲ型プラズマエッチ
ング装置については後述する。Ｓ₂Ｃｌ₂ ５０ｓｃｃｍＡｒ２０ｓｃｃｍガス圧力１．０Ｐａ側壁電極電源パワー１０００Ｗ（１３．５６ＭＨｚ）ＲＦバイアスパワー２０Ｗ（４５０ｋＨｚ）被エッチング基板温度 −２０ ℃ オーバーエッチング５％このエッチバック工程においては、Ｓ₂Ｃｌ₂の解離に
よりプラズマ中に生成する遊離のイオウが、図２（ｂ）
に示すように低温に制御された多結晶シリコン層１０３
上に堆積してイオウ系材料層１０４を形成し、シーム等
の凹部を埋め込んで表面を平坦化しつつエッチングが進
行する。

【００２６】この結果、図３（ｃ）に示すように、従来
例のようにシームの拡大が発生することなく、平滑な表
面を有するコンタクトプラグ１０３ａが形成された。こ
の後、被エッチング基板を例えば１００℃に加熱するこ
とにより、被エッチング基板上に残存するイオウ系材料
層１０４は完全に昇華除去される。イオウ系材料層１０
４の除去はアッシングによってもよい。

【００２７】この後の工程として、図３（ｄ）に示すよ
うにＴｉ／ＴｉＮからなるバリア層１０６、Ａｌ系金属
層１０７およびＴｉＮからなる反射防止層１０８をそれ
ぞれスパッタリングにより形成後パターニングして上層
配線を形成し、上層層間絶縁膜１２２を形成後、コンタ
クトプラグ１０３ａ上に接続孔１１５を開口し、スタッ
クトコンタクト構造を得る。本実施例においては、シー
ムの拡大のない良好な形状のコンタクトプラグが得られ
たため、Ａｌスパイク等の不良の発生のない信頼性の高
い半導体装置を得ることが可能である。

【００２８】実施例５本実施例では多結晶シリコンを電極に用いたキャパシタ
の形成に本発明を適用した例を図４を参照して説明す
る。本実施例で採用した被エッチング基板は、図４
（ａ）に示すように前実施例４と同様の工程により層間
絶縁膜１０２に開口し接続孔内に多結晶シリコンからな
るコンタクトプラグ１０３ａを埋め込み形成した後、Ｓ
ｉＯ₂からなる絶縁膜１１２を常圧ＣＶＤ法で６００ｎ
ｍ堆積し、キャパシタ用ホール１１８を開口後、全面に
多結晶シリコン層１１３を減圧ＣＶＤで５０ｎｍ堆積
し、さらにキャパシタ用ホール１１８中央部に酸化膜１
１４をエッチバックにより残したものである。酸化膜１
１４はキャパシタ用ホール１１８内の多結晶シリコン層
１１３表面を、後工程のエッチバックから保護するため
のマスクである。

【００２９】この被エッチング基板をヘリコン波プラズ
マエッチング装置を用い、一例として下記条件により多
結晶シリコン層１１３を絶縁膜１１２の界面までエッチ
バックした。Ｃｌ₂ ５０ｓｃｃｍＳ₂Ｂｒ₂ ３０ｓｃｃｍＮ₂ ３０ｓｃｃｍガス圧力１．０Ｐａヘリコン波電源パワー１５００Ｗ（１３．５６ＭＨｚ）ＲＦバイアスパワー２５０Ｗ（４００ｋＨｚ）被エッチング基板温度 −２０ ℃ オーバーエッチング２０％このエッチバック工程においては、図４（ｂ）に示すよ
うに凹凸表面を有する多結晶シリコン層１１３表面にポ
リチアジルからなるイオウ系材料層１０４が堆積し、表
面の凹凸を埋めつつエッチングが進行する。

【００３０】この結果、図４（ｃ）に示すように平滑な
表面を有するキャパシタ電極１１３ａが形成された。こ
の後、被エッチング基板を１５０℃以上に加熱するかア
ッシング処理を施すことにより、被エッチング基板表面
に残留するイオウ系材料層は完全に除去された。次工程
では、図示を省略するが酸化膜１１４および絶縁膜１１
２を希フッ酸等でウェットエッチングして除去し、リン
グ状のキャパシタ電極１１３ａが得られる。本実施例に
よれば、平滑化エッチバックの効果により、容量変動の
ない信頼性の高い多結晶シリコンキャパシタ電極を形成
することが可能である。

【００３１】実施例６以下に示す実施例６ないし実施例１０は、エッチングチ
ャンバ内壁の少なくとも１部がイオウを含む壁材で被覆
されたプラズマエッチング装置を採用し、このイオウを
含む壁材をスパッタリングすることにより被エッチング
基板上にイオウ系材料層を堆積しつつエッチバックした
例である。

【００３２】本実施例で採用した図５に示すプラズマエ
ッチング装置は、基本的な構成は基板バイアス印加型Ｅ
ＣＲプラズマエッチング装置である。すなわち、被エッ
チング基板１は冷却手段および加熱手段を有する基板ス
テージ２にクランプ３により密着保持される。基板ステ
ージ２にはＲＦバイアス電源４を接続する。クランプ３
は静電チャックに替えてもよい。一方マグネトロン５で
生成するマイクロ波は、マイクロ波導波管６を経由して
石英やアルミナ等の誘電体材料からなるべルジャ７内に
導入され、ソレノイドコイル８による０．０８７５Ｔの
磁場との相互作用によりＥＣＲプラズマを生成する。本
プラズマエッチング装置の特徴は、チャンバ内壁に設け
られたイオウを含む壁材９およびこのイオウを含む壁材
９の露出表面積を制御するシャッタ１０である。このイ
オウを含む壁材９は、ＳｉＳ₂をＡｒプラズマ溶射した
ものを採用した。クランプ３表面をイオウを含む材料で
被覆してもよい。本プラズマエッチング装置によれば、
シャッタ開度１００％すなわちイオウを含む壁材９をほ
ぼすべて露出すれば、イオウを含む壁材９がプラズマに
よりスパッタリングされてイオウ系材料をプラズマ中に
供給する。シャッタ開度０％とすればイオウを含む壁材
９はすべてプラズマから遮蔽され、通常の基板バイアス
印加型ＥＣＲプラズマエッチング装置となる。シャッタ
開度を０％から１００％の間で設定することにより、プ
ラズマ中へのイオウ系材料層の供給量を任意に制御する
ことが可能である。なお図５ではシャッタ１０の駆動手
段やガス導入孔等の装置細部は図示を省略する。

【００３３】本実施例によるプラズマエッチング方法
は、多結晶シリコン配線の形成工程に本発明を適用した
例であり、これを再び図１を参照して説明する。

【００３４】本実施例で採用した図１（ａ）に示す被エ
ッチング基板は、前実施例１と同じであるので重複する
説明は省略する。この被エッチング基板を、図５に示す
基板バイアス印加型ＥＣＲプラズマエッチング装置の基
板ステージ上にセットし、一例として下記条件で多結晶
シリコン層１０３のエッチバックをおこなう。ＳＦ₆ ２０ｓｃｃｍＡｒ１００ｓｃｃｍガス圧力１．０Ｐａマイクロ波パワー１２００Ｗ（２．４５ＧＨｚ）ＲＦバイアスパワー１００Ｗ（２ＭＨｚ）被エッチング基板温度 −３０ ℃ エッチング量１００ｎｍシャッタ開度１００％このエッチバック工程においては、イオウを含む壁材１
９がプラズマに曝されてスパッタリングされ、プラズマ
中にイオウ系材料が供給される。クランプ３表面をもイ
オウ系材料で被覆した場合には、ここからもイオウ系材
料が供給される。これらのイオウ系材料は、低温に制御
された多結晶シリコン層１０３上に堆積してイオウ系材
料層１０４を形成し、凹部を埋め込んで表面を平坦化し
つつエッチングが進行する。言うまでもなくＳＦ₆はエ
ッチャント供給源であり、イオウ系材料の供給源ではな
い。

【００３５】この結果、図１（ｃ）に示すように、平滑
な表面を有する２００ｎｍの厚さの多結晶シリコン層１
０３が形成された。この後、被エッチング基板を例えば
１００℃に加熱することにより、被エッチング基板上に
残存するイオウ系材料層１０４は完全に昇華除去され
る。イオウ系材料層１０４の除去はアッシングによって
もよい。この後の工程として、平滑な多結晶シリコン層
１０３上にレジストマスク（図示せず）を形成後、これ
をマスクとして多結晶シリコン配線をパターニングす
る。レジスト露光時には多結晶シリコン層１０３からの
乱反射や光散乱の影響がなく、高精度のパターニングが
可能であった。

【００３６】実施例７本実施例は前実施例と同じ基板バイアス印加型ＥＣＲプ
ラズマエッチング装置により、シャッタ開度を制御しつ
つ多結晶シリコン配線を形成した例である。本実施例で
採用した図１（ａ）に示す被エッチング基板は、前実施
例１と同じであるので重複する説明は省略する。この被
エッチング基板を、図５に示す基板バイアス印加型ＥＣ
Ｒプラズマエッチング装置の基板ステージ上にセット
し、一例として下記条件で多結晶シリコン層１０３のエ
ッチバックをおこなう。Ｃｌ₂ ２０ｓｃｃｍガス圧力１．０Ｐａマイクロ波パワー１２００Ｗ（２．４５ＧＨｚ）ＲＦバイアスパワー１００Ｗ（２ＭＨｚ）被エッチング基板温度 −２０ ℃ エッチング量１００ｎｍシャッタ開度８０％このエッチバック工程においては、イオウを含む壁材１
９がプラズマに曝されてスパッタリングされ、プラズマ
中にイオウ系材料が供給される。クランプ３表面をもイ
オウ系材料で被覆した場合には、ここからもプラズマ中
にイオウ系材料が供給される。これらのイオウ系材料
は、低温に制御された多結晶シリコン層１０３上に堆積
して主としてイオウからなるイオウ系材料層１０４を形
成し、凹部を埋め込んで表面を平坦化しつつエッチング
が進行する。特に本実施例においては、Ｃｌ₂単独ガス
によりエッチバックを施すのでラジカル成分によるエッ
チングが抑制される。この結果前実施例６に比較してシ
ャッタ開度を下げ、被エッチング基板温度を上げた条
件、すなわちイオウ系材料層１０４の堆積が少なくても
平滑化エッチバックが可能である。

【００３７】この結果、図１（ｃ）に示すように、平滑
な表面を有する２００ｎｍの厚さの多結晶シリコン層１
０３が形成された。この後、被エッチング基板を例えば
１００℃に加熱することにより、被エッチング基板上に
残存するイオウ系材料層１０４は完全に昇華除去され
る。イオウ系材料層１０４の除去はアッシングによって
もよい。この後の工程として、平滑な多結晶シリコン層
１０３上にレジストマスク（図示せず）を形成後、これ
をマスクとして多結晶シリコン配線をパターニングす
る。レジスト露光時には多結晶シリコン層１０３からの
乱反射や光散乱の影響がなく、高精度のパターニングが
可能であった。

【００３８】実施例８本実施例は多結晶シリコンを用いたコンタクトプラグの
形成に本発明を適用した例である。まず本実施例で採用
したＭＣＲ（ＭａｇｎｅｔｉｃａｌｌｙＣｏｎｆｉｎ
ｅｄＲｅａｃｔｏｒ）プラズマエッチング装置の概要
を図６を参照して説明する。本実施例で採用したプラズ
マエッチング装置は、図６に示すように基本的な構成は
通常のＭＣＲプラズマエッチング装置である。すなわ
ち、被エッチング基板１は冷却手段および加熱手段を有
する基板ステージ２にクランプ３により密着保持され
る。基板ステージ２にはＲＦバイアス電源４を接続す
る。クランプ３は静電チャックに替えてもよい。チャン
バ側壁は環状の側壁電極１１となっており、側壁電極電
源１２が接続される。チャンバ天板は接地電位の対向電
極１２となっている。側壁電極１１および対向電極１２
の外部に接してプラズマ閉じ込めのためのマルチポール
磁石が配設されているが、ガス導入孔等とともに図示を
省略する。本プラズマエッチング装置の特徴は、チャン
バ内壁に設けられたイオウを含む壁材９およびこのイオ
ウを含む壁材９の露出表面積を制御するシャッタ１０で
ある。特に本実施例の装置は、側壁電極１１表面にイオ
ウを含む壁材９が形成されている。このイオウを含む壁
材９は、ＳｉＳ₂をＡｒプラズマ溶射したものを採用し
た。クランプ３表面をこれらイオウ系材料層で被覆して
もよい。本プラズマエッチング装置によれば、シャッタ
開度１００％すなわちイオウを含む壁材９をほぼすべて
露出すれば、イオウを含む壁材９がプラズマによりスパ
ッタリングされてイオウ系材料をプラズマ中に供給す
る。シャッタ開度０％とすればイオウを含む壁材９はす
べてプラズマから遮蔽され、通常のＭＣＲプラズマエッ
チング装置となる。シャッタ開度を０％から１００％の
間で設定することにより、プラズマ中へのイオウ系材料
層の供給量を任意に制御することが可能である。なお図
６ではシャッタ１０の駆動手段やガス導入孔、真空ポン
プ等の装置細部は図示を省略する。

【００３９】本実施例によるプラズマエッチング方法
は、多結晶シリコンによるコンタクトプラグの形成工程
に本発明を適用した例であり、これを再び図２および図
３を参照して説明する。

【００４０】本実施例で採用した図２（ａ）に示す被エ
ッチング基板は、前実施例４と同じであるので重複する
説明は省略する。この被エッチング基板を、図６に示す
ＭＣＲプラズマエッチング装置の基板ステージ上にセッ
トし、一例として下記条件で多結晶シリコン層１０３の
エッチバックをおこなう。ＳＦ₆ ３０ｓｃｃｍＡｒ１００ｓｃｃｍガス圧力１．０Ｐａ側壁電極電源パワー１０００Ｗ（１３．５６ＭＨｚ）ＲＦバイアスパワー４０Ｗ（４５０ｋＨｚ）被エッチング基板温度 −２０ ℃ オーバーエッチング５％シャッタ開度１００％このエッチバック工程においては、イオウを含む壁材１
９がプラズマに曝されてスパッタリングされ、プラズマ
中にイオウ系材料が供給される。クランプ３表面をもイ
オウ系材料で被覆した場合には、ここからもイオウ系材
料が供給される。これらこのイオウ系材料は、低温に制
御された多結晶シリコン層１０３上に堆積してイオウを
主体とするイオウ系材料層１０４を形成し、図２（ｂ）
に示すようにシーム１１６を埋め込んで表面を平坦化し
つつエッチングが進行する。

【００４１】この結果、図３（ｃ）に示すように、従来
例のようにシームの拡大が発生することなく、平滑な表
面を有するコンタクトプラグ１０３ａが形成された。こ
の後、被エッチング基板を例えば１００℃に加熱するこ
とにより、被エッチング基板上に残存するイオウ系材料
層１０４は完全に昇華除去される。イオウ系材料層１０
４の除去はアッシングによってもよい。

【００４２】この後の工程として、図３（ｄ）に示すよ
うにＴｉ／ＴｉＮからなるバリア層１０６、Ａｌ系金属
層１０７およびＴｉＮからなる反射防止層１０８をそれ
ぞれスパッタリングにより形成後パターニングして上層
配線を形成し、上層層間絶縁膜１２２を形成後、コンタ
クトプラグ１０３ａ上に接続孔１１５を開口し、スタッ
クトコンタクト構造を得る。本実施例においては、シー
ムの拡大のない良好な形状のコンタクトプラグが得られ
たため、Ａｌスパイク等の不良の発生のない信頼性の高
い半導体装置を得ることが可能である。

【００４３】実施例９本実施例は前実施例８と同様にＭＣＲプラズマエッチン
グ装置を採用し、多結晶シリコンによるコンタクトプラ
グ形成工程に本発明を適用した例であり、これを再び図
６、図２および図３を参照して説明する。本実施例で採
用した図６に示すプラズマエッチング装置は、前実施例
８で説明した装置と基本的構成は同じであるが、本実施
例ではイオウを含む壁材９としてプラズマＣＶＤにより
付着形成したポリチアジルを採用した。その他の装置構
成は実施例８の装置と同様である。

【００４４】本実施例で採用した図２（ａ）に示す被エ
ッチング基板は、前実施例４で説明したものと同様であ
るので重複する説明は省略する。この被エッチング基板
を、ＭＣＲ型プラズマエッチング装置の基板ステージ上
にセットし、一例として下記条件で多結晶シリコン層１
０３のエッチバックをおこなう。Ｃｌ₂ ５０ｓｃｃｍガス圧力１．０Ｐａ側壁電極電源パワー１５００Ｗ（１３．５６ＭＨｚ）ＲＦバイアスパワー２５０Ｗ（４５０ｋＨｚ）被エッチング基板温度 −１０ ℃ シャッタ開度１００％このエッチバック工程においては、プラズマに曝される
イオウを含む壁材９がスパッタリングされてプラズマ中
に放出する遊離のポリチアジルが、図２（ｂ）に示すよ
うに低温に制御された多結晶シリコン層１０３上に堆積
してイオウ系材料層１０４を形成し、シーム等の凹部を
埋め込んで表面を平坦化しつつエッチングが進行する。

【００４５】この結果、図３（ｃ）に示すように、従来
例のようにシームの拡大が発生することなく、平滑な表
面を有するコンタクトプラグ１０３ａが形成された。こ
の後、被エッチング基板を例えば１７０℃に加熱するこ
とにより、被エッチング基板上に残存するイオウ系材料
層１０４は完全に昇華除去される。イオウ系材料層１０
４の除去はアッシングによってもよい。

【００４６】この後の工程として、図３（ｄ）に示すよ
うにＴｉ／ＴｉＮからなるバリア層１０６、Ａｌ系金属
層１０７およびＴｉＮからなる反射防止層１０８をそれ
ぞれスパッタリングにより形成後パターニングして上層
配線を形成し、上層層間絶縁膜１２２を形成後、コンタ
クトプラグ１０３ａ上に接続孔１１５を開口し、スタッ
クトコンタクト構造を得る。本実施例においては、シー
ムの拡大のない良好な形状のコンタクトプラグが得られ
たため、Ａｌスパイク等の不良の発生のない信頼性の高
い半導体装置を得ることが可能である。

【００４７】実施例１０本実施例は多結晶シリコンを電極に用いたキャパシタ形
成工程に本発明を適用した例を同じく図６および図４を
参照して説明する。本実施例で用いた図６に示すプラズ
マエッチング装置は、前実施例８で説明したものと同様
であり、重複する説明は省略する。また本実施例で採用
した図４（ａ）に示す被エッチング基板は前実施例５で
説明したものと同様であるので、これも重複する説明を
省略する。

【００４８】この被エッチング基板を一例として下記条
件によりエッチングし、多結晶シリコン層１１３を層間
絶縁膜１１２の界面までエッチバックした。Ｃｌ₂ ３０ｓｃｃｍＡｒ１００ｓｃｃｍガス圧力１．０Ｐａ側壁電極電源パワー１０００Ｗ（１３．５６ＭＨｚ）ＲＦバイアスパワー２０Ｗ（４５０ｋＨｚ）被エッチング基板温度 −２０ ℃ オーバーエッチング５％シャッタ開度１００％このエッチバック工程においては、プラズマに曝される
イオウを含む壁材９がスパッタリングされてプラズマ中
に放出される遊離のイオウ系材料層が、図２（ｂ）に示
すように低温に制御された多結晶シリコン層１０３上に
堆積してイオウを主体とするイオウ系材料層１０４を形
成し、表面の凹部を埋め込んで平坦化しつつエッチング
が進行する。

【００４９】この結果、図４（ｃ）に示すように、従来
例のように凹凸表面が残ることなく、平滑な表面を有す
るキャパシタ電極１１３ａが形成された。この後、被エ
ッチング基板を例えば１２０℃に加熱することにより、
被エッチング基板上に残存するイオウ系材料層１０４は
完全に昇華除去される。イオウ系材料層１０４の除去は
アッシングによってもよい。次工程では、図示を省略す
るが酸化膜１１４および絶縁膜１１２を希フッ酸等でウ
ェットエッチングして除去し、リング状のキャパシタ電
極１１３ａが得られる。本実施例によれば、平滑化エッ
チバックの効果により、容量変動のない信頼性の高い多
結晶シリコンキャパシタ電極を形成することが可能であ
る。

【００５０】以上、本発明を１０例の実施例により説明
したが、本発明はこれら実施例に何ら限定されるもので
はない。

【００５１】例えば、実施例中ではシリコン材料層とし
て多結晶シリコン層を例示したが、単結晶シリコン層や
非晶質シリコン層のエッチバックであってもよい。また
放電解離条件化でプラズマ中に遊離のイオウを放出しう
るガスとしてＳ₂Ｆ₂、Ｓ₂Ｃｌ₂およびＳ₂Ｂｒ₂を
代表として採用したが、先述したようにＸ／Ｓ比が６未
満の各種ハロゲン化イオウ系化合物を用いることができ
る。Ｈ₂Ｓガスはこれ単独ではエッチャントを生成しな
いにで、他のハロゲン系ガスとの併用が必要である。

【００５２】エッチング装置として、基板バイアス印加
型のＥＣＲプラズマエッチング装置、ＭＣＲプラズマエ
ッチング装置およびヘリコン波プラズマエッチング装置
を例示したが、誘導結合型プラズマエッチング装置や、
より一般的な平行平板型のＲＩＥ装置やマグネトロンＲ
ＩＥ装置であってもよい。

【００５３】さらに、エッチング条件、被エッチング基
板の構成等は本発明の技術的思想の範囲内で適宜変更可
能であることは言うまでもない。

【００５４】

【発明の効果】以上の説明から明らかなように、本発明
のプラズマエッチング方法によれば多結晶シリコンをは
じめとするシリコン材料層のエッチバックにおいて、結
晶粒やシームによる凹凸が形成された表面をイオウ系材
料層の堆積により平滑化しながらエッチバックすること
により、最終的に平滑な表面を有するシリコン材料層を
得ることができる。

【００５５】このため、微細配線のパターニング精度の
低下、コンタクトプラグのシームの拡大によるＡｌスパ
イク等の発生、あるいはキャパシタ容量値の変動等、半
導体装置の信頼性の低下に直結する諸問題点を回避する
ことが可能となる。

【図面の簡単な説明】

【図１】本発明を適用した多結晶シリコン配線のプラズ
マエッチング工程を、その工程順に説明する概略断面図
である。

【図２】本発明を適用した多結晶シリコンによるコンタ
クトプラグ形成工程の前半を、その工程順に説明する概
略断面図である。

【図３】本発明を適用した多結晶シリコンによるコンタ
クトプラグ形成工程の後半を、その工程順に説明する概
略断面図である。

【図４】本発明を適用した多結晶シリコンによるキャパ
シタ電極形成工程を、その工程順に説明する概略断面図
である。

【図５】本発明のプラズマエッチング方法に採用した基
板バイアス印加型ＥＣＲプラズマエッチング装置を示す
概略断面図である。

【図６】本発明のプラズマエッチング方法に採用したＭ
ＣＲプラズマエッチング装置を示す概略断面図である。

【図７】従来技術の問題点を示す概略断面図である。

【図８】従来技術の他の問題点を示す概略断面図であ
る。

【符号の説明】

１…被エッチング基板、２…基板ステージ、３…クラン
プ、４…ＲＦバイアス電源、５…マグネトロン、６…マ
イクロ波導波管、７…べルジャ、８…ソレノイドコイ
ル、９…イオウを含む壁材、１０…シャッタ、１１…側
壁電極、１２…側壁電極電源、１３…対向電極１０１…半導体基板、１０２…層間絶縁膜、１０３…多
結晶シリコン層、１０３ａコンタクトプラグ、１０４…
イオウ系材料層、１０５…接続孔、１０６…バリア層、
１０６ａバリア層の欠落、１０７…Ａｌ系金属層、１０
８…反射防止層、１１２…絶縁膜、１１３…多結晶シリ
コン層、１１３ａ…キャパシタ電極、１１４…酸化膜、
１１５…接続孔、１１６…シーム、１１７…Ａｌスパイ
ク、１１８…キャパシタ用ホール、１２２…上層層間絶
縁膜

Claims

【特許請求の範囲】

【請求項１】シリコン材料層のエッチバックを施すプ
ラズマエッチング方法であって、前記シリコン材料層の温度を室温以下に制御するととも
に、前記シリコン材料層の表面に、イオウ系材料層を堆積し
つつエッチバックすることを特徴とするプラズマエッチ
ング方法。
【請求項２】放電解離条件下で、プラズマ中に遊離の
イオウを放出しうるガスを含むエッチングガスを採用す
ることにより、イオウ系材料層を堆積することを特徴とする請求項１記
載のプラズマエッチング方法。
【請求項３】エッチングチャンバ内壁の少なくとも１
部がイオウを含む壁材で被覆されたプラズマエッチング
装置を採用し、前記イオウを含む壁材をスパッタリングすることによ
り、イオウ系材料層を堆積することを特徴とする請求項１記
載のプラズマエッチング方法。
【請求項４】シリコン材料層は、単結晶シリコン、多
結晶シリコンおよび非晶質シリコンのうちのいずれか１
種であることを特徴とする請求項１記載のプラズマエッ
チング方法。
【請求項５】イオウ系材料層は、イオウおよびポリチ
アジルのうちのいずれか１種であることを特徴とする請
求項１記載のプラズマエッチング方法。
【請求項６】放電解離条件下で、プラズマ中に遊離の
イオウを放出しうるガスは、Ｓ₂Ｆ₂、ＳＦ₂、ＳＦ₄、Ｓ₂Ｆ₁₀、Ｓ₃Ｃｌ₂、Ｓ
₂Ｃｌ₂、ＳＣｌ₂、Ｓ₃Ｂｒ₂、Ｓ₂Ｂｒ₂、ＳＢｒ
₂およびＨ₂Ｓのうちの少なくともいずれか１種である
こと４特徴とする請求項２記載の多層配線形成方法。