JPH11288923A - トレンチの形成方法およびそれを用いる半導体装置の製造方法 - Google Patents

トレンチの形成方法およびそれを用いる半導体装置の製造方法

Info

Publication number
JPH11288923A
JPH11288923A JP9184598A JP9184598A JPH11288923A JP H11288923 A JPH11288923 A JP H11288923A JP 9184598 A JP9184598 A JP 9184598A JP 9184598 A JP9184598 A JP 9184598A JP H11288923 A JPH11288923 A JP H11288923A
Authority
JP
Japan
Prior art keywords
trench
etching
forming
insulating film
sccm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9184598A
Other languages
English (en)
Inventor
Shinya Watanabe
慎也 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9184598A priority Critical patent/JPH11288923A/ja
Publication of JPH11288923A publication Critical patent/JPH11288923A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】下地シリコン基板や窒化シリコン膜との選択比
に優れ、かつ、垂直になおかつ高速に絶縁膜をエッチン
グしてトレンチを形成する方法およびそれを用いた半導
体装置の製造方法を提供する。 【解決手段】絶縁膜を挟んで積層される下層導電層と上
層導電層とを接続するために前記絶縁膜に導電体を充填
するためのトレンチをエッチングにより形成する工程を
有するトレンチの形成方法において、前記トレンチをエ
ッチングにより形成する工程は、エッチングガスとし
て、少なくともC4 8 またはC3 8 と、CO、Ar
及びO2 を使用し、C4 8 またはC3 8 の流量が6
〜10sccm、CO/Arの流量比が10〜20%、
2 の流量が5〜7sccmで、かつエッチングガスの
総流量が350sccm〜400sccm以下でエッチ
ングを行う工程であるトレンチの形成方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
分野において用いられるドライエッチング方法に関し、
特に配線に用いられるトレンチを垂直且つ高速に行うこ
とのできるエッチング方法に関するものである。
【0002】
【従来の技術】半導体装置の高集積化、高速化に伴い、
近年予めトレンチを形成し、該トレンチに金属を埋め込
んで金属配線を形成する、所謂埋め込み配線技術が注目
されている。この埋め込み配線技術は、半導体基板の不
純物拡散層上に裏打ちして拡散層の低抵抗化を行う裏打
ち配線、各拡散層及びワード線間等を結ぶ局所配線、接
続孔上の絶縁膜に形成されるダマシン配線等の各種配線
に適用されている。
【0003】これらの中で裏打ち配線に使用されるトレ
ンチは、接続孔をトレンチ形状として拡散層との接触面
積を増加させることにより拡散層の抵抗を低減する方法
である。即ち、半導体装置のデザインルールの微細化に
伴い、拡散層に形成されるコンタクトホールの径が減少
する為、円柱形状で接続孔を形成した場合、拡散層と接
触面積が減少し、抵抗が高くなるという問題を解決する
手段として用いられている。
【0004】かかるトレンチは、基板上に形成される絶
縁膜をエッチングすることにより形成される。従って、
エッチングの際には、絶縁膜と下地となるシリコン基板
との選択比、及び接続孔がセルフアラインコンタクト構
造の場合、絶縁膜とゲート電極のストッパーとして使用
される窒化シリコンとの選択比等が考慮される。
【0005】絶縁膜を高い選択比でエッチングする方法
としては、例えば、特開昭57−64951号公報等に
おいて、予めパターニングされたアルミニウム層をマス
クとして、C4 8 あるいはC3 8 を用いる反応性ス
パッタエッチングにより、酸化シリコン−窒化シリコン
−酸化シリコンからなる積層膜(所謂ONO膜)を選択
的にエッチングする技術が知られている。これは、C4
8 等を用いる反応性スパッタエッチングは、マスク材
のアルミニウムは全くエッチングされず、シリコン基板
への汚染もないという特徴をいかした技術である。
【0006】そこで、絶縁膜にトレンチを形成する場合
に、上記C4 8 あるいはC3 8をエッチングガスと
して用いる反応性スパッタエッチング法の改良適用が試
みられている。
【0007】例えば、従来から知られているものとし
て、マグネトロン方式のRIE(Reactive I
on Etching)装置を用い、C4 8 ,CO,
Ar,O2 等の組み合わせをエッチングガスとするエッ
チングする方法がある。
【0008】以下、本発明者らがこの方法により、裏打
ち配線を絶縁膜に形成した実験結果を図面により説明す
る。図9(a)に示すように、例えば、n型半導体基板
601上に素子分離膜602を形成し、ホウ素等のイオ
ン注入(BF2 + イオン: 35keV,3E15ion
s/cm2 )後、窒素雰囲気下、900℃で10分のア
ニールを施すことにより拡散層603を形成し、酸化シ
リコンからなる層間絶縁膜604を、常圧CVD法によ
り膜厚1000nmで形成し、フォトレジスト膜605
を成膜後、所定のトレンチパターンにパターニングを行
う。この場合のトレンチパターン606は、例えば、幅
0.3μm、長さ0.5μm,40μmである。
【0009】次いで、以下の条件でエッチングを行った
後、前記レジスト膜606を剥離して図9(b)に示す
ような状態を得る。
【0010】(エッチング条件) 装置 :マグネトロン型RIE装置 エッチングガス :C4 8 /CO/Ar/O2 =8/
150/200/3sccm 圧力 :5,3Pa RFPower :1700W 電極間隔 :27mm 電極温度 :上部/側壁/下部=60/60/2
0℃ ウェーハ裏面圧力(センター/エッジ)=9.3/5
3.3hPa オーバーエッチ率:20%
【0011】このエッチングによって、トレンチの側壁
傾斜角度A,Bは、85.5〜87.5°、下地シリコ
ン基板の削れ量gは、約30nm、hは約40nmであ
った。尚、下地シリコン基板の削れ量gとhに差が生じ
るのは、レジスト膜の開口面積が異なることから、マイ
クロローディング効果によりエッチングレートに差が生
じるからである。
【0012】又、酸化膜のエッチングレート及び酸化膜
エッチングレートの面内均一性は、幅=0.3μm、長
さ0.5μmのトレンチ内で360nm/min(±3
%)であった。
【0013】この後、図10(c)に示すように、密着
層形成用の金属607をトレンチ内部に成膜し、ランプ
アニール処理をした後、埋め込み用金属608を成膜
し、例えば、反応性イオンエッチンによる全面エッチバ
ック法により、埋め込み配線を形成した。
【0014】埋め込み用金属配線の形成条件の例を以下
に示す。 密着層形成用の金属のスパッタリング:コリメートTi
=20nm(0.52Pa,8kW,Ar=35scc
m,300℃) ランプアニール:650℃,1atm,N2 =100
%,30sec ブランケットW CVD:600nm(10.7kP
a,WF6 /H2 /Ar=40/400/2250sc
cm,450℃) Wエッチバック:1st step(W Etch)4
5.5Pa,275W,SF6 /Ar/He=110/
90/5sccm) 2ed step(TiN Etch)6.5Pa,2
50W,Ar/Cl2=75/5sccm 3rd step(W オーバーエッチ)32.5P
a,70W,SF6 /Ar/He=20/10/1sc
cm
【0015】以上のような従来法により形成したトレン
チは、側壁傾斜角度が小さくなることから、拡散層との
接触面積が当初デザインした面積より小さくなり、設計
した値より抵抗が高くなってしまうことになる。
【0016】トレンチは拡散層との接触面積を増加させ
るものであるから、可能な限り接触面積を大きくした
い。しかしながら、高度に集積化された半導体装置で
は、トレンチの幅、長さは制限を受ける為、都合よくト
レンチの幅や長さを変えることはできない。従って、ト
レンチを形成するエッチングでは、できるだけ設計寸法
通りに加工、即ち、垂直エッチングして変換差を小さく
し、かつ、出来るだけ下地シリコン基板の削れ量を少な
くすることが必要となる。
【0017】
【発明が解決しようとする課題】これを満足するエッチ
ング方法として、1)エッチング時の圧力を下げること
でイオンの平均自由工程を長くし、異方性の強いエッチ
ングを行う方法、2)エッチング時に側壁に付着する性
質のガス成分(Depo系の物質)を少なくして、側壁
傾斜角度を抑制する方法等が知られている。
【0018】上記の方法のうち、1)については、圧力
を低下させるとエッチャントととなる物質と被エッチン
グ膜が十分に反応しないうちに廃棄されてしまう為、エ
ッチングレートの低下を招く。
【0019】また、2)については、トレンチ形成のよ
うな高アスペクト比でエッチングを行いたい場合、反応
性イオンには、ウェーハに対し垂直に入射するもののほ
か、斜めに入射するイオンも存在しており、Depo系
の物質の量が減少すると、トレンチがボーイング形状に
なりかねない。勿論、圧力を低くすればボーイング形状
になりにくいとは言われているが、この場合、エッチン
グレートの低下を招く為、理想的な方法とは言い難た
い。
【0020】又、本発明でエッチングガスとして用いる
ガス成分のうち、前記Depo系の物質としてはC4
8(またはC3 8 )が該当するが、これはエッチャン
ト(F源)を含んだ唯一のガス成分である。従って、C
4 8(C3 8 )の含有量をあまりに少なくすると極
端にエッチングレートが低下してしまう。以上のような
理由からも2)の方法はあまり適したものではないとい
える。
【0021】又、エッチングに際しては、下地となるシ
リコンや窒化シリコンとのエッチングの選択比も考慮す
る必要がある。
【0022】本発明は以上の事柄を鑑みてなされたもの
であり、下地シリコン基板や窒化シリコン膜との選択比
に優れ、かつ、垂直になおかつ高速に絶縁膜をエッチン
グしてトレンチを形成する方法、およびそれを用いた半
導体製造方法を提供することを目的とする。
【0023】
【課題を解決するための手段】本発明は、上記課題を達
成すべく、絶縁膜を挟んで積層される下層導電層と上層
導電層とを接続するために前記絶縁膜に導電体を充填す
るためのトレンチをエッチングにより形成する工程を有
するトレンチの形成方法において、前記トレンチをエッ
チングにより形成する工程は、エッチングガスとして、
少なくともC48 またはC3 8 と、CO、Ar及び
2 を使用し、C4 8 またはC3 8の流量が6〜1
0sccm、CO/Arの流量比が10〜20%、O2
の流量が5〜7sccmで、かつエッチングガスの総流
量が350〜400sccm以下、より好ましくは、3
61〜367sccmでエッチングを行う工程であるト
レンチの形成方法を提供する。
【0024】本発明において、前記トレンチは、好まし
くは、半導体基板に形成された導電層と上層配線とを接
続するために前記絶縁膜に導電体を充填するためのトレ
ンチである。
【0025】本発明において、前記トレンチは、好まし
くは、下層配線と上層配線とを接続するために前記絶縁
膜に導電体を充填するためのトレンチである。
【0026】本発明において、好ましくは、前記トレン
チはダマシン配線に使用されるトレンチである。
【0027】本発明において、前記絶縁膜は、酸化シリ
コン、窒化シリコン、または酸化シリコン、窒化シリコ
ンおよび酸化シリコンの積層体からなる膜であるのが好
ましい。
【0028】また、本発明においては、前記トレンチを
エッチングにより形成する工程は、マグネトロン方式の
反応性イオンエッチング(RIE)装置により行うのが
好ましい。
【0029】又、本発明は、半導体基板上もしくは半導
体基板上に下層導電層を形成する工程と、前記下層導電
層上に絶縁膜を形成する工程と、前記絶縁膜に、下層導
電層と上層導電層とを接続するために導電体を充填する
ために、エッチングガスとして、少なくともC4 8
たはC3 8 と、CO,Ar及びO2 を使用し、C4
8 またはC3 8 の流量が6〜10sccm、CO/A
rの流量比が10〜20%、O2 の流量が5〜7scc
mで、かつエッチングガスの総流量が350sccm〜
400sccm以下でエッチングすることによりトレン
チを形成する工程と、前記トレンチを埋め込むように導
電性物質を成膜する工程を有する半導体装置の製造方法
をも提供する。
【0030】前記本発明の半導体装置の製造方法におい
ては、好ましくは、前記トレンチを形成する工程と前記
トレンチを埋め込むように導電性物質を成膜する工程の
間に、さらに前記トレンチの底部および側面に密着メタ
ル層を形成する工程を有する。
【0031】前記導電性物質としては、アルミニウム、
アルミニウムを主成分とする材料銅、銅を主成分とする
材料、タングステン、タングステンを主成分とする材
料、あるいはタングステンシリサイド等の金属シリサイ
ドを主成分とする材料等を挙げることができる。
【0032】以下、本発明を詳細に説明する。本発明
は、半導体基板上に形成された絶縁膜に下層配線と上層
配線とを接続する接続孔に使用されるトレンチを、特定
のエッチング条件によりエッチングすることにより形成
することに特徴を有するトレンチの形成方法、及び該ト
レンチを形成した後、前記トレンチを埋め込むように導
電性物質を成膜する工程を有する半導体装置の製造方法
である。
【0033】本発明は、エッチングガスとして、少なく
ともC4 8 またはC3 8 と,CO,Ar及びO2
使用し、C4 8 の流量が6〜10sccm、CO/A
rの流量比が10〜20%、O2 の流量が5〜7scc
mで、かつエッチングガスの総流量が350〜400s
ccm以下で絶縁膜のエッチングを行うことに特徴を有
する。
【0034】前記エッチングガス成分のうち、C4 8
及びC3 8 はF源であり、エッチングの際のDepo
系物質である。C4 8 及びC3 8 の流量は、6〜1
0sccmが好ましい。図11に、C4 8 の流量変化
とエッチングレート及びトレンチ側壁の傾斜角度との関
係を示す。図中、横軸はC4 8 の流量(sccm)、
縦軸左側はエッチングレート(nm/min)、及び縦
軸右側はトレンチ側壁の傾斜角度(°)をそれぞれ示
す。この図から明らかなように、C4 8 (又はC3
8 )の流量が6sccm未満の場合には、エッチングガ
スが不足となりエッチングレートが極端に低下する。
【0035】なお、このC4 8 (C3 8 )の反応生
成物(フルオロカーボン系化合物)は、下地基板上にも
堆積し、下地基板とのエッチングに対する選択比を向上
せしめる役割も果たしている。
【0036】前記エッチングガス成分のうち、COはエ
ッチングガスの絶縁膜と下地シリコン基板との選択比に
影響を与える成分である。一般に、エッチングガスにC
Oを添加すると、前記選択比及びエッチングレートが低
下する傾向にある。これは、酸化絶縁膜のエッチングは
プラズマ中のC/F比(炭素とフッ素の量の比)がが大
きいとエッチングレートが低下するからである。
【0037】この点から言えば、エッチングガスにCO
を添加しない方が好ましいとも言える。しかし、COを
添加しない場合、トレンチをコンタクトホールに使用す
る場合のように、アスペクト比の高いコンタクトホール
を形成したい場合には、ホール内のエッチングレートが
極端に低下してしまう。これは、COのO原子及び希釈
ガスとして使用するArの影響するものと考えられてい
る。このように、CO,Arの混合比及び流量は、ホー
ル内のエッチングレートと選択比に大きな影響を与え
る。
【0038】図12に、CO/Arの混合割合とエッチ
ングレート及びマイクロローディング効果との関係を示
す。図中、縦軸左側はエッチングレート、縦軸右側は酸
化シリコン膜と窒化シリコン膜とのエッチングレートの
比(選択比)、及び横軸はO2 ガス流量(sccm)を
それぞれ示す。この図から明らかなように、CO/Ar
の流量比は、10/100〜20/100が好ましい。
CO/Arの流量比(%)が10%未満の場合には、エ
ッチングレートは向上するが、微細トレンチ内(ホール
内)のエッチングレートは低下してしまう。一方、CO
/Arの流量比(%)が20%を超えると、エッチング
レートが極端に遅くなり好ましくない。
【0039】また、マイクロローディング効果(μ−L
DG)により、開口径の大きな部分と開口径の小さな部
分のエッチングレートが異なることによるパターンずれ
が生じてしまう。一方、10sccmを超えると、エッ
チング時に側壁にC4 8 (又はC3 8 )の反応生成
物が付着し、側壁傾斜角度が小さくなるため好ましくな
い。
【0040】前記エッチングガス成分のうち、O2 は、
Depo系物質であるC4 8 (C3 8 )の反応生成
物が側壁に付着するのを除去するために添加されるもの
である。O2 の流量は、5〜7sccmが好ましい。図
13に、O2 の流量とエッチングレート及び酸化シリコ
ン膜と窒化シリコン膜との選択性の関係を示す。図中、
横軸はO2 ガス流量(sccm),縦軸左側は、エッチ
ングレート(nm/min)、及び縦軸左側は酸化シリ
コン膜と窒化シリコン膜とのエッチングレートの比(選
択比)をそれぞれ示す。この図から明らかなように、O
2 の流量が5sccm未満の場合には、前記除去効果に
乏しく、7sccmを超えると、下地基板とのエッチン
グの選択比を向上させる役割を果たすC4 8 (C3
8 )の反応生成物(フルオロカーボン系)の保護膜をエ
ッチングしてしまうことになる為、選択比の低下を招
く。
【0041】また、本発明においては、エッチングガス
の総流量は、350sccm〜400sccm、より好
ましくは361〜367sccmが好ましい。エッチン
グガスの総流量が350sccm未満の場合には、エッ
チングを高速に行うことが困難となり、一方、400s
ccmを越えると、エッチングが進行しすぎて、下地基
板との選択比が悪くなる。
【0042】以上のように、本発明は、特定の混合割合
のエッチングガスを用い、特定の流量でエッチングを行
なうことによって、トレンチを形成する技術であり、高
速且つ垂直なエッチング、即ち、開口径と底面の径がほ
ぼ同じであるトレンチを形成することを可能としてい
る。
【0043】
【発明の実施の形態】以下、本発明を実施形態により更
に詳細に説明する。先ず、図14に、以下の実施形態で
用いられ得るマグネトロン型RIE装置の概略を示す。
これは、高周波電源から上部電極(サセプタ)8に、例
えば、13.56MHzのRFバイアスを印可し、チェ
ンバー真横に配置されている磁石4の磁場(120ガウ
ス)によってプラズマを形成させるものである。特に、
この磁石4はチェンバーの真横に配置されている為、ウ
ェハに対し水平磁場が形成されており、磁界に分布を持
たせることで、Vdcを一定にしている。エッチング中
のウェハ1は、下部電極上に単極式静電チャックにて固
定される。ウェハの冷却機構は下部電極にウェハ裏面冷
却ガス13,14の系統を備え、これはセンターとエッ
ジをそれぞれ独立して制御しており、下部電極は、それ
自体の温度制御用として冷媒(例えば、商品名:フロリ
ナート)を循環させる構造となっている。
【0044】なお、本発明は、エッチングの条件に特徴
を有するものであり、好ましくは、上記エッチング装置
にて実施されるものであるが、本発明の要旨を逸脱しな
い範囲で他のエッチング装置を使用することは勿論可能
である。
【0045】第1実施形態 本発明の第1実施形態を図面によって説明する。第1実
施形態は、半導体基板に素子分離領域と拡散層を形成
し、該拡散層上であって、その上層に形成された層間絶
縁膜に裏打ち配線用のトレンチを形成する場合に、本発
明を適用したものである。
【0046】先ず、図1(a)に示すように、n型半導
体基板101上に、例えば、LOCOS(Local
Oxidation on Silicone)法によ
り素子分離膜102を形成する。ついで、素子分離領域
上であって、コンタクトホールを形成する領域に、例え
ば、BF2 + イオンを、35keV,3E15ions
/cm2 でイオン注入を行い、窒素ガス雰囲気下、90
0℃、10分の熱処理(熱アニール)を行なうことによ
り、不純物拡散層103を形成する。
【0047】次に、減圧CVD法(Chemical
Vapour Deposition法)により、TE
OS(Tetraethoxy silane)を使用
して、全面に層間絶縁膜104を厚さ1000nmで成
膜する。
【0048】ついで、前記拡散層103の上部にフォト
レジスト膜105を全面に成膜し、トレンチ形成のため
のパターニングを行なう。トレンチパターン106は、
例えば、幅0.3μm,長さ0.5μm、40μmであ
る。
【0049】次に、以下の条件でエッチングを行い、図
1(b)に示すトレンチを形成する。 (エッチング条件) 装置:マグネトロン型RIE装置 エッチングガス:C4 8 /CO/Ar/O2 =8/5
0/300/5sccm 圧力:5.3Pa RF Power:1700W 電極間隔:27mm 電極温度:上部/側壁/下部=60/60/20℃ ウェハ裏面圧力(センター/エッジ)=9.3/53.
3hPa オーバーエッチ率20%
【0050】このエッチングによって、トレンチの側壁
傾斜角度α,βは、87.5〜88.5°、下地シリコ
ン基板の削れ量aは、約40nm、bは約40nmであ
った。また、微細トレンチ内でのエッチングレートは、
430nm/minであった。従来の条件(C4 8
CO/Ar/O2 =8/150/200/3sccm、
RF Power=1700W,圧力=5.3Pa、微
細トレンチ内でのエッチングレート=360nm/mi
n)と比較して、約20%エッチングレートが向上して
いる。
【0051】この後、図2(c)に示すように、TiN
等の密着層メタル107を成膜し、ランプアニールを施
した後、タングステン等の埋め込み用メタル108を成
膜し、例えば、反応性イオンエッチングによる全面エッ
チバック法により、埋め込み配線を形成することができ
る。
【0052】前記埋め込み配線の形成条件としては、例
えば、以下のようである。 (埋め込み配線の形成条件) 密着層メタルスパッター:コリメートTi=30nm
(0.52Pa,8kW,Ar=35sccm,300
℃)+TiN=70nm(0.78Pa,6kW,Ar
=35sccm,300℃) ランプアニール:650℃、1atm,N2 =100
%,30sec ブランケットタングステン(W)CVD:600nm
(10.7kPa,WF6 /H2 /Ar/He=40/
400/2250sccm,450℃) Wエッチバック:1st step(Wエッチング)4
5.5Pa,275W,SF6 /Ar/He=110/
90/5sccm 2ed step(TiNエッチング)6.5Pa,2
50W,Ar/Cl2=75/5sccm 3rd step(Wオーバーエッチング)32.5P
a,70W,SF6 /Ar/He=20/10/1sc
cm
【0053】この様に、本実施形態によれば、良好なエ
ッチング条件により、従来に比して、高速且つ垂直なエ
ッチングによりトレンチを形成することができ、良好な
配線プラグを形成することができる。
【0054】第2実施形態 第2実施形態は、各拡散層をワード線とを結ぶ局所配線
の形成工程に適用した例である。先ず、図3(a)に示
すように、n型シリコン半導体基板201上に素子分離
領膜202を、例えば、LOCOS法により形成し、拡
散層203、絶縁膜210、ワード線211、ストッパ
ー用の窒化シリコン(Si3 4 )膜209等を、順
次、例えば、減圧CVD法により形成する。ついで、全
面に層間絶縁膜204を、例えば、常圧CVD法により
成膜する。
【0055】その後、CMP(Chemical Me
chanical Polishing)法により、前
記層間絶縁膜204の平坦化を行い、全面にフォトレジ
スト膜205を成膜し、トレンチ形成用のパターニング
を行なう。該トレンチのパターン206は、例えば、直
径0.4μm、長さ40μm、0.3μmとする。
【0056】以上の工程の各層の形成方法等は、例え
ば、以下のようである。 (上記各層の構造及び形成方法) 拡散層の形成:BF2 + イオン注入(35keV,3E
15 ions/cm2 )、N2 雰囲気下、900℃、
10分のアニール) ワード線の構造:膜厚100nmのドープドポリシリコ
ンからなるCVD膜+膜厚100nmの高温WSi膜 ストッパーSi3 4 膜の形成:SiH2 Cl2 /NH
3 /N2 =50/200/200sccm、圧力=70
Pa、基板温度760℃で形成。膜厚50nm層間絶縁
膜の形成:TEOS=10sccm、O3 流量=750
mg/min,温度=380℃、常CVD法による。膜
厚1000nm 層間絶縁膜の平坦化(CMP)条件:300nm研磨、
研磨プレートの回転数=20rpm,ウェハ保持試料台
回転数=20rpm,研磨圧力=500gf/cm2
研磨液=シリカ粒子(14wt%)+KOH水溶液
【0057】次に、以下の条件でエッチングを行い、図
4(c)に示すトレンチを形成する。 (層間絶縁膜 のエッチング条件) エッチング装置:マグネトロン型RIE装置 エッチングガス:C4 8 /CO/Ar/O2 =8/5
0/300/5sccm 圧力:5.3Pa RF Power:1700W 電極間隔:27mm 電極温度:上部/側壁/下部=60/60/20℃ ウェハ裏面圧力(センター/エッジ)=9.3/53/
3hPa オーバーエッチ率:20%
【0058】(ストッパーSi3 4 膜のエッチング条
件) エッチング装置:マグネトロン型RIE装置 エッチングガス:CHF3 /CO/O2 =40/160
/14sccm 圧力:5.3Pa RF Power:1000W 電極間隔:27mm 電極温度:上部/側壁/下部=60/60/20℃ ウェハ裏面圧力(センター/エッジ)=9.3/53.
3Pa オーバーエッチ率:10%
【0059】このエッチングによって、トレンチの側壁
傾斜角度γ,δは、87.5〜88.5°、下地WSi
X 膜の削れ量cは約20nm,下地シリコン膜の削れ量
dは、約40nmであった。
【0060】この後、図4(d)に示すように、密着層
メタル層207を成膜し、ランプアニールを施した後、
埋め込みメタル208を成膜し、例えば、反応性イオン
エッチングによる全面エッチバック法により、埋め込み
配線を形成することができる。
【0061】埋め込み用メタル配線の形成条件は、例え
ば、以下のとおりである。 (埋め込み用メタル配線の形成条件) 密着層メタルスパッター:コリメートTi=30nm
(0.52Pa,8kW,Ar=35sccm,300
℃)+TiN=70nm(0.78Pa,6kW,N2
/Ar=42/21sccm,300℃) ランプアニール:650℃,1atm,N2 =100
%,30sec ブランケットタングステン(W)CVD:600nm
(10.7kPa,WF6 /H2 /Ar/He=40/
400/2250sccm,450℃) W エッチバック:1st step(Wのエッチン
グ)45.5Pa,275W,SF6 /Ar/He=1
10/90/5sccm 2nd step(TiNのエッチング)6.5Pa,
250W,Ar/Cl2 =75/5sccm 3rd step(W オーバーエッチング)32.5
Pa,70W,SF6/Ar/He=20/10/1s
ccm
【0062】この様に、本実施形態によれば、良好な条
件により配線プラグ形成用のトレンチを高速且つ垂直に
エッチングにより行なうことができ、良好な配線プラグ
の形成が可能となる。
【0063】第3実施形態 第3の実施形態は、第2実施形態と同様、各拡散層とワ
ード線を結ぶ局所配線の形成工程に本発明を適用した例
である。先ず、図5(a)に示すように、n型シリコン
半導体基板301上に、例えば、LOCOS法により素
子分離膜302を形成し、ついで、拡散層303、スト
ッパーSi3 4 膜309を、それぞれ減圧CVD法に
より形成する。
【0064】次に、全面に層間絶縁膜304を、例え
ば、減圧CVD法により膜厚1000nmで成膜し、そ
の後、フォトレジスト膜305を全面に成膜した後、ト
レンチ形成のための所定のパターニングを行なう。該ト
レンチパターン306は、幅0.3μm、長さ10μm
及び40μmとする。
【0065】上記各層の構造及び形成方法は、例えば、
以下のようである。 (上記各層の構造及び形成方法) 拡散層の形成:BF2 + イオン注入(35keV,3E
15 ions/cm2 ) ストッパーSi3 4 膜の成膜:膜厚50nm、SiH
2 Cl2 /NH3 /N2 =50/200/200scc
m,圧力=70Pa,基板温度=760℃ 層間絶縁膜の成膜:TEOSを用いる減圧CVD法
【0066】次に、以下の条件でエッチングを行い、図
5(b)に示すトレンチを形成する。 (層間絶縁膜 のエッチング条件) エッチング装置:マグネトロン型RIE装置 エッチングガス:C4 8 /CO/Ar/O2 =8/5
0/300/5sccm 圧力:5.3Pa RF Power:1700W 電極間隔:27mm 電極温度:上部/側壁/下部=60/60/20℃ ウェハ裏面圧力(センター/エッジ)=9.3/53.
3hPa オーバーエッチ率:20%
【0067】(ストッパーSi3 4 膜のエッチング条
件) エッチング装置:マグネトロン型RIE装置 エッチングガス:CHF3 /CO/O2 =40/160
/14sccm 圧力:5.3Pa RF Power:1000W 電極間隔:27mm 電極温度:上部/側壁/下部=60/60/20℃ ウェハ裏面圧力(センター/エッジ)=9.3/53.
3Pa オーバーエッチ率:10%
【0068】このエッチングによって、トレンチの側壁
傾斜角度εは、87.5°、下地シリコン膜の削れ量e
は、約20nmであった。
【0069】この後、図6(c)に示すように、密着層
メタル307を成膜し、ランプアニールを施した後、埋
め込みメタル308を成膜し、例えば、反応性イオンエ
ッチングによる全面エッチバック法により、埋め込み配
線を形成する。
【0070】埋め込み用メタル配線の形成条件は、例え
ば、以下のとおりである。 (埋め込み用メタル配線の形成条件) 密着層メタルスパッター:コリメートTi=30nm
(0.52Pa,8kW,Ar=35sccm,300
℃)+TiN=70nm(0.78Pa,6kW,N2
/Ar=42/21sccm,300℃) ランプアニール:650℃,1atm,N2 =100
%,30sec ブランケットタングステン(W)CVD:600nm
(10.7kPa,WF6 /H2 /Ar/He=40/
400/2250sccm,450℃) W エッチバック:1st step(Wのエッチン
グ)45.5Pa,275W,SF6 /Ar/He=1
10/90/5sccm 2nd step(TiNのエッチング)6.5Pa,
250W,Ar/Cl2 =75/5sccm 3rd step(W オーバーエッチング)32.5
Pa,70W,SF6/Ar/He=20/10/1s
ccm
【0071】この様に、本実施形態によれば、良好な条
件により配線プラグ形成用のトレンチを高速且つ垂直に
エッチングにより行なうことができ、良好な配線プラグ
の形成が可能となる。
【0072】第4実施形態 第4実施形態は、本発明をダマシン配線に適用した例で
ある。先ず、図7(a)に示すように、図示しないn型
シリコン半導体基板上に、層間絶縁膜404を、例え
ば、TEOSを用いた減圧CVD法により、膜厚800
nmで形成する。ついで、全面にフォトレジスト膜40
5を成膜した後、トレンチ加工用の所定のパターニング
を行なう。この場合にトレンチパターン406は、例え
ば、幅0.2μm、長さはアルミニウム配線長と同じと
することができる。
【0073】次に以下の条件でエッチングを行い、図7
(b)に示すトレンチを形成する。 (層間絶縁膜のエッチング条件) エッチング装置:マグネトロン型RIE装置 エッチングガス:C4 8 /CO/Ar/O2 =8/5
0/300/7sccm 圧力:5.3Pa RF Power:1700W 電極間隔:27mm 電極温度:上部/側壁/下部=60/60/20℃ ウェハ裏面圧力(センター/エッジ)=9.3/53.
3hPa
【0074】このエッチングによって形成したトレンチ
の側壁傾斜角度θは、88°、トレンチの深さは約40
0nmであった。
【0075】その後、図7(c)に示すように、配線材
料の銅408を500nmで成膜し、リフロー処理を施
した後、アルミニウムCMPによってアルミニウムを研
磨する。
【0076】この様に、本実施形態によれば、良好な条
件によりダマシン配線用のトレンチを高速且つ垂直にエ
ッチングにより行なうことができ、良好なダマシン配線
を形成することができる。
【0077】第5実施形態 第5の実施形態は、第4実施形態と同様、本発明をダマ
シン配線の形成に適用した例である。先ず、図8(a)
に示すように、n型シリコン半導体基板に、酸化シリコ
ン512−窒化シリコン513−酸化シリコン514か
らなる積層膜(ONO膜)504を成膜する。続いて、
フォトレジスト膜505を全面に成膜して、トレンチ形
成用のパターニングを行う。該トレンチパターン506
は、幅0.2μm、長さ=アルミニウム配線の配線長と
同じとする。
【0078】上記各層の構造及び形成方法は、例えば、
以下のようである。 (上記各層の構造及び形成方法) 第1の酸化シリコン膜の成膜:膜厚600nm,TEO
Sを用いる減圧CVD法 窒化シリコン膜の成膜:膜厚50nm、減圧VD法 第2の酸化シリコン膜の成膜:膜厚500nm,TEO
Sを用いる減圧CVD法
【0079】次に、以下の条件でエッチングを行い、図
8(b)に示すトレンチを形成する。 (層間絶縁膜 のエッチング条件) エッチング装置:マグネトロン型RIE装置 エッチングガス:C4 8 /CO/Ar/O2 =8/5
0/300/5sccm 圧力:5.3Pa RF Power:1700W 電極間隔:27mm 電極温度:上部/側壁/下部=60/60/20℃ ウェハ裏面圧力(センター/エッジ)=9.3/53.
3hPa オーバーエッチ率:20%
【0080】このエッチングによって形成したトレンチ
の側壁傾斜角度ηは、88°、トレンチの深さfは、5
50nmであった。
【0081】その後、図8(c)に示すように、配線材
料の銅508を500nmで成膜し、リフロー処理を施
した後、アルミニウムCMPによってアルミニウムを研
磨することにより、ダマシン配線を形成することができ
る。
【0082】この様に、本実施形態によれば、良好な条
件によりダマシン配線用のトレンチを高速且つ垂直にエ
ッチングにより行なうことができ、良好なダマシン配線
の形成が可能となる。
【0083】以上、本発明を上記5つの実施形態により
説明をしたが、当然のことながら本発明は上記実施形態
に限定されるべきものではなく、プラズマ源や、装置構
成、配線構造、エッチングガスの混合割合、エッチング
温度、圧力等のエッチング条件は、本発明の主旨を逸脱
しない範囲で適宜選択することができる。
【0084】
【発明の効果】本発明は、半導体装置の導電層間の接続
孔、例えば、半導体基板の導電層と上層配線とを接続す
る接続孔、下層配線と上層配線とを接続する接続孔に使
用されるトレンチを絶縁膜に形成する方法、及び該トレ
ンチに導電性物質を埋め込んで形成する裏打ち配線、ダ
マシン配線等の埋め込み配線層の形成方法である。
【0085】本発明によれば、前記トレンチを高速且つ
垂直なエッチングにより形成することができる。従っ
て、本発明の製造方法により、接続孔をパターンどおり
に形成することができる。
【0086】従って、微細構造の配線層を有する信頼性
の高い半導体装置を歩留りよく、かつ効率よく製造する
ことが可能となる。
【図面の簡単な説明】
【図1】図1は、第1実施形態の製造工程の主要工程断
面図である。(a)は、レジスト膜を成膜し、所定のパ
ターニングを行った図であり、(b)は、本発明のトレ
ンチ形成方法によりトレンチを形成した図である。
【図2】図2は、第1実施形態の製造工程の主要工程断
面図である。(c)は、埋め込み配線を形成した図であ
る。
【図3】図3は、第2実施形態の製造工程の主要工程断
面図である。(a)は、層間絶縁膜を全面に成膜した図
であり、(b)は、レジスト膜を成膜し、所定のパター
ニングを行った図である。
【図4】図4は、第2実施形態の製造工程の主要工程断
面図である。(c)は、本発明のトレンチ形成方法によ
りトレンチを形成した図であり、(d)は、埋め込み配
線を形成した図である。
【図5】図5は、第3実施形態の製造工程の主要工程断
面図である。(a)は、レジスト膜を成膜し、所定のパ
ターニングを行った図であり、(b)は、本発明のトレ
ンチ形成方法によりトレンチを形成した図である。
【図6】図6は、第3実施形態の製造工程の主要工程断
面図である。(c)は、埋め込み配線を形成した図であ
る。
【図7】図7は、第4実施形態の製造工程の主要工程断
面図である。(a)は、レジスト膜を成膜し、所定のパ
ターニングを行った図であり、(b)は、本発明のトレ
ンチ形成方法によりトレンチを形成した図であり、
(c)は、埋め込み配線を形成した図である。
【図8】図8は、第5実施形態の製造工程の主要工程断
面図である。(a)は、レジスト膜を成膜し、所定のパ
ターニングを行った図であり、(b)は、本発明のトレ
ンチ形成方法によりトレンチを形成した図であり、
(c)は、埋め込み配線を形成した図である。
【図9】図9は、従来法による埋め込み配線の形成にお
ける主要工程断面図である。(a)は、レジスト膜を成
膜し、所定のパターニングを行った図であり、(b)
は、本発明のトレンチ形成方法によりトレンチを形成し
た図である。
【図10】図10は、従来法による埋め込み配線の形成
における主要工程断面図である。(c)は、埋め込み配
線を形成した図である。
【図11】図11は、C4 8 の流量変化と、エッチン
グレート及びテーパー角との関係を示す図である。
【図12】図12は、COとArガスの混合割合の変化
と、エッチングレート及びマイクロローィング効果との
関係を示す図である。
【図13】図13は、O2 ガスの流量変化と、エッチン
グレート及び酸化シリコン膜と窒化シリコン膜とのエッ
チングにおける選択比との関係を示す図である。
【図14】図14は、本発明の実施に使用することので
きるマグネトロン型RIE装置の概略図である。
【符号の説明】
1…ウェハ、2…フォーカスリング、3…インシュレー
タリング(石英)、4…磁石、5…デポシールド、6…
バッフル板、7…下部電極、8…上部電極、9…プロセ
スガス、10…リフター機構、11…下部電極冷却用冷
媒配管、12…ウェハ裏面冷却ガス(エッジ)、13…
ウェハ裏面冷却ガス(センター)、14…圧力計、10
1,201,301,601…シリコン半導体基板、1
02,202,302,602…素子分離膜、103,
203,303,603…不純物拡散領域、104,2
04,304,404,504,604…層間絶縁膜、
105,205,305,405,505,605…フ
ォトレジスト膜、106,206,306,406,5
06,606…トレンチパターン、107,207,3
07,607…密着メタル層、108,208,30
8,408,508,608…埋め込み用(配線用)金
属、209…エッチストッパー膜、210,309…絶
縁膜、211…ワード線、512,514…酸化シリコ
ン膜、513…窒化シリコン膜、α,β,γ,δ,ε,
θ,η,A,B…テーパー角、a,b,c,d,e,
g,h…基板の削れ量、f…トレンチの深さ

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】絶縁膜を挟んで積層される下層導電層と上
    層導電層とを接続するために前記絶縁膜に導電体を充填
    するためのトレンチをエッチングにより形成する工程を
    有するトレンチの形成方法において、 前記トレンチをエッチングにより形成する工程は、エッ
    チングガスとして、少なくともC4 8 またはC3 8
    と、CO、Ar及びO2 を使用し、C4 8 またはC3
    8 の流量が6〜10sccm、CO/Arの流量比が
    10〜20%、O2 の流量が5〜7sccmで、かつエ
    ッチングガスの総流量が350sccm〜400scc
    m以下でエッチングを行う工程である、 トレンチの形成方法。
  2. 【請求項2】前記トレンチは、半導体基板に形成された
    導電層と上層配線とを接続するために前記絶縁膜に導電
    体を充填するためのトレンチである、 請求項1記載のトレンチの形成方法。
  3. 【請求項3】前記トレンチは、下層配線と上層配線とを
    接続するために前記絶縁膜に導電体を充填するためのト
    レンチである、 請求項1記載のトレンチの形成方法。
  4. 【請求項4】前記トレンチは、ダマシン配線に使用され
    るトレンチである、 請求項1記載のトレンチの形成方法。
  5. 【請求項5】前記絶縁膜は、酸化シリコンからなる膜で
    ある、 請求項1記載のトレンチの形成方法。
  6. 【請求項6】前記絶縁膜は、窒化シリコンからなる膜で
    ある、 請求項1記載のトレンチの形成方法。
  7. 【請求項7】前記絶縁膜は、酸化シリコン、窒化シリコ
    ンおよび酸化シリコンの積層体からなる膜である、 請求項1記載のトレンチの形成方法。
  8. 【請求項8】前記トレンチをエッチングにより形成する
    工程は、マグネトロン方式の反応性イオンエッチング
    (RIE)装置により行う工程である、 請求項1記載のトレンチの形成方法。
  9. 【請求項9】半導体基板上もしくは半導体基板上に下層
    導電層を形成する工程と、 前記下層導電層上に絶縁膜を形成する工程と、 前記絶縁膜に、下層導電層と上層導電層とを接続するた
    めに導電体を充填するために、エッチングガスとして、
    少なくともC4 8 またはC3 8 と、CO,Ar及び
    2 を使用し、C4 8 またはC3 8 の流量が6〜1
    0sccm、CO/Arの流量比が10〜20%、O2
    の流量が5〜7sccmで、かつエッチングガスの総流
    量が350sccm〜400sccm以下でエッチング
    することによりトレンチを形成する工程と、 前記トレンチを埋め込むように導電性物質を成膜する工
    程を有する、 半導体装置の製造方法。
  10. 【請求項10】前記トレンチを形成する工程と前記トレ
    ンチを埋め込むように導電性物質を成膜する工程の間
    に、さらに前記トレンチの底部および側面に密着メタル
    層を形成する工程を有する、 請求項9記載の半導体装置の製造方法。
  11. 【請求項11】前記トレンチは、半導体基板に形成され
    た導電層と上層配線とを接続するために前記絶縁膜に導
    電体を充填するためのトレンチである、 請求項9記載の半導体装置の製造方法。
  12. 【請求項12】前記トレンチは、下層配線と上層配線と
    を接続するために前記絶縁膜に導電体を充填するための
    トレンチである、 請求項9記載の半導体装置の製造方法。
  13. 【請求項13】前記トレンチは、ダマシン配線に使用さ
    れるトレンチである、 請求項9記載の半導体装置の製造方法。
  14. 【請求項14】前記絶縁膜は、酸化シリコンからなる膜
    である、 請求項9記載のトレンチの形成方法。
  15. 【請求項15】前記絶縁膜は、窒化シリコンからなる膜
    である、 請求項9記載のトレンチの形成方法。
  16. 【請求項16】前記絶縁膜は、酸化シリコン、窒化シリ
    コンおよび酸化シリコンの積層体からなる膜である、請
    求項9記載のトレンチの形成方法。
  17. 【請求項17】前記密着メタル層は、窒化シリコンから
    なる層である、 請求項10記載のトレンチの形成方法。
JP9184598A 1998-04-03 1998-04-03 トレンチの形成方法およびそれを用いる半導体装置の製造方法 Pending JPH11288923A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9184598A JPH11288923A (ja) 1998-04-03 1998-04-03 トレンチの形成方法およびそれを用いる半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9184598A JPH11288923A (ja) 1998-04-03 1998-04-03 トレンチの形成方法およびそれを用いる半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11288923A true JPH11288923A (ja) 1999-10-19

Family

ID=14037921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9184598A Pending JPH11288923A (ja) 1998-04-03 1998-04-03 トレンチの形成方法およびそれを用いる半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11288923A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001037325A3 (en) * 1999-11-18 2002-01-24 Infineon Technologies Corp A method of forming wires on an integrated circuit chip
JP2003007679A (ja) * 2001-06-22 2003-01-10 Tokyo Electron Ltd ドライエッチング方法
DE10305602A1 (de) * 2002-11-11 2004-06-03 Samsung Electronics Co., Ltd., Suwon Verfahren und Vorrichtung zum Erzeugen eines Gasplasmas, Gaszusammensetzung zum Erzeugen von Plasma und Verfahren zum Erzeugen einer Halbleitervorrichtung, das dieses verwendet
JP2007027690A (ja) * 2005-07-14 2007-02-01 Hynix Semiconductor Inc フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法
CN110571150A (zh) * 2019-09-12 2019-12-13 长江存储科技有限责任公司 高深宽比开口的刻蚀方法及半导体器件

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001037325A3 (en) * 1999-11-18 2002-01-24 Infineon Technologies Corp A method of forming wires on an integrated circuit chip
JP2003007679A (ja) * 2001-06-22 2003-01-10 Tokyo Electron Ltd ドライエッチング方法
DE10305602A1 (de) * 2002-11-11 2004-06-03 Samsung Electronics Co., Ltd., Suwon Verfahren und Vorrichtung zum Erzeugen eines Gasplasmas, Gaszusammensetzung zum Erzeugen von Plasma und Verfahren zum Erzeugen einer Halbleitervorrichtung, das dieses verwendet
DE10305602B4 (de) * 2002-11-11 2005-05-04 Samsung Electronics Co., Ltd., Suwon Verfahren und Vorrichtung zum Erzeugen eines Gasplasmas und Verfahren zur Herstellung einer Halbleitervorrichtung
US7578944B2 (en) 2002-11-11 2009-08-25 Samsung Electronics Co., Ltd. Apparatus for generating gas plasma, gas composition for generating plasma and method for manufacturing semiconductor device using the same
US8083892B2 (en) 2002-11-11 2011-12-27 Samsung Electronics Co., Ltd. Apparatus for generating gas plasma, gas composition for generating plasma and method for manufacturing semiconductor device using the same
JP2007027690A (ja) * 2005-07-14 2007-02-01 Hynix Semiconductor Inc フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法
CN110571150A (zh) * 2019-09-12 2019-12-13 长江存储科技有限责任公司 高深宽比开口的刻蚀方法及半导体器件
CN110571150B (zh) * 2019-09-12 2022-09-02 长江存储科技有限责任公司 高深宽比开口的刻蚀方法及半导体器件

Similar Documents

Publication Publication Date Title
US5833817A (en) Method for improving conformity and contact bottom coverage of sputtered titanium nitride barrier layers
US6022802A (en) Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines
JP4094073B2 (ja) 半導体装置を製作する方法
US5356835A (en) Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
US6294476B1 (en) Plasma surface treatment method for forming patterned TEOS based silicon oxide layer with reliable via and interconnection formed therethrough
US6309977B1 (en) Method for the etchback of a conductive material
EP0076105B1 (en) Method of producing a bipolar transistor
JPH0529254A (ja) 配線形成方法
US6888252B2 (en) Method of forming a conductive contact
US6573181B1 (en) Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step
JP2002543610A (ja) SiCの除去法
US4708767A (en) Method for providing a semiconductor device with planarized contacts
JPH08274043A (ja) 半導体装置の製造方法
US20030003721A1 (en) Thin titanium nitride layers used in conjunction with tungsten
JP3048567B1 (ja) 半導体装置の製造方法
US6136691A (en) In situ plasma clean for tungsten etching back
JP2000150641A (ja) 半導体装置の製造方法
US6221760B1 (en) Semiconductor device having a silicide structure
US7274049B2 (en) Semiconductor assemblies
EP0257948A2 (en) Conductive via plug for CMOS devices
JPH11288923A (ja) トレンチの形成方法およびそれを用いる半導体装置の製造方法
US6291346B1 (en) Titanium silicide layer formation method
JPH1041389A (ja) 半導体装置の製造方法
JPH09172017A (ja) 半導体装置の製造方法
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena