JPH09232578A

JPH09232578A - 薄膜トランジスタおよびその製造方法

Info

Publication number: JPH09232578A
Application number: JP3102896A
Authority: JP
Inventors: Motonari Sai; 基成蔡
Original assignee: FURONTETSUKU KK; Frontec Inc
Current assignee: FURONTETSUKU KK; Frontec Inc
Priority date: 1996-02-19
Filing date: 1996-02-19
Publication date: 1997-09-05
Anticipated expiration: 2016-02-19
Also published as: JP3647123B2

Abstract

(57)【要約】【課題】本発明は、薄膜トランジスタとしてのオフ時
のリーク電流を少なくすることができて信頼性を向上で
きるとともに、リーク電流の少ない薄膜トランジスタを
製造時の条件を従来と大きく変えることなく容易に製造
できる方法を提供することを目的とする。【解決手段】本発明は、左右の半導体部２６、２７に
挟まれたチャネル部１０を有する半導体層２１が基板２
０に形成され、チャネル部上に絶縁部２２を介してゲー
ト電極２３が形成され、前記左右の半導体部２６、２７
に前記絶縁部２２を左右から挟むようにシリサイド層２
８、２９が形成され、前記半導体部２６、２７に前記シ
リサイド層２８、２９の端部よりも絶縁部２２側に延出
する延出部２６ａ、２７ａが形成され、シリサイド層２
８、２９が半導体部２６、２７の延出部２６ａ、２７ａ
を介してチャネル部１０に隣接されてなるものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はシリサイド層と半導
体層のチャネル部との間にｎ⁺層などからなる延出部を
介在させることで薄膜トランジスタのオフ抵抗を減少さ
せる技術に関する。

【０００２】

【従来の技術】図６は、従来の薄膜トランジスタの一構
成例を示すもので、この例の薄膜トランジスタＡは、基
板１上に左右のｎ⁺層となる半導体部２、３に挟まれた
状態で半導体基部４が設けられ、この半導体基部４の上
に、断面山形の絶縁部５を介してゲート電極６が設けら
れた構造とされている。また、この例の構造においてゲ
ート電極６は絶縁部５の上部の幅よりも大きな幅とされ
て絶縁部５の上端部から側方にはみ出した形状とされて
いる。即ち、絶縁部５の上部はゲート電極６よりも幅狭
に絞り込まれた形状にされている。このような構造とな
る理由は、図６に示す構造の薄膜トランジスタＡを製造
する場合、半導体基部４とその両側の半導体部２、３に
対応する大きさのアイランド状の半導体膜を基板１上に
形成し、これを覆う絶縁層とゲート電極層を積層し、こ
のゲート電極層上にフォトレジストを設けてからこのフ
ォトレジストをマスクとするフォトリソグラフィ工程を
施して選択的エッチングを行い、不要なゲート電極層の
一部を除去してゲート電極６を形成し、不要な絶縁層の
一部を除去して図６に示す絶縁部５を形成する関係か
ら、絶縁層をその厚さ方向にエッチングしている間にゲ
ート電極６の下部側の絶縁層の側部側も同時にエッチン
グが進行するために、ゲート電極６の側部よりも内側ま
で絶縁層のエッチングが進行されることに起因してい
る。

【０００３】また、この例の構造の薄膜トランジスタＡ
にあっては、半導体部２、３と半導体基部４との境界部
分の位置は、絶縁部５の底部周縁近傍にされている。こ
れは、半導体部２、３を形成する場合、半導体層を基板
に形成し、ゲート電極６と絶縁部５をエッチングにより
形成した後で、ゲート電極６と絶縁部５をマスクとして
イオンドーピングを行い、半導体層の両側部分にイオン
打ち込みを行って打ち込み部分をｎ⁺層として半導体部
２、３を形成することによっている。

【０００４】

【発明が解決しようとする課題】図６に示す構造の薄膜
トランジスタにあっては、半導体部２、３上に成膜処理
と熱拡散処理を行って一方の半導体部２上にシリサイド
層８を他方の半導体部３上にシリサイド層９を形成し、
シリサイド層８にソース電極をシリサイド層９にドレイ
ン電極を接続して設け、ゲート電極６が発生させる電界
の作用により利得を得る構成のトランジスタとして使用
される。このようなトランジスタとしての作用は、ゲー
ト電極６への通電により半導体層４の絶縁部５側に図７
に示すようなチャネル部１０を生成させ、チャネル部１
０を介してキャリア（半導体部２、３がｎ⁺層の場合に
電子、ｐ⁺層の場合に正孔）が移動できるように構成
し、ゲート電極６の電圧によりソースドレイン電極間に
流れる電流を制御することで得られるようになってい
る。

【０００５】このようにチャネル部１０においてキャリ
アの移動がなされる場合、図７に示す従来構造である
と、シリサイド層９とチャネル部１０が極めて近接さ
れ、シリサイド層９とチャネル部１０との間に絶縁部５
の周縁部分の薄い部分と半導体部３の端縁部分が存在し
ているので、この部分を介して正孔の移動がなされてリ
ーク電流が流れ、結果的にトランジスタとしてのオフ時
のリーク電流が生じ易い問題があった。

【０００６】本発明は前記事情に鑑みてなされたもので
あり、薄膜トランジスタとしてのオフ時のリーク電流を
少なくすることができて信頼性を向上できるとともに、
リーク電流の少ない薄膜トランジスタを製造時の条件を
従来と大きく変えることなく容易に製造できる方法を提
供することを目的とする。

【０００７】

【課題を解決するための手段】請求項１記載の発明は前
記課題を解決するために、左右の半導体部に挟まれたチ
ャネル部を有する半導体層を基板に形成し、チャネル部
の上に絶縁部を介してゲート電極を形成し、前記左右の
半導体部に前記絶縁部を左右から挟むようにシリサイド
層を形成し、前記半導体部に前記シリサイド層の端部よ
りも絶縁部側に延出する延出部を形成し、シリサイド層
を半導体部の延出部を介してチャネル部に隣接してなる
ものである。請求項２記載の発明は前記課題を解決する
ために、絶縁部を断面山形に形成し絶縁部の裾部の下方
に延出部を位置させてなるものである。請求項３記載の
発明は前記課題を解決するために、左右の半導体部に挟
まれたチャネル部を有する半導体層を基板に形成し、チ
ャネル部の上に絶縁部を介してゲート電極を形成し、前
記左右の半導体部に前記絶縁部を左右から挟むようにシ
リサイド層を形成し、前記半導体部に前記シリサイド層
の端部よりも絶縁部側に延出する延出部を形成し、シリ
サイド層を半導体部の延出部を介してチャネル部に隣接
するとともに、一方のシリサイド層にソース電極を、他
方のシリサイド層にドレイン電極を介して画素電極を接
続してなるものである。請求項４記載の発明は前記課題
を解決するために、絶縁部を断面山形に形成し絶縁部の
裾部の下方に延出部を位置させてなるものである。

【０００８】請求項５記載の発明は前記課題を解決する
ために、基板上にアイランド状の半導体膜とそれを覆う
絶縁層とゲート電極層を積層し、半導体膜上のゲート電
極層上にフォトレジストを形成してこれをマスクとして
ゲート電極層と絶縁層の一部をエッチングにより除去す
るフォトリソグラフィ工程を施し、前記ゲート電極層の
一部からなるゲート電極を形成するとともに、フォトリ
ソグラフィ工程によって前記半導体膜上に絶縁層の一部
からなり、半導体膜よりも幅の小さい絶縁部を形成し、
次いで前記ゲート電極の側部をサイドエッチングしてゲ
ート電極の側部と絶縁部の側部をほぼ面一に加工し、こ
の加工後にゲート電極と絶縁部をマスクとして半導体層
にイオンドーピングを行って絶縁部の両側の半導体膜に
絶縁部の下側に延出する延出部を有する半導体部を形成
するものである。請求項６記載の発明は前記課題を解決
するために、絶縁層の一部をエッチングにより除去する
ことによって断面山形の絶縁部を形成し、イオンドーピ
ングの際にこの絶縁部の裾部を介して半導体層にイオン
を打ち込み、絶縁部の裾部の下方に半導体部の延出部を
形成するものである。

【０００９】

【発明の実施の形態】以下、図面を参照して本発明の実
施例について説明する。図１（Ａ）〜（Ｃ）は本発明方
法に係る薄膜トランジスタを製造する工程を説明するた
めのものであり、本発明方法を実施することで図１
（Ｄ）に示す本発明に係る構造の薄膜トランジスタを製
造することができる。図１（Ｄ）に示す例の薄膜トラン
ジスタＴは、絶縁材料からなる基板２０上に、ａ-Ｓｉ
などの半導体層２１と、その中央部上面に形成された断
面山形の絶縁部２２と、この絶縁部２２上に積層された
ゲート電極２３を主体として構成されている。前記半導
体層２１は、中央の半導体基部２５とその左右両側に形
成された半導体部（ｎ⁺層）２６、２７を主体として構
成されている。また、半導体部２６の上面には、シリサ
イド層２８が半導体部２７の上面にはシリサイド層２９
がそれぞれ形成されている。前記断面山形の絶縁部２２
の一方（図面左側）の裾部３０は、半導体基部２５と半
導体部２６の境界部分より外側に、他方（図面右側）の
裾部３１は、半導体基部２５と半導体部２７との境界部
分より外側にそれぞれ位置され、裾部３０の下方側には
半導体部２６の延出部２６ａが裾部３１の下方側には半
導体部２７の延出部２７ａがそれぞれ形成されている。
前記延出部２６ａ、２７ａの延出幅ａ（図２参照）は、
ぞれぞれ数百〜数千Å程度の大きさにされている。次
に、前記ゲート電極２３の幅は断面山形の絶縁部２２の
上部の幅とほぼ等しくされ、ゲート電極２３の側面と絶
縁部２２の側面はほぼ面一になるように連続されてい
る。前記構成において基板２０はガラス基板等の絶縁性
の材料からなり、半導体層２１はａ-Ｓｉにイオンをド
ーピングしてなるｎ⁺層からなり、絶縁部２２はＳｉＮ_x
などからなる絶縁層からなり、シリサイド層２８、２９
は、Ｍｏ、Ｔａ、Ｗなどのシリサイド形成用元素の層か
らなる。また、この種の薄膜トランジスタにおいて、通
常、ゲート電極２３の厚さは１０００Å程度、半導体部
２６、２７の厚さは５００Å程度、絶縁部２２の厚さは
１５００Å程度、シリサイド層２８、２９の厚さは２０
０Å程度に形成される。

【００１０】前記構造の薄膜トランジスタＴを製造する
には、図１（Ａ）に示すように基板２０上にアイランド
状のａ-Ｓｉなどからなる半導体膜４０を形成し、これ
を覆うように絶縁層４１とゲート電極層４２を形成す
る。次にゲート電極層４２上に所定のパターンに沿って
フォトレジスト４４を被せてからエッチングを行い不要
部分を削除してパターニングするフォトレジスト工程を
施してゲート電極層４２からゲート電極基部４５を形成
し、続いて絶縁層４１を同様にパターニングするフォト
レジスト工程を施して図１（Ｂ）に示す絶縁部２２を形
成する。ここで絶縁層４１をゲート電極基部４５とフォ
トレジスト４４をマスクとしてエッチングする際に、絶
縁層４１を厚さ方向にエッチングするとエッチング液は
ゲート電極基部４５の周縁部下方の絶縁層４１もそのサ
イド方向（面方向）にエッチングするので図１（Ｂ）に
示すように断面山形の絶縁部２２が形成される。次に更
にサイドエッチング処理により、ゲート電極基部４５の
側部のみをエッチングしてゲート電極基部４５の周縁部
分を除去すると図１（Ｃ）に示すように絶縁部２２と側
部がほぼ面一にされたゲート電極２３を得ることができ
る。なお、このエッチング処理を行うには、絶縁部を１
０００〜５０００Å間でエッチングされるようにＨＦ系
のウエットエッチングを用いて行うことができる。サイ
ドエッチングを行ったならば、更にエッチングによりフ
ォトレジスト４４を除去する。

【００１１】次に、ゲート電極２３と絶縁部２２をマス
クとするイオンドーピング処理により（Ｐ，Ｂ，Ａｓ）
などのイオンをイオンガンにより図１（Ｃ）に示すよう
に上から照射して注入し、半導体膜４０の両端側に半導
体部２６、２７を図１（Ｃ）に示すように形成する。こ
こでは前記イオンは、絶縁部２２に覆われていないａ-
Ｓｉからなる半導体膜４０の両側部分に対して十分に注
入される結果、半導体膜４０の両端部分はほとんどｎ⁺
層となり、半導体部２６、２７が形成される。これに対
して絶縁部２２で覆われた半導体膜中央部にはイオンの
注入はなされないが、絶縁部２２の周縁の裾部３０、３
１は薄く、その真上にゲート電極２３も位置していない
ので、イオンガンからのイオンがこの絶縁部２２の裾部
３０、３１を透過して半導体膜４０に注入される結果、
絶縁部２２の裾部３０、３１の下方にも半導体部が形成
されてこの部分にｎ⁺層からなる延出部２６ａ、２７ａ
が形成される。

【００１２】図５は、イオンガンによりａ-Ｓｉ層とＳ
ｉＮ_x層に対してＰのイオンドーピング処理を行う場合
に、イオンガンの電圧とドーピング深さの関係を示した
ものである。この図の結果から明らかなように、同じ電
圧値においては絶縁層を構成するＳｉＮ_x層よりも半導
体層を構成するａ-Ｓｉ層の方がドーピング深さが大き
くなっている。換言すると、Ｐイオンのドーピングをａ
-Ｓｉの半導体膜とＳｉＮ_xの絶縁層に対して行うと、半
導体層の方により深くまでイオン注入ができるが、いず
れの場合もイオンガンの電圧調整により２００〜９００
Å程度の深さまでは容易にイオン注入ができることを意
味し、前記絶縁部２２の裾部３０、３１のような薄い部
分を介してその下側の半導体膜４０にイオン注入できる
ことが理解できる。なお、通常、絶縁部２２の厚さは１
５００Å程度であるので、裾部３０、３１の厚さは２０
０〜３００Å程度となり、イオンが十分に透過できる厚
さである。

【００１３】次に、前記半導体部２６、２７の上面にＭ
ｏ、Ｔａ、Ｗなどの元素の薄膜を形成し、熱処理を行っ
て薄膜の元素と半導体部２６、２７の元素どうしを相互
拡散させ、必要に応じて薄膜の上部をエッチング等によ
り除去することで半導体部２６、２７の上面にシリサイ
ド層２８、２９を形成することができる。なお、この工
程においてエッチング処理を特に施さずに前記元素の薄
膜を残しておいても良い。この結果、図１（Ｄ）に示す
構成の薄膜トランジスタＴを得ることができる。

【００１４】以上説明した方法にあっては、図６と図７
を基に先に説明した従来の製造工程をそのまま利用する
ことができ、従来工程に、ゲート電極基部４５の側部を
サイドエッチングする工程を付加することで実現できる
ので、極めて簡単に実現することができる。更に、他の
特別な膜を付加することもないので、工程が複雑になる
こともない。また、得られた薄膜トランジスタＴにあっ
ては、図２に拡大して示すように、シリサイド層２９と
半導体基部２５との間にｎ⁺層からなる延出部２７ａが
形成されているので、この部分が正孔をブロックする領
域となり、電子がシリサイド層２９から延出部２７ａを
通過してチャネル部１０に容易に移動することができ、
正孔の存在による電子の流れに影響が出にくいで、これ
によりリーク電流を阻止して薄膜トランジスタのオフ電
流（Ｉ_OFF）を少なくし、信頼性を向上できる。

【００１５】図３は図１（Ｄ）に示す構造の薄膜トラン
ジスタにソース電極およびドレイン電極を設けた一構造
例を示す。この例の構造にあっては、シリサイド層２８
にソース電極５０を接続して設けシリサイド層２９にド
レイン電極５１を接続して設け、それらの上に保護用の
パッシベーション膜５２を設けた構成である。パッシベ
ーション膜５２のソース電極５０上には端子接続用のコ
ンタクトホール５３がドレイン電極５１上にはコンタク
トホール５４がそれぞれ設けられて構成されている。

【００１６】図４は図１（Ｄ）に示す構造の薄膜トラン
ジスタを液晶表示装置用の薄膜トランジスタアレイ基板
に適用した一例を示すもので、この例の薄膜トランジス
タアレイ基板にあっては、基板２０上にシリサイド層２
８に接続させて２層構造のソース電極６０を設け、基板
２０上にシリサイド層２９に接続させて液晶駆動用の画
素電極６１をその上にドレイン電極６２をそれぞれ設
け、それらを覆ってパッシベーション膜６３を設けた構
成である。パッシベーション膜６３のソース電極６０上
には端子接続用のコンタクトホール６４が設けられてい
る。また、この構造の薄膜トランジスタアレイ基板にあ
っては、この基板に対向する基板を設け、両基板間に液
晶を封入して液晶表示装置が構成されるので、パッシベ
ーション膜６３の上方には液晶が設けられることにな
る。この構成の薄膜トランジスタアレイ基板にあって
は、ゲート電極２３に付加した電圧によりソースドレイ
ン間の電流の流れを制御することでスイッチングを行
い、画素電極６１により液晶分子に電界を印加するか否
かを切り替え、表示と非表示を切り替えて表示用に使用
することができる。この構成の場合、先に図１（Ｄ）に
記載した構造と同様に、薄膜トランジスタのオフ時のリ
ーク電流を少なくできるので、Ｉ_OFFの上昇を抑えるこ
とができ、これにより液晶駆動時の信頼性を向上でき
る。

【００１７】

【発明の効果】以上説明したように本発明によれば、シ
リサイド層を有する半導体部に挟まれてチャネル部を有
する半導体層上に絶縁部を介してゲート電極が設けられ
た構造において、半導体部にシリサイド層の絶縁部側よ
りも延出して絶縁部の下側に伸びる延出部を設け、シリ
サイド層とチャネル部との間に延出部を介在させた構成
としたので、シリサイド層からチャネル部側に電子の移
動がなされる場合に延出部が正孔のブロッキング領域と
して有効に作用し電子の流れを円滑にするので、オフ時
のリーク電流を減少させることができ、信頼性の高い薄
膜トランジスタを提供できる。また、この構成の薄膜ト
ランジスタは液晶駆動用の薄膜トランジスタにも適用で
きる。また、絶縁部を断面山形に形成することで、イオ
ンドーピングにより半導体層にイオンを注入してｎ⁺層
などからなる半導体部を形成する場合、絶縁部の裾部を
介して半導体層にイオンを注入することができるように
なり、半導体部の周縁部下方に確実に半導体部の延出部
が形成される。

【００１８】次に、基板上に半導体膜と絶縁層とゲート
電極を積層し、ゲート電極層と絶縁層と半導体層をフォ
トリソグラフィ工程で加工して半導体膜上にゲート電極
と絶縁部を形成し、ゲート電極をサイドエッチングして
半導体部とゲート電極の側面を揃え、それからイオンド
ーピングにより半導体膜の両端側を半導体部とすること
で、絶縁部の下側まで延出する延出部を備えた半導体部
を形成することができる。この製造方法によれば、チャ
ネル部側に延出部を介在させた構成の薄膜トランジスタ
を得ることができるので、半導体部からチャネル部側に
電子の移動がなされる場合に延出部が正孔のブロッキン
グ領域として有効に作用し電子の流れを円滑にするの
で、オフ時のリーク電流を減少させることができ、信頼
性の高い薄膜トランジスタを得ることができる。また、
フォトリソグラフィ工程とイオンドーピングを行って製
造する従来の薄膜トランジスタの製造方法に、ゲート電
極のサイドエッチング処理を付加するのみで本発明方法
を実施でき、特別な装置の追加や成膜工程を付加するこ
となく、従来工程の一部を変更するのみで実施できるの
で、実施も容易にできる効果がある。また、絶縁部を断
面山形に形成することで、イオンドーピングにより半導
体層にイオンを注入してｎ⁺層などからなる半導体部を
形成する場合、絶縁部の裾部を介して半導体層にイオン
を注入することができ、半導体部の周縁部下方に確実に
半導体部の延出部を形成することができる。

【図面の簡単な説明】

【図１】図１は本発明方法の一例を示すもので、図１
（Ａ）は基板上に半導体膜と絶縁層とゲート電極層を形
成した状態を示す断面図、図１（Ｂ）は絶縁層とゲート
電極層をエッチングした状態を示す断面図、図１（Ｃ）
はイオンドーピングを行っている状態を示す断面図、図
１（Ｄ）は得られた薄膜トランジスタを示す断面図であ
る。

【図２】図１（Ｄ）に示す薄膜トランジスタの要部拡大
断面図である。

【図３】図１（Ｄ）に示す薄膜トランジスタの応用例を
示す断面図である。

【図４】図１（Ｄ）に示す薄膜トランジスタを液晶表示
装置用基板に適用した一例を示す断面図である。

【図５】ａ-Ｓｉ層とＳｉＮ_x層に対するＰイオンのドー
ピング深さとイオンガンの電圧の関係を示す図である。

【図６】従来の薄膜トランジスタの一例を示す断面図で
ある。

【図７】図７に示す薄膜トランジスタの要部拡大断面図
である。

【符号の説明】

Ｔ薄膜トランジスタ２０基板２１半導体層２２絶縁部２３ゲート電極２５半導体基部２６、２７半導体部２６ａ、２７ａ延出部２８、２９シリサイド層３０、３１裾部

Claims

【特許請求の範囲】

【請求項１】左右の半導体部に挟まれたチャネル部を
有する半導体層が基板に形成され、チャネル部上に絶縁
部を介してゲート電極が形成され、前記左右の半導体部
に前記絶縁部を左右から挟むようにシリサイド層が形成
され、前記半導体部に前記シリサイド層の端部よりも絶
縁部側に延出する延出部が形成され、シリサイド層が半
導体部の延出部を介してチャネル部に隣接されてなるこ
とを特徴とする薄膜トランジスタ。
【請求項２】絶縁部が断面山形に形成され、絶縁部の
裾部の下方に延出部が位置されてなることを特徴とする
請求項１記載の薄膜トランジスタ。
【請求項３】左右の半導体部に挟まれたチャネル部を
有する半導体層が基板に形成され、チャネル部の上に絶
縁部を介してゲート電極が形成され、前記左右の半導体
部に前記絶縁部を左右から挟むようにシリサイド層が形
成され、前記半導体部に前記シリサイド層の端部よりも
絶縁部側に延出する延出部が形成され、シリサイド層が
半導体部の延出部を介してチャネル部に隣接されるとと
もに、一方のシリサイド層にソース電極が、他方のシリ
サイド層にドレイン電極を介して画素電極が接続されて
なることを特徴とする液晶表示装置用薄膜トランジス
タ。
【請求項４】絶縁部が断面山形に形成され、絶縁部の
裾部の下方に延出部が位置されてなることを特徴とする
請求項２記載の液晶表示装置用薄膜トランジスタ。
【請求項５】基板上にアイランド状の半導体膜とそれ
を覆う絶縁層とゲート電極層を積層し、半導体膜上のゲ
ート電極層上にフォトレジストを形成してこれをマスク
としてゲート電極層と絶縁層の一部をエッチングにより
除去するフォトリソグラフィ工程を施し、前記ゲート電
極層の一部からなるゲート電極を形成するとともに、フ
ォトリソグラフィ工程によって前記半導体膜上に絶縁層
の一部からなり、半導体膜よりも幅の小さい絶縁部を形
成し、次いで前記ゲート電極の側部をサイドエッチング
してゲート電極の側部と絶縁部の側部をほぼ面一に加工
し、この加工後にゲート電極と絶縁部をマスクとして半
導体膜にイオンドーピングを行って絶縁部の両側の半導
体膜に絶縁部の下側まで延出する延出部を有する半導体
部を形成することを特徴とする薄膜トランジスタの製造
方法。
【請求項６】絶縁層の一部をエッチングにより除去す
ることによって断面山形の絶縁部を形成し、イオンドー
ピングの際にこの絶縁部の裾部を介して半導体層にイオ
ンを打ち込み、絶縁部の裾部の下方に半導体部の延出部
を形成することを特徴とする請求項５記載の薄膜トラン
ジスタの製造方法。