JPH09232667A - 化合物半導体装置とその製造方法 - Google Patents
化合物半導体装置とその製造方法Info
- Publication number
- JPH09232667A JPH09232667A JP8033980A JP3398096A JPH09232667A JP H09232667 A JPH09232667 A JP H09232667A JP 8033980 A JP8033980 A JP 8033980A JP 3398096 A JP3398096 A JP 3398096A JP H09232667 A JPH09232667 A JP H09232667A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- semiconductor
- compound semiconductor
- high resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】基板上に形成された積層半導体構造部を有する
化合物半導体装置において、その複数の電極の導出を同
一側から行うようにしたいわゆるプレーナ型構成とし
て、集積回路化、外部接続の簡易化をはかる。 【解決手段】化合物半導体基板１上に、複数の化合物半
導体層が積層形成された積層半導体構造部７を有してな
る化合物半導体装置において、その積層半導体構造部７
の表面側に位置しない、かつ電極導出を要する電極導出
半導体領域から上記表面側に高抵抗領域１２と電極コン
タクト用凹部１３とを有してなる電極導出部を設ける。
高抵抗領域１２は、積層半導体構造部７の表面側から選
択的に電極導出半導体領域に達し、この半導体領域の全
厚さを横切ることのない深さに形成され、電極コンタク
ト用凹部１３は、高抵抗領域１２の面積内において、電
極導出半導体領域に達し高抵抗領域１２の深さより大な
る深さを有し、底部に上記電極導出半導体領域を露出さ
せた構成とし、この電極コンタクト用凹部１３を通じて
電極導出半導体領域に対してコンタクトされる電極を積
層半導体構造部７の表面側から導出する構成とする。
化合物半導体装置において、その複数の電極の導出を同
一側から行うようにしたいわゆるプレーナ型構成とし
て、集積回路化、外部接続の簡易化をはかる。 【解決手段】化合物半導体基板１上に、複数の化合物半
導体層が積層形成された積層半導体構造部７を有してな
る化合物半導体装置において、その積層半導体構造部７
の表面側に位置しない、かつ電極導出を要する電極導出
半導体領域から上記表面側に高抵抗領域１２と電極コン
タクト用凹部１３とを有してなる電極導出部を設ける。
高抵抗領域１２は、積層半導体構造部７の表面側から選
択的に電極導出半導体領域に達し、この半導体領域の全
厚さを横切ることのない深さに形成され、電極コンタク
ト用凹部１３は、高抵抗領域１２の面積内において、電
極導出半導体領域に達し高抵抗領域１２の深さより大な
る深さを有し、底部に上記電極導出半導体領域を露出さ
せた構成とし、この電極コンタクト用凹部１３を通じて
電極導出半導体領域に対してコンタクトされる電極を積
層半導体構造部７の表面側から導出する構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、化合物半導体装
置、例えばＡｌＧａＡｓ系半導体レーザー等のＧａＡｓ
系の半導体発光装置に適用して好適な化合物半導体装置
とその製造方法に係わる。
置、例えばＡｌＧａＡｓ系半導体レーザー等のＧａＡｓ
系の半導体発光装置に適用して好適な化合物半導体装置
とその製造方法に係わる。
【０００２】
【従来の技術】通常の化合物半導体装置、例えばＡｌＧ
ａＡｓ系半導体レーザーは、その一例の概略断面図を図
６に示すように、例えばｎ型のＧａＡｓ半導体基板１上
に、複数の半導体層が積層形成された積層半導体構造部
７がエピタキシャル成長されてなる。この積層半導体構
造部７は、基板１上に直接的にもしくはバッファ層（図
示せず）を介して順次エピタキシャル成長されたｎ型の
第１のクラッド層２と、活性層３と、ｐ型の第２のクラ
ッド層４と、さらにこれの上に、中央に、図６において
紙面と直交する方向に延びるストライプ状の電流通路を
形成するに供する欠除部５ｓが形成されたｎ型の電流狭
窄層５がエピタキシャル成長され、さらにこれの上に欠
如部５ｓを通じて第２のクラッド層４に連接してｐ型の
キャップ層６がエピタキシャル成長されてなる。
ａＡｓ系半導体レーザーは、その一例の概略断面図を図
６に示すように、例えばｎ型のＧａＡｓ半導体基板１上
に、複数の半導体層が積層形成された積層半導体構造部
７がエピタキシャル成長されてなる。この積層半導体構
造部７は、基板１上に直接的にもしくはバッファ層（図
示せず）を介して順次エピタキシャル成長されたｎ型の
第１のクラッド層２と、活性層３と、ｐ型の第２のクラ
ッド層４と、さらにこれの上に、中央に、図６において
紙面と直交する方向に延びるストライプ状の電流通路を
形成するに供する欠除部５ｓが形成されたｎ型の電流狭
窄層５がエピタキシャル成長され、さらにこれの上に欠
如部５ｓを通じて第２のクラッド層４に連接してｐ型の
キャップ層６がエピタキシャル成長されてなる。
【０００３】そして、基板１の裏面に第１の電極、図示
の例ではｎ側電極がオーミックに被着され、積層半導体
構造部７のキャップ層６上には、絶縁層８が形成され、
この絶縁層８には電流狭搾層５のストライプ状の欠除部
５ｓに対向する部分に同様にストライプ状の窓８ｗが形
成され、この窓８ｗを通じてキャップ層６に第２の電極
３２、図示の例ではｐ側電極がオーミックにコンタクト
される。
の例ではｎ側電極がオーミックに被着され、積層半導体
構造部７のキャップ層６上には、絶縁層８が形成され、
この絶縁層８には電流狭搾層５のストライプ状の欠除部
５ｓに対向する部分に同様にストライプ状の窓８ｗが形
成され、この窓８ｗを通じてキャップ層６に第２の電極
３２、図示の例ではｐ側電極がオーミックにコンタクト
される。
【０００４】このように、積層半導体構造部を有する通
常の化合物半導体装置、例えばＡｌＧａＡｓ系半導体レ
ーザーにおいては、第１および第２のクラッド層２およ
び４に対する給電のための第１および第２の電極３１お
よび３２が形成されるが、これらは互いに異なる側の面
から導出される。
常の化合物半導体装置、例えばＡｌＧａＡｓ系半導体レ
ーザーにおいては、第１および第２のクラッド層２およ
び４に対する給電のための第１および第２の電極３１お
よび３２が形成されるが、これらは互いに異なる側の面
から導出される。
【０００５】したがって、このような構成による場合、
プレナー集積回路化を阻害し、また、この構成の例えば
半導体レーザーを、外部配線、回路等に接続する場合に
おいては、この半導体レーザーを有する半導体チップの
それぞれ表裏の電極に対して各接続を必要とし、その接
続作業が繁雑となるのみならず、この接続の自動化を阻
害する。
プレナー集積回路化を阻害し、また、この構成の例えば
半導体レーザーを、外部配線、回路等に接続する場合に
おいては、この半導体レーザーを有する半導体チップの
それぞれ表裏の電極に対して各接続を必要とし、その接
続作業が繁雑となるのみならず、この接続の自動化を阻
害する。
【０００６】
【発明が解決しようとする課題】本発明においては、上
述した化合物半導体レーザー等の、基板上に形成された
積層半導体構造部を有する化合物半導体装置において、
その複数の電極の導出を同一側から行うようにしたいわ
ゆるプレーナ型構成として、集積回路化、外部接続の簡
易化をはかる。
述した化合物半導体レーザー等の、基板上に形成された
積層半導体構造部を有する化合物半導体装置において、
その複数の電極の導出を同一側から行うようにしたいわ
ゆるプレーナ型構成として、集積回路化、外部接続の簡
易化をはかる。
【０００７】
【課題を解決するための手段】本発明による化合物半導
体装置は、化合物半導体基板上に、複数の化合物半導体
層が積層形成された積層半導体構造部を有してなる化合
物半導体装置において、その積層半導体構造部の表面側
に位置しない、かつ電極導出を要する電極導出半導体領
域から上記表面側に電極導出をなす電極導出部が設けら
れる。この電極導出部は、高抵抗領域と電極コンタクト
用凹部とを有してなる。高抵抗領域は、積層半導体構造
部の表面側から選択的に電極導出半導体領域に達し、こ
の半導体領域の全厚さを横切ることのない深さに形成さ
れる。電極コンタクト用凹部は、高抵抗領域の面積内に
おいて、電極導出半導体領域に達し高抵抗領域の深さよ
り大なる深さを有し、底部に電極導出半導体領域を露出
させて形成される。そして、この電極コンタクト用凹部
を通じて電極導出半導体領域に対してコンタクトされる
電極を積層半導体構造部の表面側から導出する構成とす
る。
体装置は、化合物半導体基板上に、複数の化合物半導体
層が積層形成された積層半導体構造部を有してなる化合
物半導体装置において、その積層半導体構造部の表面側
に位置しない、かつ電極導出を要する電極導出半導体領
域から上記表面側に電極導出をなす電極導出部が設けら
れる。この電極導出部は、高抵抗領域と電極コンタクト
用凹部とを有してなる。高抵抗領域は、積層半導体構造
部の表面側から選択的に電極導出半導体領域に達し、こ
の半導体領域の全厚さを横切ることのない深さに形成さ
れる。電極コンタクト用凹部は、高抵抗領域の面積内に
おいて、電極導出半導体領域に達し高抵抗領域の深さよ
り大なる深さを有し、底部に電極導出半導体領域を露出
させて形成される。そして、この電極コンタクト用凹部
を通じて電極導出半導体領域に対してコンタクトされる
電極を積層半導体構造部の表面側から導出する構成とす
る。
【０００８】また、本発明による化合物半導体装置の製
造方法は、化合物半導体基板上に、順次複数の化合物半
導体層をエピタキシャル成長して積層半導体構造部を形
成する工程と、この積層半導体構造部の表面から電極導
出を要する電極導出半導体領域に達し、該電極導出領域
の全厚さを横切ることのない深さに選択的に高抵抗領域
を形成するイオン注入工程と、選択的に高抵抗領域の面
積内に、上記電極導出半導体領域に達し上記高抵抗領域
の深さより大なる深さを有し、底部に上記電極導出半導
体領域を露出させる電極コンタクト用凹部を形成する選
択的エッチング工程と、この電極コンタクト用凹部を通
じて電極導出半導体領域に対して電極をコンタクトし
て、この電極を積層半導体構造部の表面側から導出させ
る電極形成工程とを経て目的とする化合物半導体装置を
得る。
造方法は、化合物半導体基板上に、順次複数の化合物半
導体層をエピタキシャル成長して積層半導体構造部を形
成する工程と、この積層半導体構造部の表面から電極導
出を要する電極導出半導体領域に達し、該電極導出領域
の全厚さを横切ることのない深さに選択的に高抵抗領域
を形成するイオン注入工程と、選択的に高抵抗領域の面
積内に、上記電極導出半導体領域に達し上記高抵抗領域
の深さより大なる深さを有し、底部に上記電極導出半導
体領域を露出させる電極コンタクト用凹部を形成する選
択的エッチング工程と、この電極コンタクト用凹部を通
じて電極導出半導体領域に対して電極をコンタクトし
て、この電極を積層半導体構造部の表面側から導出させ
る電極形成工程とを経て目的とする化合物半導体装置を
得る。
【０００９】上述の本発明によれば、表面側には位置し
ないすなわち例えば基板側もしくは内部に位置する電極
導出がなされるべき電極導出半導体領域に対し、この半
導体領域に達する深さに、表面側から電極コンタクト用
凹部を形成し、この電極コンタクト用凹部の内周面の電
極導出半導体領域を臨ませる部分以外には高抵抗領域が
形成されるようにしたことから、この電極コンタクト凹
部を通じて電極導出半導体領域に対してのみ表面側に電
極の導出を行うことができるものである。そして、この
ように、表面に位置しない電極導出半導体領域に対する
電極導出を、表面側に行うようにしたことから、この半
導体装置の集積回路化、各電極に対する外部配線、回路
等への接続の簡略化をはかることができる。
ないすなわち例えば基板側もしくは内部に位置する電極
導出がなされるべき電極導出半導体領域に対し、この半
導体領域に達する深さに、表面側から電極コンタクト用
凹部を形成し、この電極コンタクト用凹部の内周面の電
極導出半導体領域を臨ませる部分以外には高抵抗領域が
形成されるようにしたことから、この電極コンタクト凹
部を通じて電極導出半導体領域に対してのみ表面側に電
極の導出を行うことができるものである。そして、この
ように、表面に位置しない電極導出半導体領域に対する
電極導出を、表面側に行うようにしたことから、この半
導体装置の集積回路化、各電極に対する外部配線、回路
等への接続の簡略化をはかることができる。
【００１０】
【発明の実施の形態】本発明による化合物半導体装置お
よびその製造方法の実施形態を説明する。図１は、本発
明をＧａＡｓ系のIII-V 族化合物半導体レーザーに適用
した場合の一例の概略断面図を示す。
よびその製造方法の実施形態を説明する。図１は、本発
明をＧａＡｓ系のIII-V 族化合物半導体レーザーに適用
した場合の一例の概略断面図を示す。
【００１１】この例においては、基板１が、例えば半絶
縁性のＧａＡｓ単結晶基板よりなり、この基板１上に、
複数の半導体層が積層形成された積層半導体構造部７が
エピタキシャル成長されてなる。この積層半導体構造部
７は、基板１上に直接的にもしくはバッファ層（図示せ
ず）を介して順次エピタキシャル成長された第１導電
型、図示の例ではｎ型のＡｌX Ｇａ1-X Ａｓによる第１
のクラッド層２と、Ａｌ y Ｇａ1-y Ａｓによる活性層３
と、第２導電型、図示の例ではｐ型のＡｌX Ｇａ 1-X Ａ
ｓによる第２のクラッド層４（Ａｌの組成ｘおよびｙ
は、ｘ＞ｙ≧０）と、さらにこれの上に、中央に、図１
において紙面と直交する方向に延びるストライプ状の電
流通路を形成するに供する欠除部５ｓが形成されたｎ型
の電流狭窄層５がエピタキシャル成長され、さらにこれ
の上に欠如部５ｓを通じて第２のクラッド層４に連接し
てこれと同導電型のｐ型のＧａＡｓによるキャップ層６
がエピタキシャル成長されてなる。
縁性のＧａＡｓ単結晶基板よりなり、この基板１上に、
複数の半導体層が積層形成された積層半導体構造部７が
エピタキシャル成長されてなる。この積層半導体構造部
７は、基板１上に直接的にもしくはバッファ層（図示せ
ず）を介して順次エピタキシャル成長された第１導電
型、図示の例ではｎ型のＡｌX Ｇａ1-X Ａｓによる第１
のクラッド層２と、Ａｌ y Ｇａ1-y Ａｓによる活性層３
と、第２導電型、図示の例ではｐ型のＡｌX Ｇａ 1-X Ａ
ｓによる第２のクラッド層４（Ａｌの組成ｘおよびｙ
は、ｘ＞ｙ≧０）と、さらにこれの上に、中央に、図１
において紙面と直交する方向に延びるストライプ状の電
流通路を形成するに供する欠除部５ｓが形成されたｎ型
の電流狭窄層５がエピタキシャル成長され、さらにこれ
の上に欠如部５ｓを通じて第２のクラッド層４に連接し
てこれと同導電型のｐ型のＧａＡｓによるキャップ層６
がエピタキシャル成長されてなる。
【００１２】この構成による化合物半導体装置におい
て、表面側のキャップ層６にオーミックにコンタクトさ
せる第２の電極３２に関しては、図６で説明したと同様
に、積層半導体構造部７の表面に形成した絶縁層８に穿
設した第２の電極窓８ｗ1 を通じてオーミックコンタク
トさせる。
て、表面側のキャップ層６にオーミックにコンタクトさ
せる第２の電極３２に関しては、図６で説明したと同様
に、積層半導体構造部７の表面に形成した絶縁層８に穿
設した第２の電極窓８ｗ1 を通じてオーミックコンタク
トさせる。
【００１３】そして、積層半導体構造部７の表面に位置
する半導体層（この例ではキャップ層６）以外の内部に
位置する半導体層に対する電極導出、この例では第１の
クラッド層２からの電極導出をも、積層半導体構造部７
の表面側から行う電極導出部を形成する。
する半導体層（この例ではキャップ層６）以外の内部に
位置する半導体層に対する電極導出、この例では第１の
クラッド層２からの電極導出をも、積層半導体構造部７
の表面側から行う電極導出部を形成する。
【００１４】この電極導出部は、高抵抗領域１２と、電
極コンタクト用凹部１３とより構成される。
極コンタクト用凹部１３とより構成される。
【００１５】この電極導出部は、第２の電極３２の形成
部以外の位置に、積層半導体構造部７の表面側から、そ
の内側に位置する電極導出を要する電極導出半導体領
域、すなわちこの例では第１のクラッド層２に達し、こ
のクラッド層２の全厚さを横切ることのない深さを有
し、所定の幅ＷR を有する高抵抗領域１２を選択的に形
成する。そして、この高抵抗領域１２の面積、したがっ
てその幅ＷR 内に、この電極導出半導体領域のクラッド
層２に達し高抵抗領域１２の深さより大なる深さを有
し、底部に電極導出半導体領域の第１のクラッド層２を
露出させ、他部においては、その内周面に高抵抗領域１
２が存在して、第１のクラッド層２以外の例えばキャッ
プ層６、電極狭搾層５、第２のクラッド層４、活性層３
等の半導体層に関してはこれら層が露出することがない
ようにした電極コンタクト用凹部１３を形成する。
部以外の位置に、積層半導体構造部７の表面側から、そ
の内側に位置する電極導出を要する電極導出半導体領
域、すなわちこの例では第１のクラッド層２に達し、こ
のクラッド層２の全厚さを横切ることのない深さを有
し、所定の幅ＷR を有する高抵抗領域１２を選択的に形
成する。そして、この高抵抗領域１２の面積、したがっ
てその幅ＷR 内に、この電極導出半導体領域のクラッド
層２に達し高抵抗領域１２の深さより大なる深さを有
し、底部に電極導出半導体領域の第１のクラッド層２を
露出させ、他部においては、その内周面に高抵抗領域１
２が存在して、第１のクラッド層２以外の例えばキャッ
プ層６、電極狭搾層５、第２のクラッド層４、活性層３
等の半導体層に関してはこれら層が露出することがない
ようにした電極コンタクト用凹部１３を形成する。
【００１６】そして、この電極コンタクト用凹部１３を
通じて電極導出半導体領域のクラッド層２に対して第１
の電極３１をオーミックコンタクトし、これを積層半導
体構造部７の表面側から導出する。
通じて電極導出半導体領域のクラッド層２に対して第１
の電極３１をオーミックコンタクトし、これを積層半導
体構造部７の表面側から導出する。
【００１７】更に、図２〜図４を参照して、本発明によ
る製造方法を、上述の図１で示した本発明装置を得る場
合について説明する。
る製造方法を、上述の図１で示した本発明装置を得る場
合について説明する。
【００１８】図２に示すように、例えば半絶縁性のＧａ
Ａｓ単結晶よりなる化合物半導体基板１の一主面上に、
直接的にもしくはバッファ層（図示せず）を介して順次
エピタキシャル成長された第１導電型、図示の例ではｎ
型のＡｌX Ｇａ1-X Ａｓによる第１のクラッド層２と、
Ａｌy Ｇａ1-y Ａｓ例えばＧａＡｓによる活性層３と、
第２導電型、図示の例ではｐ型のＡｌX Ｇａ1-X Ａｓに
よる第２のクラッド層４と、さらにこれの上に、第１の
導電型のｎ型の例えばＧａＡｓによる電流狭搾層５を順
次連続エピタキシャル成長する第１のエピタキシャル成
長工程を行う。
Ａｓ単結晶よりなる化合物半導体基板１の一主面上に、
直接的にもしくはバッファ層（図示せず）を介して順次
エピタキシャル成長された第１導電型、図示の例ではｎ
型のＡｌX Ｇａ1-X Ａｓによる第１のクラッド層２と、
Ａｌy Ｇａ1-y Ａｓ例えばＧａＡｓによる活性層３と、
第２導電型、図示の例ではｐ型のＡｌX Ｇａ1-X Ａｓに
よる第２のクラッド層４と、さらにこれの上に、第１の
導電型のｎ型の例えばＧａＡｓによる電流狭搾層５を順
次連続エピタキシャル成長する第１のエピタキシャル成
長工程を行う。
【００１９】そして、この電極狭搾層５に対し、例えば
フォトリソグラフィによる選択的エッチング工程を経
て、例えば図２において紙面と直交する方向に延びるス
トライプ状の欠除部５ｓを形成する。
フォトリソグラフィによる選択的エッチング工程を経
て、例えば図２において紙面と直交する方向に延びるス
トライプ状の欠除部５ｓを形成する。
【００２０】その後、図３に示すように、電極狭搾層５
上に、その欠如部５ｓを通じて第２のクラッド層４に連
接してこの第２のクラッド層４と同導電型のｐ型のキャ
ップ層６をエピタキシャル成長する第２のエピタキシャ
ル成長工程を行う。
上に、その欠如部５ｓを通じて第２のクラッド層４に連
接してこの第２のクラッド層４と同導電型のｐ型のキャ
ップ層６をエピタキシャル成長する第２のエピタキシャ
ル成長工程を行う。
【００２１】このようにして、基板１上に、第１のクラ
ッド層２と、活性層３と、第２のクラッド層４と、電流
狭搾層５と、キャップ層６とによる積層半導体構造部７
が形成され、半導体レーザー部が形成される。
ッド層２と、活性層３と、第２のクラッド層４と、電流
狭搾層５と、キャップ層６とによる積層半導体構造部７
が形成され、半導体レーザー部が形成される。
【００２２】次に、積層半導体構造部７上に、イオン注
入マスクすることのできる例えばＳｉＯ2 等絶縁層８を
形成する。この絶縁層８には、例えばフォトリソグラフ
ィによる選択的エッチングによって、電流狭搾層５の欠
除部５ｓと所要の距離を隔てた位置に、選択的にイオン
注入を行うイオン注入窓８Ｗｉを形成する。そして、こ
のイオン注入窓８Ｗｉを通じて例えばボロンＢのイオン
注入を行って、所要の幅ＷR を有し、第１のクラッド層
４に達する深さに、高抵抗化された高抵抗領域１２を形
成するイオン注入工程を経る。
入マスクすることのできる例えばＳｉＯ2 等絶縁層８を
形成する。この絶縁層８には、例えばフォトリソグラフ
ィによる選択的エッチングによって、電流狭搾層５の欠
除部５ｓと所要の距離を隔てた位置に、選択的にイオン
注入を行うイオン注入窓８Ｗｉを形成する。そして、こ
のイオン注入窓８Ｗｉを通じて例えばボロンＢのイオン
注入を行って、所要の幅ＷR を有し、第１のクラッド層
４に達する深さに、高抵抗化された高抵抗領域１２を形
成するイオン注入工程を経る。
【００２３】更に、全面的に積層半導体構造部７に対す
る選択的エッチングを行うためのエッチングマスク層と
なり得る例えばＳｉＯ2 による絶縁層８を形成し、図４
に示すように、例えばフォトリソグラフィによる選択的
エッチングによって、高抵抗領域１２上にエッチング窓
８Ｗｅを穿設する。そして、このエッチング窓８Ｗｅを
通じて、高抵抗領域１２の深さより深く、キャップ層
６、電流狭搾層５、第２のクラッド層５および活性層３
を貫通し第１のクラッド層２に達する深さに選択的にエ
ッチングして電極コンタクト用凹部１３を形成し、この
電極コンタクト用凹部１３の底部に電極導出がなされる
べき第１のクラッド層２のみを露呈させるエッチング工
程を行う。
る選択的エッチングを行うためのエッチングマスク層と
なり得る例えばＳｉＯ2 による絶縁層８を形成し、図４
に示すように、例えばフォトリソグラフィによる選択的
エッチングによって、高抵抗領域１２上にエッチング窓
８Ｗｅを穿設する。そして、このエッチング窓８Ｗｅを
通じて、高抵抗領域１２の深さより深く、キャップ層
６、電流狭搾層５、第２のクラッド層５および活性層３
を貫通し第１のクラッド層２に達する深さに選択的にエ
ッチングして電極コンタクト用凹部１３を形成し、この
電極コンタクト用凹部１３の底部に電極導出がなされる
べき第１のクラッド層２のみを露呈させるエッチング工
程を行う。
【００２４】このとき、電極コンタクト用凹部１３の内
周面に第１のクラッド層２以外の半導体層、図示の例で
は、活性層３、第２のクラッド層４、電流狭搾層５、キ
ャップ層６が露呈することがなく、これら層と電極コン
タクト用凹部１３との間に所要の幅ｄの高抵抗領域１２
が介在するように、上述の高抵抗領域１２と電極コンタ
クト用凹部１３の位置関係、各深さおよび両幅ＷR およ
びＷG の選定がなされる。
周面に第１のクラッド層２以外の半導体層、図示の例で
は、活性層３、第２のクラッド層４、電流狭搾層５、キ
ャップ層６が露呈することがなく、これら層と電極コン
タクト用凹部１３との間に所要の幅ｄの高抵抗領域１２
が介在するように、上述の高抵抗領域１２と電極コンタ
クト用凹部１３の位置関係、各深さおよび両幅ＷR およ
びＷG の選定がなされる。
【００２５】その後、図１に示すように、絶縁層８に、
例えばフォトリソグラフィによって、電流狭搾層５のス
トライプ状欠如部５ｓ上に、このストライプ状欠除部５
ｓに沿って延在するすなわち図１において紙面と直交す
る方向に延在するストライプ状の第２の電極窓８Ｗ2 を
形成する。そして、この第２の電極窓８Ｗ2 と、例えば
先に形成したエッチング窓８Ｗｅを第１の電極窓８Ｗ2
として、これら第１および第１の電極窓８Ｗ1 および８
Ｗ2 内に第１の電極３１および第２の電極３２を形成す
る。すなわち、第２の電極３２を、第２の電極窓８Ｗ2
を通じてキャップ層６にオーミックにコンタクトして形
成し、第１の電極窓８Ｗ1 を通じて電極コンタクト用凹
部１３の底部に臨む第１のクラッド層２に第１の電極３
１をオーミックにコンタクトして形成する。
例えばフォトリソグラフィによって、電流狭搾層５のス
トライプ状欠如部５ｓ上に、このストライプ状欠除部５
ｓに沿って延在するすなわち図１において紙面と直交す
る方向に延在するストライプ状の第２の電極窓８Ｗ2 を
形成する。そして、この第２の電極窓８Ｗ2 と、例えば
先に形成したエッチング窓８Ｗｅを第１の電極窓８Ｗ2
として、これら第１および第１の電極窓８Ｗ1 および８
Ｗ2 内に第１の電極３１および第２の電極３２を形成す
る。すなわち、第２の電極３２を、第２の電極窓８Ｗ2
を通じてキャップ層６にオーミックにコンタクトして形
成し、第１の電極窓８Ｗ1 を通じて電極コンタクト用凹
部１３の底部に臨む第１のクラッド層２に第１の電極３
１をオーミックにコンタクトして形成する。
【００２６】図１〜図４に示す本発明装置および製造方
法によれば、第１および第２の電極３１および３２が共
に、積層半導体構造部７の表面側から導出したプレナー
型構成とされた化合物半導体レーザーすなわち化合物半
導体装置が構成される。
法によれば、第１および第２の電極３１および３２が共
に、積層半導体構造部７の表面側から導出したプレナー
型構成とされた化合物半導体レーザーすなわち化合物半
導体装置が構成される。
【００２７】尚、図示においては、１つの半導体チップ
に１つの半導体レーザー部が形成された状態で示した
が、実際の半導体レーザー等の化合物半導体装置におい
ては、共通の半導体基板に多数の半導体レーザー等の半
導体素子部を同時に形成し、これらを各半導体素子毎
に、もしくは複数の素子毎に分断いわゆるチップ化して
同時に多数の半導体チップを作製するようにできるもの
であることはいうまでもないところである。
に１つの半導体レーザー部が形成された状態で示した
が、実際の半導体レーザー等の化合物半導体装置におい
ては、共通の半導体基板に多数の半導体レーザー等の半
導体素子部を同時に形成し、これらを各半導体素子毎
に、もしくは複数の素子毎に分断いわゆるチップ化して
同時に多数の半導体チップを作製するようにできるもの
であることはいうまでもないところである。
【００２８】また、上述した例では、第１導電型がｎ型
で、第２導電型がｐ型である場合について説明したが、
第１導電型がｐ型で、第２導電型がｎ型である構成とす
ることもできる。
で、第２導電型がｐ型である場合について説明したが、
第１導電型がｐ型で、第２導電型がｎ型である構成とす
ることもできる。
【００２９】また、上述した例では、第１および第２の
全電極の導出を、同一側から行うようにした場合である
が、一部の複数の電極を同一側から導出する構成とする
こともできる。例えば、図５に示すように、電流狭搾層
５に対して所要の電圧を印加することができるように
し、第１のクラッド層２に対する給電を行う第１の電極
３１を基板１側から行い、第２の電極３２と、この電流
狭搾層５に対する第３の電極３３を、表面側から導出す
る構成とするこもできる。図５において、図１と対応す
る部分には同一符号を付して重複説明を省略するが、こ
の例では、第１の電極３１が、基板側から導出する構成
とすることから、基板１は例えば第１導電型の例えばｎ
型を有するＧａＡｓ基板１によって構成する。
全電極の導出を、同一側から行うようにした場合である
が、一部の複数の電極を同一側から導出する構成とする
こともできる。例えば、図５に示すように、電流狭搾層
５に対して所要の電圧を印加することができるように
し、第１のクラッド層２に対する給電を行う第１の電極
３１を基板１側から行い、第２の電極３２と、この電流
狭搾層５に対する第３の電極３３を、表面側から導出す
る構成とするこもできる。図５において、図１と対応す
る部分には同一符号を付して重複説明を省略するが、こ
の例では、第１の電極３１が、基板側から導出する構成
とすることから、基板１は例えば第１導電型の例えばｎ
型を有するＧａＡｓ基板１によって構成する。
【００３０】そして、この場合、高抵抗領域１２は、電
流狭搾層５に達し、これを横切ることのない深さとし、
電極コンタクト用凹部１３は高抵抗領域１２を貫通し、
その底部に電流狭搾層５が臨む深さに選定する。そし
て、この場合においても、前述した例と同様に、凹部１
３のキャップ層６を横切る全内周面には、高抵抗領域１
２が形成されるように、高抵抗領域１２および凹部の位
置関係、幅、深さの選定がなされる。
流狭搾層５に達し、これを横切ることのない深さとし、
電極コンタクト用凹部１３は高抵抗領域１２を貫通し、
その底部に電流狭搾層５が臨む深さに選定する。そし
て、この場合においても、前述した例と同様に、凹部１
３のキャップ層６を横切る全内周面には、高抵抗領域１
２が形成されるように、高抵抗領域１２および凹部の位
置関係、幅、深さの選定がなされる。
【００３１】しかしながら、この場合においても、第１
の電極３１および第３の電極３３に対し、それぞれ上述
した高抵抗領域１２および電極コンタクト用凹部１３に
よる電極導出部を形成して第１、第２および第３の各電
極３１、３２および３３をともに、図１におけると同様
に表面側から導出する構成とすることもできる。
の電極３１および第３の電極３３に対し、それぞれ上述
した高抵抗領域１２および電極コンタクト用凹部１３に
よる電極導出部を形成して第１、第２および第３の各電
極３１、３２および３３をともに、図１におけると同様
に表面側から導出する構成とすることもできる。
【００３２】また、上述した例では、基板１がＧａＡｓ
基板とした場合であるが、基板１がＩｎＰによる場合に
適用することもできる。
基板とした場合であるが、基板１がＩｎＰによる場合に
適用することもできる。
【００３３】また、上述した例では、活性層３が第１お
よび第２のクラッド層２および４によって挟みこまれた
構成によるものあるが、活性層とクラッド層との間に光
ガイド層が介在されるいわゆるＳＣＨ(Separate Confin
ement Heterostructure)構成による半導体レーザーとす
ることもできるなど、上述した例に限られるものではな
く、種々の構成による半導体レーザー等の半導体発光装
置に適用することができる。
よび第２のクラッド層２および４によって挟みこまれた
構成によるものあるが、活性層とクラッド層との間に光
ガイド層が介在されるいわゆるＳＣＨ(Separate Confin
ement Heterostructure)構成による半導体レーザーとす
ることもできるなど、上述した例に限られるものではな
く、種々の構成による半導体レーザー等の半導体発光装
置に適用することができる。
【００３４】また、高抵抗領域１２の形成をボロンのイ
オン注入によって形成する場合、ＧａＡｓ系半導体レー
ザー等の化合物半導体装置に適用して効果的ではあるも
のの、他の化合物半導体装置例えばＡｌＧａＩｎＰ系半
導体レーザー等を始めとする各種化合物半導体装置に適
用することもできるなど上述した例に限られるものでは
ない。
オン注入によって形成する場合、ＧａＡｓ系半導体レー
ザー等の化合物半導体装置に適用して効果的ではあるも
のの、他の化合物半導体装置例えばＡｌＧａＩｎＰ系半
導体レーザー等を始めとする各種化合物半導体装置に適
用することもできるなど上述した例に限られるものでは
ない。
【００３５】
【発明の効果】上述の本発明によれば、表面側に位置し
ないすなわち例えば基板側もしくは内部に位置し、電極
導出を必要とする電極導出半導体領域に関する電極導出
を、この領域に達する深さに、表面側から電極コンタク
ト用凹部１３を形成し、この電極コンタクト用凹部１３
の内周面の電極導出半導体領域を臨ませる底部以外には
高抵抗領域１２が形成されるようにして、この電極コン
タクト凹部１３を通じて電極導出半導体領域に対するコ
ンタクト電極を表面側に導出できるようにしたので、い
わゆるプレーナ構成とすることができるものである。そ
して、このように、表面に位置しない電極導出半導体領
域に対する電極導出を、表面側に行うようにしたことか
ら、モノリシックの半導体集積回路化、さらに、各電極
に対する外部配線、回路等への接続の簡略化をはかるこ
とができる。
ないすなわち例えば基板側もしくは内部に位置し、電極
導出を必要とする電極導出半導体領域に関する電極導出
を、この領域に達する深さに、表面側から電極コンタク
ト用凹部１３を形成し、この電極コンタクト用凹部１３
の内周面の電極導出半導体領域を臨ませる底部以外には
高抵抗領域１２が形成されるようにして、この電極コン
タクト凹部１３を通じて電極導出半導体領域に対するコ
ンタクト電極を表面側に導出できるようにしたので、い
わゆるプレーナ構成とすることができるものである。そ
して、このように、表面に位置しない電極導出半導体領
域に対する電極導出を、表面側に行うようにしたことか
ら、モノリシックの半導体集積回路化、さらに、各電極
に対する外部配線、回路等への接続の簡略化をはかるこ
とができる。
【図１】本発明による化合物半導体装置の一例の概略断
面図である。
面図である。
【図２】図１で示した本発明による化合物半導体装置を
製造する製造方法の一例の一工程における概略断面図で
ある。
製造する製造方法の一例の一工程における概略断面図で
ある。
【図３】図１で示した本発明による化合物半導体装置を
製造する製造方法の一例の一工程における概略断面図で
ある。
製造する製造方法の一例の一工程における概略断面図で
ある。
【図４】図１で示した本発明による化合物半導体装置を
製造する製造方法の一例の一工程における概略断面図で
ある。
製造する製造方法の一例の一工程における概略断面図で
ある。
【図５】本発明による化合物半導体装置の他の例の概略
断面図である。
断面図である。
【図６】従来の化合物半導体装置の概略断面図である。
１ 基板、２ 第１のクラッド層、３ 活性層、４ 第
２のクラッド層、５電流狭搾層、６ キャップ層、７
積層半導体構造部、８ 絶縁層、１２ 高抵抗領域、１
３ 電極コンタクト用凹部、３１ 第１の電極、３２
第２の電極、３３ 第３の電極
２のクラッド層、５電流狭搾層、６ キャップ層、７
積層半導体構造部、８ 絶縁層、１２ 高抵抗領域、１
３ 電極コンタクト用凹部、３１ 第１の電極、３２
第２の電極、３３ 第３の電極
Claims (5)
- 【請求項１】 化合物半導体基板上に、複数の化合物半
導体層が積層形成された積層半導体構造部を有してなる
化合物半導体装置において、 上記積層半導体構造部の表面側に位置しない、かつ電極
導出を要する電極導出半導体領域から上記表面側に電極
導出をなす電極導出部が設けられ、 該電極導出部は、高抵抗領域と電極コンタクト用凹部と
を有してなり、 上記高抵抗領域は、上記積層半導体構造部の表面側から
選択的に上記電極導出半導体領域に達し、該半導体領域
の全厚さを横切ることのない深さに形成され、 上記電極コンタクト用凹部は、上記高抵抗領域の面積内
において、上記電極導出半導体領域に達し上記高抵抗領
域の深さより大なる深さを有し、底部に上記電極導出半
導体領域を露出させて形成され、 該電極コンタクト用凹部を通じて上記電極導出半導体領
域に対してコンタクトされる電極を上記積層半導体構造
部の表面側から導出して成ることを特徴とする化合物半
導体装置。 - 【請求項２】 化合物半導体基板上に、順次複数の化合
物半導体層をエピタキシャル成長して積層半導体構造部
を形成する工程と、 該積層半導体構造部の表面から電極導出を要する電極導
出半導体領域に達し、該電極導出領域の全厚さを横切る
ことのない深さに選択的に高抵抗領域を形成するイオン
注入工程と、 上記選択的に高抵抗領域の面積内に、上記電極導出半導
体領域に達し上記高抵抗領域の深さより大なる深さを有
し、底部に上記電極導出半導体領域を露出させる電極コ
ンタクト用凹部を形成する選択的エッチング工程と、 該電極コンタクト用凹部を通じて上記電極導出半導体領
域に対して電極をコンタクトして、該電極を上記積層半
導体構造部の表面側から導出させる電極形成工程とを経
ることを特徴とする化合物半導体装置の製造方法。 - 【請求項３】 上記化合物半導体装置がＧａＡｓ系化合
物半導体装置であることを特徴とする請求項１に記載の
化合物半導体装置。 - 【請求項４】 上記化合物半導体装置がＧａＡｓ系化合
物半導体装置であることを特徴とする請求項２に記載の
化合物半導体装置。 - 【請求項５】 上記高抵抗領域の形成をボロンのイオン
注入によって形成することを特徴とする請求項２に記載
の化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8033980A JPH09232667A (ja) | 1996-02-21 | 1996-02-21 | 化合物半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8033980A JPH09232667A (ja) | 1996-02-21 | 1996-02-21 | 化合物半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232667A true JPH09232667A (ja) | 1997-09-05 |
Family
ID=12401644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8033980A Pending JPH09232667A (ja) | 1996-02-21 | 1996-02-21 | 化合物半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232667A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11261174A (ja) * | 1998-02-09 | 1999-09-24 | Hewlett Packard Co <Hp> | Ｖｃｓｅｌおよびｖｃｓｅｌアレイ |
| CN116613626A (zh) * | 2023-07-21 | 2023-08-18 | 南昌凯迅光电股份有限公司 | 一种AuSn电极背面出光VCSEL芯片及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62133775A (ja) * | 1985-12-05 | 1987-06-16 | Sumitomo Electric Ind Ltd | 混晶半導体 |
| JPS62249496A (ja) * | 1986-04-23 | 1987-10-30 | Hitachi Ltd | 半導体レ−ザ装置 |
| JPH01220882A (ja) * | 1987-10-16 | 1989-09-04 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置 |
| JPH038340A (ja) * | 1988-12-09 | 1991-01-16 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| JPH0487378A (ja) * | 1990-07-31 | 1992-03-19 | Toshiba Corp | 半導体発光素子 |
| JPH07135369A (ja) * | 1993-11-11 | 1995-05-23 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レーザおよびその製造方法 |
| JPH07263748A (ja) * | 1994-03-22 | 1995-10-13 | Toyoda Gosei Co Ltd | ３族窒化物半導体発光素子及びその製造方法 |
-
1996
- 1996-02-21 JP JP8033980A patent/JPH09232667A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62133775A (ja) * | 1985-12-05 | 1987-06-16 | Sumitomo Electric Ind Ltd | 混晶半導体 |
| JPS62249496A (ja) * | 1986-04-23 | 1987-10-30 | Hitachi Ltd | 半導体レ−ザ装置 |
| JPH01220882A (ja) * | 1987-10-16 | 1989-09-04 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置 |
| JPH038340A (ja) * | 1988-12-09 | 1991-01-16 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| JPH0487378A (ja) * | 1990-07-31 | 1992-03-19 | Toshiba Corp | 半導体発光素子 |
| JPH07135369A (ja) * | 1993-11-11 | 1995-05-23 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レーザおよびその製造方法 |
| JPH07263748A (ja) * | 1994-03-22 | 1995-10-13 | Toyoda Gosei Co Ltd | ３族窒化物半導体発光素子及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11261174A (ja) * | 1998-02-09 | 1999-09-24 | Hewlett Packard Co <Hp> | Ｖｃｓｅｌおよびｖｃｓｅｌアレイ |
| CN116613626A (zh) * | 2023-07-21 | 2023-08-18 | 南昌凯迅光电股份有限公司 | 一种AuSn电极背面出光VCSEL芯片及其制备方法 |
| CN116613626B (zh) * | 2023-07-21 | 2023-09-26 | 南昌凯迅光电股份有限公司 | 一种AuSn电极背面出光VCSEL芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0486128A2 (en) | A semiconductor optical device and a fabricating method therefor | |
| EP0907230B1 (en) | Independently addressable semiconductor laser arrays with buried selectively oxidized native oxide apertures | |
| JPH07183618A (ja) | 半導体レーザ装置、半導体レーザ装置製造方法並びに集積型半導体レーザ装置 | |
| JPH11274634A (ja) | 半導体レーザアレイ素子および半導体レーザアレイ装置 | |
| KR920000079B1 (ko) | 반도체 레이저 장치 및 그 제조방법 | |
| JPH09232667A (ja) | 化合物半導体装置とその製造方法 | |
| JP2772000B2 (ja) | 電極分離型半導体レーザ装置 | |
| JPH10261835A (ja) | 半導体レーザ装置、及びその製造方法 | |
| JP4001956B2 (ja) | 半導体発光装置 | |
| JP4799847B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| WO2023144960A1 (ja) | 光半導体装置 | |
| JP2676761B2 (ja) | 半導体発光装置の製造方法 | |
| JP3505913B2 (ja) | 半導体発光装置の製造方法 | |
| JPS6356955A (ja) | 光・電子集積回路装置 | |
| KR100647293B1 (ko) | 굴절률 도파형 반도체 레이저 다이오드 및 그 제조 방법 | |
| KR100322689B1 (ko) | 레이저다이오드와그제조방법 | |
| JP3015909B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP4239311B2 (ja) | 発光ダイオードおよび発光ダイオードアレイ | |
| JPH06216470A (ja) | 半導体発光素子の製造方法 | |
| JPS61264776A (ja) | 光半導体装置 | |
| JPH054832B2 (ja) | ||
| JPH03142985A (ja) | 光半導体装置 | |
| JPH0740621B2 (ja) | 面発光型半導体レ−ザの製造方法 | |
| JPH11168257A (ja) | 半導体発光装置およびその製造方法 | |
| JPH10200198A (ja) | 半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040326 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040604 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051020 |