JPH09232928A - スイッチング回路、３端子スイッチング回路、スイ ッチング回路および３端子スイッチング回路 - Google Patents
スイッチング回路、３端子スイッチング回路、スイ ッチング回路および３端子スイッチング回路Info
- Publication number
- JPH09232928A JPH09232928A JP7352468A JP35246895A JPH09232928A JP H09232928 A JPH09232928 A JP H09232928A JP 7352468 A JP7352468 A JP 7352468A JP 35246895 A JP35246895 A JP 35246895A JP H09232928 A JPH09232928 A JP H09232928A
- Authority
- JP
- Japan
- Prior art keywords
- switching means
- controllable switching
- me1a
- main electrode
- controllable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 例えば、コンデンサ１１に駆動用電源の役割
を果たさせることによって直流電源の数を減らし、その
充電電圧の大きさを増大させることである。 【構成】 例えば、逆向きに直列接続したツェナー・ダ
イオード対がＮＭＯＳ１のソース側に来てスイッチ２と
ＮＭＯＳ１で前記ツェナー・ダイオード対を挟む様にこ
れらを直流電源５、４の直列回路の両端間に直列接続
し、そのソース・ゲート間に前記ツェナー・ダイオード
対を接続し、スイッチ２がオンのとき上述の電源直列凹
路がコンデンサ１１を充電する第１の閉回路を前記電源
直列回路、ダイオード７、抵抗１２、コンデンサ１１、
前記ツェナー・ダイオード対およびスイッチ２で形成
し、スイッチ２がオフのときコンデンサ１１がそのゲー
ト・ソース間を順バイアスする第２の閉回路をコンデン
サ１１、抵抗１３及びＮＭＯＳ１で形成したことを特徴
とする。これによって、上記目的を達成できる。
を果たさせることによって直流電源の数を減らし、その
充電電圧の大きさを増大させることである。 【構成】 例えば、逆向きに直列接続したツェナー・ダ
イオード対がＮＭＯＳ１のソース側に来てスイッチ２と
ＮＭＯＳ１で前記ツェナー・ダイオード対を挟む様にこ
れらを直流電源５、４の直列回路の両端間に直列接続
し、そのソース・ゲート間に前記ツェナー・ダイオード
対を接続し、スイッチ２がオンのとき上述の電源直列凹
路がコンデンサ１１を充電する第１の閉回路を前記電源
直列回路、ダイオード７、抵抗１２、コンデンサ１１、
前記ツェナー・ダイオード対およびスイッチ２で形成
し、スイッチ２がオフのときコンデンサ１１がそのゲー
ト・ソース間を順バイアスする第２の閉回路をコンデン
サ１１、抵抗１３及びＮＭＯＳ１で形成したことを特徴
とする。これによって、上記目的を達成できる。
Description
【０００１】
【技 術 分 野】第１、第２発明は、例えばコレクタ
接地、ドレイン接地あるいはアノード接地（マイナス・
ゲート電極を駆動信号入力用に使う場合はカソード接
地）した、つまり、駆動信号入力用に使う制御電極
（例：ベース電極、ゲート電極。）と対を成さない主電
極を接地した可制御スイッチング手段をオン制御時に順
バイアスし、オフ制御時に逆バイアスする際に直流電源
の数が少なくて済むスイッチング回路と、これを利用し
た３端子スイッチング回路に関する。
接地、ドレイン接地あるいはアノード接地（マイナス・
ゲート電極を駆動信号入力用に使う場合はカソード接
地）した、つまり、駆動信号入力用に使う制御電極
（例：ベース電極、ゲート電極。）と対を成さない主電
極を接地した可制御スイッチング手段をオン制御時に順
バイアスし、オフ制御時に逆バイアスする際に直流電源
の数が少なくて済むスイッチング回路と、これを利用し
た３端子スイッチング回路に関する。
【０００２】
【背 景 技 術】従来技術として例えばドレイン接地
したＭＯＳ・ＦＥＴをオン制御時にゲート順バイアス
し、オフ制御時にゲート逆バイアスするスイッチング回
路を図２に示す。スイッチ２のオン、オフに従ってトラ
ンジスタ１はゲート逆バイアスあるいはゲート順バイア
スされて、オフ制御あるいはオン制御される。しかしな
がら、主電源の他に順バイアス用と逆バイアス用にも直
流電源が必要になるため、計３つの直流電源が必要とな
る。従って、『直流電源の数を少なくすることが望まれ
る』という問題点が有る。そこで、第１、第２発明は、
直流電源の数が少ないスイッチング回路を提供すること
を目的としている。
したＭＯＳ・ＦＥＴをオン制御時にゲート順バイアス
し、オフ制御時にゲート逆バイアスするスイッチング回
路を図２に示す。スイッチ２のオン、オフに従ってトラ
ンジスタ１はゲート逆バイアスあるいはゲート順バイア
スされて、オフ制御あるいはオン制御される。しかしな
がら、主電源の他に順バイアス用と逆バイアス用にも直
流電源が必要になるため、計３つの直流電源が必要とな
る。従って、『直流電源の数を少なくすることが望まれ
る』という問題点が有る。そこで、第１、第２発明は、
直流電源の数が少ないスイッチング回路を提供すること
を目的としている。
【０００３】
【第 １ 発 明 の 開 示】即ち、第１発明は、第
１の可制御スイッチング手段の制御電極、主電極を制御
電極ｃｅ１、主電極ｍｅ１ａ、主電極ｍｅ１ｂと呼び、
その駆動信号入力用に制御電極ｃｅ１と主電極ｍｅ１ａ
が対を成すとしたときに、主電極ｍｅ１ａ側に電圧降下
手段が来て、オン・オフ可能な第２の可制御スイッチン
グ手段と前記第１の可制御スイッチング手段で前記電圧
降下手段を挟む様にこれらを第１、第２の直流電源の直
列回路の両端間に直列接続し、主電極ｍｅ１ａ．制御電
極ｃｅ１間に前記電圧降下手段を接続し、前記第２の可
制御スイッチング手段がオンのとき前記第１、第２の直
流電源、キャパシタンス手段、前記電圧降下手段および
前記第２の可制御スイッチング手段と共に第１の閉回路
を形成し、前記第２の可制御スイッチング手段を流れる
電流を制限する第１の電流制限手段を設け、前記第２の
可制御スイッチング手段がオフのとき前記キャパシタン
ス手段が制御電極ｃｅ１・主電極ｍｅ１ａ間を順バイア
スする第２の閉回路を制御電極ｃｅ１・主電極ｍｅ１ａ
間に前記キャパシタンス手段と共に形成し、その放電電
流を制限する第２の電流制限手段を設けたスイッチング
回路である。
１の可制御スイッチング手段の制御電極、主電極を制御
電極ｃｅ１、主電極ｍｅ１ａ、主電極ｍｅ１ｂと呼び、
その駆動信号入力用に制御電極ｃｅ１と主電極ｍｅ１ａ
が対を成すとしたときに、主電極ｍｅ１ａ側に電圧降下
手段が来て、オン・オフ可能な第２の可制御スイッチン
グ手段と前記第１の可制御スイッチング手段で前記電圧
降下手段を挟む様にこれらを第１、第２の直流電源の直
列回路の両端間に直列接続し、主電極ｍｅ１ａ．制御電
極ｃｅ１間に前記電圧降下手段を接続し、前記第２の可
制御スイッチング手段がオンのとき前記第１、第２の直
流電源、キャパシタンス手段、前記電圧降下手段および
前記第２の可制御スイッチング手段と共に第１の閉回路
を形成し、前記第２の可制御スイッチング手段を流れる
電流を制限する第１の電流制限手段を設け、前記第２の
可制御スイッチング手段がオフのとき前記キャパシタン
ス手段が制御電極ｃｅ１・主電極ｍｅ１ａ間を順バイア
スする第２の閉回路を制御電極ｃｅ１・主電極ｍｅ１ａ
間に前記キャパシタンス手段と共に形成し、その放電電
流を制限する第２の電流制限手段を設けたスイッチング
回路である。
【０００４】このことによって、前記第２の可制御スイ
ッチング手段がオンのとき前記キャパシタンス手段の充
電電流が前記電圧降下手段に流れて電圧降下を生じ、こ
の降下電圧が前記第１の可制御スイッチング手段の逆バ
イアス電圧となり、前記第１の可制御スイッチング手段
はオフ制御される。一方、前記第２の可制御スイッチン
グ手段がオフのとき前記キャパシタンス手段が順バイア
ス用電源の役割を果たし、前記第１の可制御スイッチン
グ手段の順バイアスし、前記第１の可制御スイッチング
手段はオン制御される。その結果、『直流電源の数が２
つと少なくなる』という効果が第１発明に有る。
（ 第 １ 発 明 の 効 果）
ッチング手段がオンのとき前記キャパシタンス手段の充
電電流が前記電圧降下手段に流れて電圧降下を生じ、こ
の降下電圧が前記第１の可制御スイッチング手段の逆バ
イアス電圧となり、前記第１の可制御スイッチング手段
はオフ制御される。一方、前記第２の可制御スイッチン
グ手段がオフのとき前記キャパシタンス手段が順バイア
ス用電源の役割を果たし、前記第１の可制御スイッチン
グ手段の順バイアスし、前記第１の可制御スイッチング
手段はオン制御される。その結果、『直流電源の数が２
つと少なくなる』という効果が第１発明に有る。
（ 第 １ 発 明 の 効 果）
【０００５】第１発明が請求項２記載のスイッチング回
路などの場合、前記第２の可制御スイッチング手段がオ
ンのとき、一方のスイッチ端子となる前記第１の非可制
御スイッチング手段の開放端子から電流が流入もしくは
流出するのを前記第１の非可制御スイッチング手段が阻
止する。
路などの場合、前記第２の可制御スイッチング手段がオ
ンのとき、一方のスイッチ端子となる前記第１の非可制
御スイッチング手段の開放端子から電流が流入もしくは
流出するのを前記第１の非可制御スイッチング手段が阻
止する。
【０００６】第１発明が請求項３記載のスイッチング回
路などの場合、前記第２の可制御スイッチング手段がオ
ンのとき、一方の前記直流電源が前記第２の非可制御ス
イッチング手段と前記第２の可制御スイッチング手段を
介して制御電極ｃｅ１・主電極ｍｅ１ａ間を直接逆バイ
アスするので、その間の逆バイアスは強固になる。
路などの場合、前記第２の可制御スイッチング手段がオ
ンのとき、一方の前記直流電源が前記第２の非可制御ス
イッチング手段と前記第２の可制御スイッチング手段を
介して制御電極ｃｅ１・主電極ｍｅ１ａ間を直接逆バイ
アスするので、その間の逆バイアスは強固になる。
【０００７】第１発明が請求項４記載のスイッチング回
路などの場合、前記第１の可制御スイッチング手段、前
記第１の非可制御スイッチング手段および前記第３の可
制御スイッチング手段が一方の前記直流電源の両出力端
子間に直列接続された３端子スイッチング回路を構成す
る。
路などの場合、前記第１の可制御スイッチング手段、前
記第１の非可制御スイッチング手段および前記第３の可
制御スイッチング手段が一方の前記直流電源の両出力端
子間に直列接続された３端子スイッチング回路を構成す
る。
【０００８】
【第 ２ 発 明 の 開 示】即ち、第２発明は、第
１の可制御スイッチング手段の制御電極、主電極を制御
電極ｃｅ１、主電極ｍｅ１ａ、主電極ｍｅ１ｂと呼び、
その駆動信号入力用に制御電極ｃｅ１と主電極ｍｅ１ａ
が対を成すとしたときに、主電極ｍｅ１ａ側に電圧降下
手段が来て、オン・オフ可能な第２の可制御スイッチン
グ手段と前記第１の可制御スイッチング手段で前記電圧
降下手段を挟む様にこれらを第１、第２の直流電源の直
列回路の両端間に直列接続し、主電極ｍｅ１ａ・制御電
極ｃｅ１間に前記電圧降下手段を接続し、前記第２の可
制御スイッチング手段がオンのとき一方の前記直流電
源、キャパシタンス手段、前記電圧降下手段および前記
第２の可制御スイッチング手段と共に第１の閉回路を形
成し、前記第２の可制御スイッチング手段を流れる電流
を制限する第１の電流制限手段を設け、前記第２の可制
御スイッチング手段がオフのとき前記キャパシタンス手
段が制御電極ｃｅ１・主電極ｍｅ１ａ間を順バイアスす
る第２の閉回路を制御電極ｃｅ１・主電極ｍｅ１ａ間に
前記キャパシタンス手段と共に形成し、その放電電流を
制限する第２の電流制限手段を設けたスイッチング回路
である。
１の可制御スイッチング手段の制御電極、主電極を制御
電極ｃｅ１、主電極ｍｅ１ａ、主電極ｍｅ１ｂと呼び、
その駆動信号入力用に制御電極ｃｅ１と主電極ｍｅ１ａ
が対を成すとしたときに、主電極ｍｅ１ａ側に電圧降下
手段が来て、オン・オフ可能な第２の可制御スイッチン
グ手段と前記第１の可制御スイッチング手段で前記電圧
降下手段を挟む様にこれらを第１、第２の直流電源の直
列回路の両端間に直列接続し、主電極ｍｅ１ａ・制御電
極ｃｅ１間に前記電圧降下手段を接続し、前記第２の可
制御スイッチング手段がオンのとき一方の前記直流電
源、キャパシタンス手段、前記電圧降下手段および前記
第２の可制御スイッチング手段と共に第１の閉回路を形
成し、前記第２の可制御スイッチング手段を流れる電流
を制限する第１の電流制限手段を設け、前記第２の可制
御スイッチング手段がオフのとき前記キャパシタンス手
段が制御電極ｃｅ１・主電極ｍｅ１ａ間を順バイアスす
る第２の閉回路を制御電極ｃｅ１・主電極ｍｅ１ａ間に
前記キャパシタンス手段と共に形成し、その放電電流を
制限する第２の電流制限手段を設けたスイッチング回路
である。
【０００９】このことによって、前記第２の可制御スイ
ッチング手段がオンのとき前記キャパシタンス手段の充
電電流が前記電圧降下手段に流れて電圧降下を生じ、こ
の降下電圧が前記第１の可制御スイッチング手段の逆バ
イアス電圧となり、前記第１の可制御スイッチング手段
はオフ制御される。一方、前記第２の可制御スイッチン
グ手段がオフのとき前記キャパシタンス手段が順バイア
ス用電源の役割を果たし、前記第１の可制御スイッチン
グ手段の順バイアスし、前記第１の可制御スイッチング
手段はオン制御される。その結果、『直流電源の数が２
つと少なくなる』という効果が第２発明に有る。
（第 ２ 発 明 の 効 果）
ッチング手段がオンのとき前記キャパシタンス手段の充
電電流が前記電圧降下手段に流れて電圧降下を生じ、こ
の降下電圧が前記第１の可制御スイッチング手段の逆バ
イアス電圧となり、前記第１の可制御スイッチング手段
はオフ制御される。一方、前記第２の可制御スイッチン
グ手段がオフのとき前記キャパシタンス手段が順バイア
ス用電源の役割を果たし、前記第１の可制御スイッチン
グ手段の順バイアスし、前記第１の可制御スイッチング
手段はオン制御される。その結果、『直流電源の数が２
つと少なくなる』という効果が第２発明に有る。
（第 ２ 発 明 の 効 果）
【００１０】第１発明が請求項６記載のスイッチング回
路などの場合、前記第２の可制御スイッチング手段がオ
ンのとき、一方のスイッチ端子となる前記第１の非可制
御スイッチング手段の開放端子から電流が流入もしくは
流出するのを前記第１の非可制御スイッチング手段が阻
止する。
路などの場合、前記第２の可制御スイッチング手段がオ
ンのとき、一方のスイッチ端子となる前記第１の非可制
御スイッチング手段の開放端子から電流が流入もしくは
流出するのを前記第１の非可制御スイッチング手段が阻
止する。
【００１１】第１発明が請求項７記載のスイッチング回
路などの場合、前記第１の可制御スイッチング手段、前
記第１の非可制御スイッチング手段および前記第３の可
制御スイッチング手段が一方の前記直流電源の両出力端
子間に直列接続された３端子スイッチング回路を構成す
る。
路などの場合、前記第１の可制御スイッチング手段、前
記第１の非可制御スイッチング手段および前記第３の可
制御スイッチング手段が一方の前記直流電源の両出力端
子間に直列接続された３端子スイッチング回路を構成す
る。
【００１２】
【発明を実施するための最良の形態】第１、第２発明を
より詳細に説明するために以下添付図面に従ってこれら
を説明する。図１に第１発明の実施例を示す。次の通り
それぞれが前述した各構成要素に相当する。 ａ）直流電源４、５が前述した第１、第２の直流電源
に。 ｂ）トランジスタ１とスイッチ２が前述した第１、第２
の可制御スイッチング手段に。 ｃ）逆向きに接続した両ツェナー・ダイオード１０が前
述した電圧降下手段に。 ｄ）コンデンサ１１が前述したキャパシタンス手段に。 ｅ）抵抗２、１３が前述した第１、第２の電流制限手段
に。 ｆ）トランジスタ１のゲート電極、ソース電極およびド
レイン電極が前述した制御電極ｃｅ１、主電極ｍｅ１ａ
および主電極ｍｅ１ｂに。
より詳細に説明するために以下添付図面に従ってこれら
を説明する。図１に第１発明の実施例を示す。次の通り
それぞれが前述した各構成要素に相当する。 ａ）直流電源４、５が前述した第１、第２の直流電源
に。 ｂ）トランジスタ１とスイッチ２が前述した第１、第２
の可制御スイッチング手段に。 ｃ）逆向きに接続した両ツェナー・ダイオード１０が前
述した電圧降下手段に。 ｄ）コンデンサ１１が前述したキャパシタンス手段に。 ｅ）抵抗２、１３が前述した第１、第２の電流制限手段
に。 ｆ）トランジスタ１のゲート電極、ソース電極およびド
レイン電極が前述した制御電極ｃｅ１、主電極ｍｅ１ａ
および主電極ｍｅ１ｂに。
【００１３】また、ダイオード８が有れば図１の実施例
は請求項２記載のスイッチング回路などにも対応し、ダ
イオード８が同項記載中の第１の非可制御スイッチング
手段に相当する。それから、ダイオード９が有れば図１
の実施例は請求項３記載のスイッチング回などにも対応
し、ダイオード９が同項記載中の第２の非可制御スイッ
チング手段に相当する。そして、トランジスタ３が有れ
ば図１の実施例は請求項４記載の３端子スイッチング回
などにも対応し、トランジスタ３が同項記載中の第３の
可制御スイッチング手段に相当する。
は請求項２記載のスイッチング回路などにも対応し、ダ
イオード８が同項記載中の第１の非可制御スイッチング
手段に相当する。それから、ダイオード９が有れば図１
の実施例は請求項３記載のスイッチング回などにも対応
し、ダイオード９が同項記載中の第２の非可制御スイッ
チング手段に相当する。そして、トランジスタ３が有れ
ば図１の実施例は請求項４記載の３端子スイッチング回
などにも対応し、トランジスタ３が同項記載中の第３の
可制御スイッチング手段に相当する。
【００１４】尚、ダイオード７はコンデンサ１１がトラ
ンジスタ１を順バイアスしている時にコンデンサ１１の
放電電流が電源側へ逆流するのを阻止するために接続し
たものであるが、ダイオード７の両端を短絡してダイオ
ード７を取り除いても構わない。また、抵抗１４が有れ
ば、スイッチ２のオン期間中にコンデンサ１１の充電が
完了しても、抵抗１４の電流が両ツェナー・ダイオード
１０に流れて電圧降下を生じ、トランジスタ１の逆バイ
アスを安定化させる。さらに、抵抗１３の代わりに抵抗
とコイルの直列回路を使うと、スイッチ２がオフの時コ
ンデンサ１１とそのコイルの直列回路がトランジスタ１
を順バイアスするので、コンデンサ１１の充電電圧がそ
のゲート順バイアス電圧に対して不足しても大丈夫であ
る。それから、スイッチ２の接触抵抗あるいはオン抵抗
（あるいはバイポーラ・トランジスタの場合ならコレク
タ電流の飽和特性）などを利用でき、しかも、ダイオー
ド７が有るならば、抵抗１２の値はゼロでも良い。この
場合スイッチ２が前述した第１の電流制限手段の役割も
果たすことになる。そして、抵抗１３をコンデンサ１１
の一方端とトランジスタ１のゲートの間に接続している
けれども、抵抗１３をコンデンサ１１の他方端とトラン
ジスタ１のソースの間に接続しても良い。
ンジスタ１を順バイアスしている時にコンデンサ１１の
放電電流が電源側へ逆流するのを阻止するために接続し
たものであるが、ダイオード７の両端を短絡してダイオ
ード７を取り除いても構わない。また、抵抗１４が有れ
ば、スイッチ２のオン期間中にコンデンサ１１の充電が
完了しても、抵抗１４の電流が両ツェナー・ダイオード
１０に流れて電圧降下を生じ、トランジスタ１の逆バイ
アスを安定化させる。さらに、抵抗１３の代わりに抵抗
とコイルの直列回路を使うと、スイッチ２がオフの時コ
ンデンサ１１とそのコイルの直列回路がトランジスタ１
を順バイアスするので、コンデンサ１１の充電電圧がそ
のゲート順バイアス電圧に対して不足しても大丈夫であ
る。それから、スイッチ２の接触抵抗あるいはオン抵抗
（あるいはバイポーラ・トランジスタの場合ならコレク
タ電流の飽和特性）などを利用でき、しかも、ダイオー
ド７が有るならば、抵抗１２の値はゼロでも良い。この
場合スイッチ２が前述した第１の電流制限手段の役割も
果たすことになる。そして、抵抗１３をコンデンサ１１
の一方端とトランジスタ１のゲートの間に接続している
けれども、抵抗１３をコンデンサ１１の他方端とトラン
ジスタ１のソースの間に接続しても良い。
【００１５】図３に示す第１発明の実施例ではコンデン
サ１１が必要以上に充電されない様に定電圧回路を使
い、コンデンサ１１による順バイアス電流を大きくでき
る様にコレクタ接地のトランジスタを使っている。ツェ
ナー・ダイオード１５が接続されている場合、ゲート電
圧がゲート順バイアス電圧に達した後コンデンサ１１か
ら両ツェナー・ダイオード１０に無駄な電流を流さずに
済むので、消費電流の節約になる。この場合ツェナー・
ダイオード１０のツェナー電圧と順電圧の和はゲート順
バイアス電圧より大きくゲート・エミッタ間耐圧より小
さく設定される。
サ１１が必要以上に充電されない様に定電圧回路を使
い、コンデンサ１１による順バイアス電流を大きくでき
る様にコレクタ接地のトランジスタを使っている。ツェ
ナー・ダイオード１５が接続されている場合、ゲート電
圧がゲート順バイアス電圧に達した後コンデンサ１１か
ら両ツェナー・ダイオード１０に無駄な電流を流さずに
済むので、消費電流の節約になる。この場合ツェナー・
ダイオード１０のツェナー電圧と順電圧の和はゲート順
バイアス電圧より大きくゲート・エミッタ間耐圧より小
さく設定される。
【００１６】図４に示す第１発明の実施例は図１の実施
例においてＰ、ＮチャネルのＩＧＢＴを使用する等した
３端子スイッチング回路である。両ゲートとコレクタを
直結しないのは同時オンによる電源短絡を防止するため
であるが、直結した実施例も可能である。同様に図３の
実施例においてＰ、ＮチャネルのＩＧＢＴ、ＭＯＳ・Ｆ
ＥＴ又はＳＩＴを使用する等した３端子スイッチング回
路もまた可能である。
例においてＰ、ＮチャネルのＩＧＢＴを使用する等した
３端子スイッチング回路である。両ゲートとコレクタを
直結しないのは同時オンによる電源短絡を防止するため
であるが、直結した実施例も可能である。同様に図３の
実施例においてＰ、ＮチャネルのＩＧＢＴ、ＭＯＳ・Ｆ
ＥＴ又はＳＩＴを使用する等した３端子スイッチング回
路もまた可能である。
【００１７】図５に示す第２発明の実施例は図１の実施
例においてダイオード７のアノードを直流電源４、５の
接続点に接続し直したものである。ダイオード８が有れ
ば図５の実施例は請求項６記載のスイッチング回路など
にも対応し、ダイオード８が同項記載中の第１の非可制
御スイッチング手段に相当する。トランジスタ３が有れ
ば図５の実施例は請求項７記載の３端子スイッチング回
路などにも対応し、トランジスタ３が同項記載中の第３
の可制御スイッチング手段に相当する。
例においてダイオード７のアノードを直流電源４、５の
接続点に接続し直したものである。ダイオード８が有れ
ば図５の実施例は請求項６記載のスイッチング回路など
にも対応し、ダイオード８が同項記載中の第１の非可制
御スイッチング手段に相当する。トランジスタ３が有れ
ば図５の実施例は請求項７記載の３端子スイッチング回
路などにも対応し、トランジスタ３が同項記載中の第３
の可制御スイッチング手段に相当する。
【００１８】図６に示す第２発明の実施例ではコンデン
サ１１が必要以上に充電されない様に定電圧回路を使
い、コンデンサ１１による順バイアス電流を大きくでき
る様にコレクタ接地のトランジスタ等を使って３端子ス
イッチング手段を構成している。図５、図６の各実施例
において上述と同様にＰ、Ｎチャネルの相補トランジス
タなどを使用する等した３端子スイッチング回路もまた
可能である。
サ１１が必要以上に充電されない様に定電圧回路を使
い、コンデンサ１１による順バイアス電流を大きくでき
る様にコレクタ接地のトランジスタ等を使って３端子ス
イッチング手段を構成している。図５、図６の各実施例
において上述と同様にＰ、Ｎチャネルの相補トランジス
タなどを使用する等した３端子スイッチング回路もまた
可能である。
【００１９】尚、図５、図６各図の様にダイオード１０
７と抵抗１１２を追加接続しても良い。「この追加接続
が有る図５、図６の各実施例」と「図１、図３、図４の
各実施例を含め第１発明」には「この追加接続が無い図
５、図６の各実施例」に比べて直流電源４、５の直列回
路がコンデンサ１１を充電するため『その充電電圧を大
きくできる』という利点が有る。つまり、直流電源５の
電圧がゲート順バイアス電圧に比べて小さい時でも、直
流電源４の電圧が充分で有れば、充分なゲート順バイア
ス電圧を供給できるのである。
７と抵抗１１２を追加接続しても良い。「この追加接続
が有る図５、図６の各実施例」と「図１、図３、図４の
各実施例を含め第１発明」には「この追加接続が無い図
５、図６の各実施例」に比べて直流電源４、５の直列回
路がコンデンサ１１を充電するため『その充電電圧を大
きくできる』という利点が有る。つまり、直流電源５の
電圧がゲート順バイアス電圧に比べて小さい時でも、直
流電源４の電圧が充分で有れば、充分なゲート順バイア
ス電圧を供給できるのである。
【００２０】図７〜図１０各図に第３発明の実施例を１
つずつ示し、図１１〜図１３各図に第４発明の実施例を
１つずつ示す。いずれもインダクタンス手段を用いてい
る。
つずつ示し、図１１〜図１３各図に第４発明の実施例を
１つずつ示す。いずれもインダクタンス手段を用いてい
る。
【００２１】最後に、各実施例では主スイッチにＭＯＳ
・ＦＥＴ、ＩＧＢＴもしくはバイポーラ・トランジスタ
を主に使っているが、それぞれの代わりにバイポーラ・
トランジスタ、接合型ＦＥＴ、ＳＩＴ、ＩＧＢＴ、サイ
リスタ、ＧＴＯサイリスタあるいはＳＩサイリスタな
ど、可制御スイッチング手段ならノーマリィ・オン、ノ
ーマリィ・オフに関係無く何でも使うことができる。ス
イッチ２の代わりにもオン、オフ可能な可制御スイッチ
ング手段なら何でも使うことができる。また、逆向きに
直列接続した２つのツェナー・ダイオード１０の代わり
に抵抗など電圧降下手段なら何でも使うことができる。
さらに、抵抗１２又は１３等の代わりにそのゲートとド
レインを接続したノーマリィ・オフ型ＭＯＳ・ＦＥＴ、
そのゲートとソースを接続したノーマリィ・オン型ＦＥ
Ｔ、他の抵抗手段あるいは定電流手段など電流制限手段
なら何でも使うことができる。それぞれの置換えによっ
て新しい実施例（派生実施例）が派生する。それから、
各実施例あるいはそれから派生する各派生実施例におい
て各可制御スイッチング手段をそれと相補関係にある可
制御スイッチング手段（例：Ｎチャネル型ＦＥＴに対し
てＰチャネル型ＦＥＴ。）で１つずつ置換え、電圧極性
もしくは電圧方向の有る各構成要素（例：直流電源、ダ
イオード。）の向きを逆にした「元の実施例に対し電圧
極性もしくは電圧方向に関して対称的な関係に有る実施
例」もまた可能である。
・ＦＥＴ、ＩＧＢＴもしくはバイポーラ・トランジスタ
を主に使っているが、それぞれの代わりにバイポーラ・
トランジスタ、接合型ＦＥＴ、ＳＩＴ、ＩＧＢＴ、サイ
リスタ、ＧＴＯサイリスタあるいはＳＩサイリスタな
ど、可制御スイッチング手段ならノーマリィ・オン、ノ
ーマリィ・オフに関係無く何でも使うことができる。ス
イッチ２の代わりにもオン、オフ可能な可制御スイッチ
ング手段なら何でも使うことができる。また、逆向きに
直列接続した２つのツェナー・ダイオード１０の代わり
に抵抗など電圧降下手段なら何でも使うことができる。
さらに、抵抗１２又は１３等の代わりにそのゲートとド
レインを接続したノーマリィ・オフ型ＭＯＳ・ＦＥＴ、
そのゲートとソースを接続したノーマリィ・オン型ＦＥ
Ｔ、他の抵抗手段あるいは定電流手段など電流制限手段
なら何でも使うことができる。それぞれの置換えによっ
て新しい実施例（派生実施例）が派生する。それから、
各実施例あるいはそれから派生する各派生実施例におい
て各可制御スイッチング手段をそれと相補関係にある可
制御スイッチング手段（例：Ｎチャネル型ＦＥＴに対し
てＰチャネル型ＦＥＴ。）で１つずつ置換え、電圧極性
もしくは電圧方向の有る各構成要素（例：直流電源、ダ
イオード。）の向きを逆にした「元の実施例に対し電圧
極性もしくは電圧方向に関して対称的な関係に有る実施
例」もまた可能である。
【００２２】
【先 行 技 術】 ａ）特開平３−１７９８１５号 ｂ）実開平４−４４７３７号 ｃ）特開平４−１７０８１３号 ｄ）特開平５−１５１４４号 ｅ）特開平５−２６８０３７号 ｆ）特開平５−３０４４５３号
【図１】第１発明の１実施例を示す回路図である。
【図２】従来のスイッチング回路を示す回路図である。
【図３〜図４】第１発明の実施例を１つずつ示す回路図
である。
である。
【図５〜図６】第２発明の実施例を１つずつ示す回路図
である。
である。
【図７〜図１３】第３又は第４発明の実施例を１つずつ
示す回路図である。
示す回路図である。
【図１４〜図１５】第１発明の実施例を１つずつ示す回
路図である。
路図である。
Claims (7)
- 【請求項１】 第１の可制御スイッチング手段の制御電
極、主電極を制御電極ｃｅ１、主電極ｍｅ１ａ、主電極
ｍｅ１ｂと呼び、その駆動信号入力用に制御電極ｃｅ１
と主電極ｍｅ１ａが対を成すとしたときに、主電極ｍｅ
１ａ側に電圧降下手段が来て、オン・オフ可能な第２の
可制御スイッチング手段と前記第１の可制御スイッチン
グ手段で前記電圧降下手段を挟む様にこれらを第１、第
２の直流電源の直列回路の両端間に直列接続し、主電極
ｍｅ１ａ・制御電極ｃｅ１間に前記電圧降下手段を接続
し、前記第２の可制御スイッチング手段がオンのとき前
記第１、第２の直流電源、キャパシタンス手段、前記電
圧降下手段および前記第２の可制御スイッチング手段と
共に第１の閉回路を形成し、前記第２の可制御スイッチ
ング手段を流れる電流を制限する第１の電流制限手段を
設け、前記第２の可制御スイッチング手段がオフのとき
前記キャパシタンス手段が制御電極ｃｅ１・主電極ｍｅ
１ａ間を順バイアスする第２の閉回路を制御電極ｃｅ１
・主電極ｍｅ１ａ間に前記キャパシタンス手段と共に形
成し、その放電電流を制限する第２の電流制限手段を設
けたことを特徴とするスイッチング回路。 - 【請求項２】 主電極ｍｅ１ａに第１の非可制御スイッ
チング手段を接続して、前記第１の可制御スイッチング
手段と前記第１の非可制御スイッチング手段で１方向性
可制御スイッチング手段を形成したことを特徴とする請
求項１記載のスイッチング回路。 - 【請求項３】 前記第１、第２の直流電源の接続点と主
電極ｍｅ１ａの間に第２の非可制御スイッチング手段を
制御電極ｃｅ１・主電極ｍｅ１ａ間の逆バイアス方向に
接続したことを特徴とする請求項１又は２記載のスイッ
チング回路。 - 【請求項４】 請求項１、２又は３記載のスイッチング
回路において、前記第１の非可制御スイッチング手段の
開放端と前記第１、第２の直流電源の接続点の間に第３
の可制御スイッチング手段を接続したことを特徴とする
３端子スイッチング回路。 - 【請求項５】 第１の可制御スイッチング手段の制御電
極、主電極を制御電極ｃｅ１、主電極ｍｅ１ａ、主電極
ｍｅ１ｂと呼び、その駆動信号入力用に制御電極ｃｅ１
と主電極ｍｅ１ａが対を成すとしたときに、主電極ｍｅ
１ａ側に電圧降下手段が来て、オン・オフ可能な第２の
可制御スイッチング手段と前記第１の可制御スイッチン
グ手段で前記電圧降下手段を挟む様にこれらを第１、第
２の直流電源の直列回路の両端間に直列接続し、主電極
ｍｅ１ａ・制御電極ｃｅ１間に前記電圧降下手段を接続
し、前記第２の可制御スイッチング手段がオンのとき一
方の前記直流電源、キャパシタンス手段、前記電圧降下
手段および前記第２の可制御スイッチング手段と共に第
１の閉回路を形成し、前記第２の可制御スイッチング手
段を流れる電流を制限する第１の電流制限手段を設け、
前記第２の可制御スイッチング手段がオフのとき前記キ
ャパシタンス手段が制御電極ｃｅ１・主電極ｍｅ１ａ間
を順バイアスする第２の閉回路を制御電極ｃｅ１・主電
極ｍｅ１ａ間に前記キャパシタンス手段と共に形成し、
その放電電流を制限する第２の電流制限手段を設けたこ
とを特徴とするスイッチング回路。 - 【請求項６】 主電極ｍｅ１ａに第１の非可制御スイッ
チング手段を接続して、前記第１の可制御スイッチング
手段と前記第１の非可制御スイッチング手段で１方向性
可制御スイッチング手段を形成したことを特徴とする請
求項５記載のスイッチング回路。 - 【請求項７】 請求項５又は６記載のスイッチング回路
において、前記第１の非可制御スイッチング手段の開放
端と前記第１、第２の直流電源の接続点の間に第３の可
制御スイッチング手段を接続したことを特徴とする３端
子スイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7352468A JPH09232928A (ja) | 1995-12-18 | 1995-12-18 | スイッチング回路、３端子スイッチング回路、スイ ッチング回路および３端子スイッチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7352468A JPH09232928A (ja) | 1995-12-18 | 1995-12-18 | スイッチング回路、３端子スイッチング回路、スイ ッチング回路および３端子スイッチング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232928A true JPH09232928A (ja) | 1997-09-05 |
Family
ID=18424278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7352468A Pending JPH09232928A (ja) | 1995-12-18 | 1995-12-18 | スイッチング回路、３端子スイッチング回路、スイ ッチング回路および３端子スイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232928A (ja) |
-
1995
- 1995-12-18 JP JP7352468A patent/JPH09232928A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4445055A (en) | Circuit arrangement for controlling a power field-effect switching transistor | |
| US6236122B1 (en) | Load drive device | |
| KR930007794B1 (ko) | 소오스에 부하가 연결되어 있는 mosfet를 구동시키기 위한 회로배열 | |
| JPS6151810B1 (ja) | ||
| US4740722A (en) | Composite semiconductor device | |
| US5349242A (en) | Bidirectional switch circuit with automatic return-current path selector | |
| US4902921A (en) | Drive circuit for driving cascode bipolar-MOS circuit | |
| EP0296193A1 (en) | TTL COMPATIBLE CMOS INPUT CIRCUIT. | |
| US8138705B2 (en) | Circuit arrangement and method for controlling an electric load | |
| JPH06500210A (ja) | ３端子非反転形トランジスタスイッチ | |
| US4859927A (en) | Power supply with improved switching regulator | |
| JPH05199093A (ja) | Ｐ−チヤネル電界効果トランジスタ駆動回路 | |
| JP3553666B2 (ja) | 電源手段 | |
| JPH0430821Y2 (ja) | ||
| JP3508965B2 (ja) | スイッチ素子の駆動回路 | |
| JP2002111463A (ja) | Ｆｅｔの駆動回路およびスイッチング装置 | |
| JP4581231B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JP2805349B2 (ja) | スイッチング回路 | |
| JPH05175433A (ja) | 誘導性負荷定電流駆動用集積回路 | |
| JPH0755025B2 (ja) | 直流電源合成回路 | |
| JP3423780B2 (ja) | 絶縁型スイッチと絶縁型スイッチング回路 | |
| JP3333643B2 (ja) | １方向性絶縁型スイッチング回路と双方向性絶縁型スイッチング回路 | |
| JPH10164826A (ja) | 電源手段、容量性負荷の駆動回路、 可制御スイッチング手段の駆動回路、 及び、電源手段 | |
| JP3321218B2 (ja) | 駆動回路、１方向性絶縁型スイッチング回路、及び、双方向性絶縁型スイッチング回路 | |
| JP3057175B2 (ja) | スイッチング回路 |