JPH0923408A - デジタルオーディオ信号とデジタルビデオ信号との多重装置 - Google Patents
デジタルオーディオ信号とデジタルビデオ信号との多重装置Info
- Publication number
- JPH0923408A JPH0923408A JP7173639A JP17363995A JPH0923408A JP H0923408 A JPH0923408 A JP H0923408A JP 7173639 A JP7173639 A JP 7173639A JP 17363995 A JP17363995 A JP 17363995A JP H0923408 A JPH0923408 A JP H0923408A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- supplied
- digital
- video
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【課題】 基準信号の切り換えの必要をなくすようにす
ることを目的とする。 【解決手段】 ビデオシリアルデジタルインターフェー
ス信号にデジタルオーディオ信号を多重するようにした
デジタルオーディオ信号とデジタルビデオ信号との多重
装置において、この多重するデジタルオーディオ信号を
このビデオシリアルデジタルインターフェース信号を基
準信号として信号処理するようにしたものである。
ることを目的とする。 【解決手段】 ビデオシリアルデジタルインターフェー
ス信号にデジタルオーディオ信号を多重するようにした
デジタルオーディオ信号とデジタルビデオ信号との多重
装置において、この多重するデジタルオーディオ信号を
このビデオシリアルデジタルインターフェース信号を基
準信号として信号処理するようにしたものである。
Description
【０００１】
【発明の属する技術分野】本発明は例えば放送用のデジ
タルビデオ伝送に使用して好適なデジタルオーディオ信
号とデジタルビデオ信号との多重装置に関する。
タルビデオ伝送に使用して好適なデジタルオーディオ信
号とデジタルビデオ信号との多重装置に関する。
【０００２】
【従来の技術】従来のデジタルビデオ伝送の例として、
アナログビデオ信号をデジタル信号に変換したデジタル
ビデオ信号とアナログオーディオ信号をデジタル信号に
変換したデジタルオーディオ信号とを時分割多重した信
号をシリアル伝送し、放送時等にこれを復調して放送等
を行うようにしたものがある。
アナログビデオ信号をデジタル信号に変換したデジタル
ビデオ信号とアナログオーディオ信号をデジタル信号に
変換したデジタルオーディオ信号とを時分割多重した信
号をシリアル伝送し、放送時等にこれを復調して放送等
を行うようにしたものがある。
【０００３】斯る従来のデジタルビデオ信号とデジタル
オーディオ信号との多重装置として図３〜図５に示す如
きものが提案されている。この図３において、１はアナ
ログビデオ信号が入力されるビデオ信号入力端子を示
し、このビデオ信号入力端子１に供給される記録しよう
とするビデオ信号をアナログ信号をデジタル信号に変換
するビデオのアナログ−デジタル変換器２に供給する。
オーディオ信号との多重装置として図３〜図５に示す如
きものが提案されている。この図３において、１はアナ
ログビデオ信号が入力されるビデオ信号入力端子を示
し、このビデオ信号入力端子１に供給される記録しよう
とするビデオ信号をアナログ信号をデジタル信号に変換
するビデオのアナログ−デジタル変換器２に供給する。
【０００４】このビデオのアナログ−デジタル変換器２
としては、例えば図４（ＮＴＳＣ−４：２：２変換器）
に示す如く構成する。この図４においては、ビデオ信号
入力端子１に供給されるアナログビデオ信号をアナログ
−デジタル変換回路４１に供給すると共に同期信号分離
回路４２に供給する。この同期信号分離回路４２の出力
側に得られる同期信号を基準信号としてタイミング信号
発生回路４３に供給する。
としては、例えば図４（ＮＴＳＣ−４：２：２変換器）
に示す如く構成する。この図４においては、ビデオ信号
入力端子１に供給されるアナログビデオ信号をアナログ
−デジタル変換回路４１に供給すると共に同期信号分離
回路４２に供給する。この同期信号分離回路４２の出力
側に得られる同期信号を基準信号としてタイミング信号
発生回路４３に供給する。
【０００５】また、２ａは他のシステムの同期信号（外
部の同期信号）であるフレームシンクロナイザー信号が
供給されるフレームシンクロナイザー信号入力端子２ａ
に供給されるフレームシンクロナイザー信号を同期分離
回路４４に供給する。この同期分離回路４４の出力側に
得られる同期信号を基準信号としてタイミング信号発生
回路４３に供給する。
部の同期信号）であるフレームシンクロナイザー信号が
供給されるフレームシンクロナイザー信号入力端子２ａ
に供給されるフレームシンクロナイザー信号を同期分離
回路４４に供給する。この同期分離回路４４の出力側に
得られる同期信号を基準信号としてタイミング信号発生
回路４３に供給する。
【０００６】このタイミング信号発生回路４３において
は選択スイッチ４５の選択に応じた同期分離回路４２の
出力側に得られる自己のビデオ信号の同期信号又は同期
分離回路４４の出力側に得られる外部のフレームシンク
ロナイザー信号の同期信号を基準信号として例えば１
３．５ＭＨｚのサンプリング信号、クロック信号等を発
生する如くする。
は選択スイッチ４５の選択に応じた同期分離回路４２の
出力側に得られる自己のビデオ信号の同期信号又は同期
分離回路４４の出力側に得られる外部のフレームシンク
ロナイザー信号の同期信号を基準信号として例えば１
３．５ＭＨｚのサンプリング信号、クロック信号等を発
生する如くする。
【０００７】また、このアナログ−デジタル変換回路４
１の出力側に得られるデジタルビデオ信号を４ｆｓ−
４：２：２変換回路４６を介して、位相制御回路４７に
供給し、この位相制御回路４７の出力側が接続された出
力端子２ｂに４：２：２のビデオシリアルデジタルイン
ターフェース信号ＳＤＩを得る如くする。
１の出力側に得られるデジタルビデオ信号を４ｆｓ−
４：２：２変換回路４６を介して、位相制御回路４７に
供給し、この位相制御回路４７の出力側が接続された出
力端子２ｂに４：２：２のビデオシリアルデジタルイン
ターフェース信号ＳＤＩを得る如くする。
【０００８】この場合、このタイミング信号発生回路４
３に得られるサンプリング信号、クロック信号等を、ア
ナログ−デジタル変換回路４１、４ｆｓｃ−４：２：２
変換回路４６及び位相制御回路４７に供給する如くす
る。
３に得られるサンプリング信号、クロック信号等を、ア
ナログ−デジタル変換回路４１、４ｆｓｃ−４：２：２
変換回路４６及び位相制御回路４７に供給する如くす
る。
【０００９】また同期分離回路４２及び４４の夫々の出
力側に得られる同期信号を夫々選択スイッチ４５の選択
に応じて可動接点４８ａが切り換わる切換スイッチ４８
の一方及び他方の固定接点４８ｂ及び４８ｃに夫々供給
し、この切換スイッチ４８の可動接点４８ａを選択同期
信号出力端子２ｃに接続する。
力側に得られる同期信号を夫々選択スイッチ４５の選択
に応じて可動接点４８ａが切り換わる切換スイッチ４８
の一方及び他方の固定接点４８ｂ及び４８ｃに夫々供給
し、この切換スイッチ４８の可動接点４８ａを選択同期
信号出力端子２ｃに接続する。
【００１０】従って、選択同期信号出力端子２ｃには選
択スイッチ４５により選択された自己の同期信号又はシ
ステムのフレームシンクロナイザー信号の同期信号が得
られる。
択スイッチ４５により選択された自己の同期信号又はシ
ステムのフレームシンクロナイザー信号の同期信号が得
られる。
【００１１】この出力端子２ｂに得られる４：２：２の
ビデオシリアルデジタルインターフェース信号ＳＤＩを
ＡＶ多重回路３に供給し、また選択同期信号出力端子２
ｃに得られる同期信号をオーディオ信号のアナログ−デ
ジタル変換器４に基準信号として供給すると共にこのオ
ーディオ信号のアナログ−デジタル変換器４には２つの
オーディオ信号入力端子５ａ及び５ｂより２チャンネル
のアナログオーディオ信号が供給されている。
ビデオシリアルデジタルインターフェース信号ＳＤＩを
ＡＶ多重回路３に供給し、また選択同期信号出力端子２
ｃに得られる同期信号をオーディオ信号のアナログ−デ
ジタル変換器４に基準信号として供給すると共にこのオ
ーディオ信号のアナログ−デジタル変換器４には２つの
オーディオ信号入力端子５ａ及び５ｂより２チャンネル
のアナログオーディオ信号が供給されている。
【００１２】このオーディオ信号のアナログ−デジタル
変換器４の例を図５に示す。この図５につき説明する
に、オーディオ信号入力端子５ａ及び５ｂに供給される
アナログオーディオ信号を夫々アナログ−デジタル変換
回路５１及び５２に供給し、このアナログ−デジタル変
換回路５１及び５２の夫々出力信号をＡＥＳ／ＥＢＵエ
ンコーダ５３に夫々供給する。
変換器４の例を図５に示す。この図５につき説明する
に、オーディオ信号入力端子５ａ及び５ｂに供給される
アナログオーディオ信号を夫々アナログ−デジタル変換
回路５１及び５２に供給し、このアナログ−デジタル変
換回路５１及び５２の夫々出力信号をＡＥＳ／ＥＢＵエ
ンコーダ５３に夫々供給する。
【００１３】また、同期信号入力端子４ａに供給される
同期信号を垂直同期信号を分離する垂直同期分離回路５
４に供給する。この垂直同期分離回路５４の出力側に得
られる垂直同期信号を基準信号として、例えば４８ｋＨ
ｚの信号を発生するフェイズロックドループ回路（ＰＬ
Ｌ回路）５５に供給する。
同期信号を垂直同期信号を分離する垂直同期分離回路５
４に供給する。この垂直同期分離回路５４の出力側に得
られる垂直同期信号を基準信号として、例えば４８ｋＨ
ｚの信号を発生するフェイズロックドループ回路（ＰＬ
Ｌ回路）５５に供給する。
【００１４】このＰＬＬ回路５５の出力側に得られる同
期信号入力端子４ａに供給される同期信号に同期した４
８ｋＨｚの信号をタイミング信号発生回路５６に供給
し、このタイミング信号発生回路５６に得られる４８ｋ
Ｈｚのタイミング信号をアナログ−デジタル変換回路５
１及び５２にサンプリング信号として供給すると共にこ
のタイミング信号をＡＥＳ／ＥＢＵエンコーダ５３に供
給する。
期信号入力端子４ａに供給される同期信号に同期した４
８ｋＨｚの信号をタイミング信号発生回路５６に供給
し、このタイミング信号発生回路５６に得られる４８ｋ
Ｈｚのタイミング信号をアナログ−デジタル変換回路５
１及び５２にサンプリング信号として供給すると共にこ
のタイミング信号をＡＥＳ／ＥＢＵエンコーダ５３に供
給する。
【００１５】このＡＥＳ／ＥＢＵエンコーダ５３におい
ては、図６に示す如きオーディオ信号のデジタル信号で
あるＡＥＳ／ＥＢＵ信号が得られる。図６ＢはＡＥＳ／
ＥＢＵ信号のフレームフォーマットを示し、この図６Ａ
は４８ｋＨｚのタイミング信号を示し、また、この図６
Ｂのチャンネル信号のサブフレームフォーマットとして
は、図６Ｃ又はＤに示すどちらかの信号となされてい
る。このＡＥＳ／ＥＢＵ信号は一般に周知であり、その
詳細説明は省略する。
ては、図６に示す如きオーディオ信号のデジタル信号で
あるＡＥＳ／ＥＢＵ信号が得られる。図６ＢはＡＥＳ／
ＥＢＵ信号のフレームフォーマットを示し、この図６Ａ
は４８ｋＨｚのタイミング信号を示し、また、この図６
Ｂのチャンネル信号のサブフレームフォーマットとして
は、図６Ｃ又はＤに示すどちらかの信号となされてい
る。このＡＥＳ／ＥＢＵ信号は一般に周知であり、その
詳細説明は省略する。
【００１６】この図６において、Ｖはバリディティビッ
ト（Validity bit）、Ｕはユーザデータビット（User D
ate bit ）、Ｃはチャンネル状態ビット（Channel Stau
s bit ）、Ｐはパリティビット（Parity bit）、Ａｕｘ
は補助サンプルビット（Auxilliary sample bit ）であ
る。
ト（Validity bit）、Ｕはユーザデータビット（User D
ate bit ）、Ｃはチャンネル状態ビット（Channel Stau
s bit ）、Ｐはパリティビット（Parity bit）、Ａｕｘ
は補助サンプルビット（Auxilliary sample bit ）であ
る。
【００１７】このＡＥＳ／ＥＢＵエンコーダ５３の出力
側に得られるＡＥＳ／ＥＢＵ信号を出力端子４ｂを介し
て、ＡＶ多重回路３に供給する。このＡＶ多重回路３に
おいては、図７Ａ及びＢに示す如くビデオシリアルデジ
タルインターフェース信号ＳＤＩの部分にデジタルオー
ディオ信号アンシラリーデータ領域（Ancillary DateAr
ea ）４Ｓを時分割多重する如くする。
側に得られるＡＥＳ／ＥＢＵ信号を出力端子４ｂを介し
て、ＡＶ多重回路３に供給する。このＡＶ多重回路３に
おいては、図７Ａ及びＢに示す如くビデオシリアルデジ
タルインターフェース信号ＳＤＩの部分にデジタルオー
ディオ信号アンシラリーデータ領域（Ancillary DateAr
ea ）４Ｓを時分割多重する如くする。
【００１８】本例においては、このＡＶ多重回路３の出
力側に得られるビデオシリアルデジタルインターフェー
ス信号にデジタルオーディオ信号が時分割多重されたＡ
ＶＳＤＩ信号を例えばラウターで切換えた後、伝送して
記録媒体に配信する如くする。
力側に得られるビデオシリアルデジタルインターフェー
ス信号にデジタルオーディオ信号が時分割多重されたＡ
ＶＳＤＩ信号を例えばラウターで切換えた後、伝送して
記録媒体に配信する如くする。
【００１９】
【発明が解決しようとする課題】一般にデジタルオーデ
ィオ信号をビデオシリアルデジタルインターフェース信
号に時分割多重（マルチプレックス）するためには、デ
ジタルオーディオ信号が時分割多重するビデオ信号に同
期していることが必須条件である。
ィオ信号をビデオシリアルデジタルインターフェース信
号に時分割多重（マルチプレックス）するためには、デ
ジタルオーディオ信号が時分割多重するビデオ信号に同
期していることが必須条件である。
【００２０】この為、この従来例においては、図４に示
す如く選択スイッチ４５及び切換スイッチ４８を設け、
自己の同期信号又は使用するシステムのフレームシンク
ロナイザー信号の同期信号を切換えて使用する如くして
おり、上述従来例においては使用するシステムに応じて
供給する基準信号を切り換える必要がある不都合があっ
た。
す如く選択スイッチ４５及び切換スイッチ４８を設け、
自己の同期信号又は使用するシステムのフレームシンク
ロナイザー信号の同期信号を切換えて使用する如くして
おり、上述従来例においては使用するシステムに応じて
供給する基準信号を切り換える必要がある不都合があっ
た。
【００２１】本発明は斯る点に鑑み上述の如き基準信号
の切り換えの必要をなくすようにすることを目的とす
る。
の切り換えの必要をなくすようにすることを目的とす
る。
【００２２】
【課題を解決するための手段】本発明デジタルオーディ
オ信号とデジタルビデオ信号との多重装置はビデオシリ
アルデジタルインターフェース信号にデジタルオーディ
オ信号を多重するようにしたデジタルオーディオ信号と
デジタルビデオ信号との多重装置において、この多重す
るデジタルオーディオ信号をこのビデオシリアルデジタ
ルインターフェース信号を基準信号として信号処理する
ようにしたものである。
オ信号とデジタルビデオ信号との多重装置はビデオシリ
アルデジタルインターフェース信号にデジタルオーディ
オ信号を多重するようにしたデジタルオーディオ信号と
デジタルビデオ信号との多重装置において、この多重す
るデジタルオーディオ信号をこのビデオシリアルデジタ
ルインターフェース信号を基準信号として信号処理する
ようにしたものである。
【００２３】本発明によればデジタルオーディオ信号を
多重しようとするビデオシリアルデジタルインターフェ
ース信号を基準信号として信号処理するので、使用する
システムに無関係に自動的にデジタルオーディオ信号
が、このビデオシリアルデジタルインターフェース信号
に同期することになる。
多重しようとするビデオシリアルデジタルインターフェ
ース信号を基準信号として信号処理するので、使用する
システムに無関係に自動的にデジタルオーディオ信号
が、このビデオシリアルデジタルインターフェース信号
に同期することになる。
【００２４】
【発明の実施の形態】以下図１、図２を参照して本発明
デジタルオーディオ信号とデジタルビデオ信号との多重
装置の一実施例につき説明しよう。この図１、図２にお
いて図３、図４及び図５に対応する部分には同一符号を
付し、その詳細説明は省略する。
デジタルオーディオ信号とデジタルビデオ信号との多重
装置の一実施例につき説明しよう。この図１、図２にお
いて図３、図４及び図５に対応する部分には同一符号を
付し、その詳細説明は省略する。
【００２５】図１例においても、ビデオ信号入力端子１
に供給される記録しようとするビデオ信号をアナログ信
号をデジタル信号に変換するビデオのアナログ−デジタ
ル変換器２に供給する。
に供給される記録しようとするビデオ信号をアナログ信
号をデジタル信号に変換するビデオのアナログ−デジタ
ル変換器２に供給する。
【００２６】このビデオのアナログ−デジタル変換器２
としては従来と同様の図４（ＮＴＳＣ−４：２：２変換
器）に示す如きものが使用できるが、本例においては図
４において、切換スイッチ４８及び選択同期信号出力端
子２ｃ等は不要である。本例においても、この出力端子
２ｂに得られる４：２：２ビデオシリアルデジタルイン
ターフェース信号ＳＤＩをＡＶ多重回路３に供給する。
としては従来と同様の図４（ＮＴＳＣ−４：２：２変換
器）に示す如きものが使用できるが、本例においては図
４において、切換スイッチ４８及び選択同期信号出力端
子２ｃ等は不要である。本例においても、この出力端子
２ｂに得られる４：２：２ビデオシリアルデジタルイン
ターフェース信号ＳＤＩをＡＶ多重回路３に供給する。
【００２７】本例においては、この出力端子２ｂに得ら
れるビデオシリアルデジタルインターフェース信号ＳＤ
Ｉをオーディオ信号のアナログ−デジタル変換器６に基
準信号として供給すると共にこのオーディオ信号のアナ
ログ−デジタル変換器６に、２つのオーディオ信号入力
端子５ａ及び５ｂより２チャンネルのアナログのオーデ
ィオ信号を供給する。
れるビデオシリアルデジタルインターフェース信号ＳＤ
Ｉをオーディオ信号のアナログ−デジタル変換器６に基
準信号として供給すると共にこのオーディオ信号のアナ
ログ−デジタル変換器６に、２つのオーディオ信号入力
端子５ａ及び５ｂより２チャンネルのアナログのオーデ
ィオ信号を供給する。
【００２８】このオーディオ信号のアナログ−デジタル
変換器６の例を図２に示す。この図２につき説明するに
オーディオ信号入力端子５ａ及び５ｂに供給される記録
しようとするアナログのオーディオ信号を夫々アナログ
−デジタル変換回路５１及び５２に供給し、このアナロ
グ−デジタル変換回路５１及び５２の夫々のデジタルの
出力信号をＡＥＳ／ＥＢＵエンコーダ５３に夫々供給す
る。
変換器６の例を図２に示す。この図２につき説明するに
オーディオ信号入力端子５ａ及び５ｂに供給される記録
しようとするアナログのオーディオ信号を夫々アナログ
−デジタル変換回路５１及び５２に供給し、このアナロ
グ−デジタル変換回路５１及び５２の夫々のデジタルの
出力信号をＡＥＳ／ＥＢＵエンコーダ５３に夫々供給す
る。
【００２９】基準信号入力端子６ａに供給される出力端
子２ｂよりのビデオシリアルデジタルインターフェース
信号ＳＤＩをシリアルデータをパラレルデータに変換す
るシリーパラ変換回路６１に供給し、このシリーパラ変
換回路６１の出力側に得られるパラレル変換されたデジ
タルビデオ信号を垂直同期信号検出回路６２に供給す
る。この垂直同期信号検出回路６２の出力側に得られる
垂直同期信号を基準信号として、例えば４８ｋＨｚの信
号を発生するＰＬＬ回路５５に供給する。
子２ｂよりのビデオシリアルデジタルインターフェース
信号ＳＤＩをシリアルデータをパラレルデータに変換す
るシリーパラ変換回路６１に供給し、このシリーパラ変
換回路６１の出力側に得られるパラレル変換されたデジ
タルビデオ信号を垂直同期信号検出回路６２に供給す
る。この垂直同期信号検出回路６２の出力側に得られる
垂直同期信号を基準信号として、例えば４８ｋＨｚの信
号を発生するＰＬＬ回路５５に供給する。
【００３０】このＰＬＬ回路５５の出力側に得られる基
準信号入力端子６ａに供給されるビデオシリアルデジタ
ルインターフェース信号ＳＤＩに同期した４８ｋＨｚの
信号をタイミング信号発生回路５６に供給し、このタイ
ミング信号発生回路５６に得られる４８ｋＨｚのタイミ
ング信号をアナログ−デジタル変換回路５１及び５２に
サンプリング信号として供給すると共にこのタイミング
信号をＡＥＳ／ＥＢＵエンコーダ５３に供給する。
準信号入力端子６ａに供給されるビデオシリアルデジタ
ルインターフェース信号ＳＤＩに同期した４８ｋＨｚの
信号をタイミング信号発生回路５６に供給し、このタイ
ミング信号発生回路５６に得られる４８ｋＨｚのタイミ
ング信号をアナログ−デジタル変換回路５１及び５２に
サンプリング信号として供給すると共にこのタイミング
信号をＡＥＳ／ＥＢＵエンコーダ５３に供給する。
【００３１】このＡＥＳ／ＥＢＵエンコーダ５３におい
ては、図６に示す如きフォーマットのオーディオ信号の
デジタル信号であるＡＥＳ／ＥＢＵ信号が得られる。
ては、図６に示す如きフォーマットのオーディオ信号の
デジタル信号であるＡＥＳ／ＥＢＵ信号が得られる。
【００３２】このＡＥＳ／ＥＢＵエンコーダ５３の出力
側に得られるＡＥＳ／ＥＢＵ信号を出力端子６ｂを介し
て、ＡＶ多重回路３に供給する。このＡＶ多重回路３に
おいては、図７Ａ及びＢに示す如く、ビデオシリアルデ
ジタルインターフェース信号ＳＤＩの水平同期信号に対
応する部分に夫々デジタルオーディオ信号アンシラリー
データ領域（Ancillary Date Area ）４Ｓを時分割多重
する如くする。
側に得られるＡＥＳ／ＥＢＵ信号を出力端子６ｂを介し
て、ＡＶ多重回路３に供給する。このＡＶ多重回路３に
おいては、図７Ａ及びＢに示す如く、ビデオシリアルデ
ジタルインターフェース信号ＳＤＩの水平同期信号に対
応する部分に夫々デジタルオーディオ信号アンシラリー
データ領域（Ancillary Date Area ）４Ｓを時分割多重
する如くする。
【００３３】本例においては、このＡＶ多重回路３の出
力側に得られるビデオシリアルデジタルインターフェー
ス信号にデジタルオーディオ信号が時分割多重されたＡ
ＶＳＤＩ信号を例えば伝送ラウティングし、記録媒体に
配信する如くする。
力側に得られるビデオシリアルデジタルインターフェー
ス信号にデジタルオーディオ信号が時分割多重されたＡ
ＶＳＤＩ信号を例えば伝送ラウティングし、記録媒体に
配信する如くする。
【００３４】本例は上述の如く構成されているので、本
例によればデジタルオーディオ信号を多重しようとする
ビデオシリアルデジタルインターフェース信号ＳＤＩを
基準信号としてアナログ−デジタル変換及びＡＥＳ／Ｅ
ＢＵエンコードしているので、使用するシステムに無関
係に自動的にデジタルオーディオ信号の位相がビデオシ
リアルデジタルインターフェース信号ＳＤＩの位相に同
期することになり、従ってこの為の切り換えを何等必要
としない利益がある。
例によればデジタルオーディオ信号を多重しようとする
ビデオシリアルデジタルインターフェース信号ＳＤＩを
基準信号としてアナログ−デジタル変換及びＡＥＳ／Ｅ
ＢＵエンコードしているので、使用するシステムに無関
係に自動的にデジタルオーディオ信号の位相がビデオシ
リアルデジタルインターフェース信号ＳＤＩの位相に同
期することになり、従ってこの為の切り換えを何等必要
としない利益がある。
【００３５】尚本発明は上述実施例に限ることなく、本
発明の要旨を逸脱することなく、その他種々の構成が採
り得ることは勿論である。
発明の要旨を逸脱することなく、その他種々の構成が採
り得ることは勿論である。
【００３６】
【発明の効果】本発明によればデジタルオーディオ信号
を多重しようとするビデオシリアルデジタルインターフ
ェース信号を基準信号として信号処理しているので、使
用するシステムに無関係に自動的にデジタルオーディオ
信号の位相が、ビデオシリアルデジタルインターフェー
ス信号の位相に同期することになり、この為切り換えを
何等必要としない利益がある。
を多重しようとするビデオシリアルデジタルインターフ
ェース信号を基準信号として信号処理しているので、使
用するシステムに無関係に自動的にデジタルオーディオ
信号の位相が、ビデオシリアルデジタルインターフェー
ス信号の位相に同期することになり、この為切り換えを
何等必要としない利益がある。
【図１】本発明デジタルオーディオ信号とデジタルビデ
オ信号との多重装置の一実施例を示す構成図である。
オ信号との多重装置の一実施例を示す構成図である。
【図２】図１の要部の例を示す構成図である。
【図３】従来のデジタルオーディオ信号とデジタルビデ
オ信号との多重装置の例を示す構成図である。
オ信号との多重装置の例を示す構成図である。
【図４】図３の要部の例を示す構成図である。
【図５】図３の要部の例を示す構成図である。
【図６】本発明の説明に供する線図である。
【図７】本発明の説明に供する線図である。
１ ビデオ信号入力端子 ２ アナログ−デジタル変換器 ３ ＡＶ多重回路 ５ａ，５ｂ オーディオ信号入力端子 ６ アナログ−デジタル変換器 ６ａ 基準信号入力端子 ５１，５２ アナログ−デジタル変換回路 ５３ ＡＥＳ／ＥＢＵエンコーダ ５５ ＰＬＬ回路 ５６ タイミング信号発生回路 ６１ シリーパラ変換回路 ６２ 垂直同期信号検出回路
Claims (1)
- 【請求項１】 ビデオシリアルデジタルインターフェー
ス信号にデジタルオーディオ信号を多重するようにした
デジタルオーディオ信号とデジタルビデオ信号との多重
装置において、前記多重するデジタルオーディオ信号を
前記ビデオシリアルデジタルインターフェース信号を基
準信号として信号処理するようにしたことを特徴とする
デジタルオーディオ信号とデジタルビデオ信号との多重
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7173639A JPH0923408A (ja) | 1995-07-10 | 1995-07-10 | デジタルオーディオ信号とデジタルビデオ信号との多重装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7173639A JPH0923408A (ja) | 1995-07-10 | 1995-07-10 | デジタルオーディオ信号とデジタルビデオ信号との多重装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0923408A true JPH0923408A (ja) | 1997-01-21 |
Family
ID=15964343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7173639A Pending JPH0923408A (ja) | 1995-07-10 | 1995-07-10 | デジタルオーディオ信号とデジタルビデオ信号との多重装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0923408A (ja) |
-
1995
- 1995-07-10 JP JP7173639A patent/JPH0923408A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH077935B2 (ja) | 時分割多重分離装置 | |
| JP2553534B2 (ja) | テレビジヨン映像信号制御装置 | |
| JPH0923408A (ja) | デジタルオーディオ信号とデジタルビデオ信号との多重装置 | |
| JPH04361438A (ja) | ビデオ信号多重化方式およびその装置 | |
| JP2836678B2 (ja) | 映像音声多重装置 | |
| JPS61239736A (ja) | ビツトスチ−ル方式 | |
| JPH0235498B2 (ja) | ||
| JPH0738860A (ja) | ディジタル映像信号送信装置とディジタル映像信号受信装置 | |
| JP2953500B2 (ja) | ディジタル信号伝送システム | |
| JPH04364686A (ja) | 映像・音声多重伝送システム | |
| JP2000197072A (ja) | ディジタルシリアル映像信号の受信装置 | |
| JP2871904B2 (ja) | オクテット多重化装置 | |
| JP2679184B2 (ja) | ループ形多重化装置 | |
| JPH03113926A (ja) | 音声ディジタル多重化伝送方式 | |
| JPH066775A (ja) | 音声信号伝送方式 | |
| JPH11275534A (ja) | Ａｅｓ／ｅｂｕ音声分離・多重機能付きハイビジョンフレーム・シンクロナイザ装置 | |
| JPH0355930A (ja) | 通信装置 | |
| JPH0213878B2 (ja) | ||
| JPH0666743B2 (ja) | 映像多重伝送方式 | |
| JPH0394533A (ja) | 時分割多重化装置の伝送回路 | |
| JPS61269477A (ja) | 映像伝送及び受信方式 | |
| JPH0677921A (ja) | Ｐｃｍ端局装置でのｐｃｍ信号処理方式 | |
| JPH0575317B2 (ja) | ||
| JPH0541698A (ja) | 分離回路 | |
| JPH0715398A (ja) | 多重化チャネル生成方法とその回路 |