JPH0394533A - 時分割多重化装置の伝送回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マルチフレームを用いた時分割多重化装置の
伝送回路に関する。

〔従来の技術〕

従来の時分割多重化装置の伝送回路は、２０マルチフレ
ームで管理されているが、この種の多重化装置では外部
装置から入力される２４マルチフレーム位相を持ったフ
レームビットは伝送回路の入力側で削除して転送し、情
報信号のみを多重化することが一般的であり、装置内の
各パッケージ間では２４マルチフレーム位相もったフレ
ームビットは転送されなかった。

すなわち、２４チャンネルの６４ＫｂｐｓのＰＣＭ信号
は第６および第１２のマルチフレームで、第８ビット目
を用いて制御信号を送るビットスチール信号方式を用い
ており、時分割多重化装置は第１９３ビット目に信号位
置を示す２４／１２マルチフレーム同期用のフレームビ
ットが付いた１．５４４Ｍｂｐｓ信号が複数本入力され
、この入力信号を６４ＫｂｐｓのＰＣＭ信号ごとに多重
分離して入力とは別の１．５４４Ｍｂｐｓ信号に変換し
て出力するが、従来の装置ではフレームビットを入力側
で削除していた． 〔発明が解決しようとする課題〕 上述した従来の時分割多重化装置の伝送回路は、一般に
装置内部において２０マルチフレームで装置内の位相管
理を行う構成となっているので、２４マルチフレームで
伝送する信号を入力したとき２４マルチフレームのフレ
ームビットおよび位相情報を転送せず、従って信号授受
に際して２４マルチフレームで管理されるフレームビッ
トの位置合せができず、混乱するという問題点があった
． 本発明の目的は、所定フレームの１ビットを用いて制御
信号とするビットスチール方式により、上記問題点を解
決する時分割多重化装置の伝送回路を提供することにあ
る。

〔課題を解決するための手段〕

本発明による時分割多重化装置の伝送回路は、伝送路か
ら２４マルチフレームのデータを受信したときフレーム
同期信号を識別して出力する第１のフレーム同期回路と
、このフレーム同期回路の指示により伝送路から受信し
たビット列がらフレームビットを除く第１のデータ再生
回路と、このデータ再生回路の出力および第１のフレー
ム同期回路からのフレーム同期信号を入力し第８ビット
および第１ビットのそれぞれに所定のフレームビットを
付け替えてフレーム形戒する第１および第２のフレーム
付加回路と、これらフレーム付加回路の出力を入力して
フレームビットを検出しそれぞれのフレーム同期をとる
第２および第３のフレーム同期回路と、これらフレーム
同期回路と同一人力を入力としこれらフレーム同期回路
のそれぞれから同期信号を受信しそれぞれが付加された
フレームビットを削除して再生したデータを出力する第
２および第３のデータ再生回路と、前記第２・第３のフ
レーム同期回路から同期信号を受信して２４マルチフレ
ームの形成信号を発生するマルチフレーム管理回路と、
前記第２・第３のデータ再生回路の出力を入力し前記マ
ルチフレーム管理回路が出力する形成信号を受信して前
記伝送路から入力したと同一の２４マルチフレームのデ
ータと同一データに組立てて出力するフレーム組立回路
とを有する。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の一実施例を示すブ口ツク図である。

第１図において、時分割多重化された加入者回線を介し
て構内自動交換機（ＰＡＢＸ）から２４マルチフレーム
のデータを受信する伝送回路は、フレーム付加回路１１
・１２，フレーム組立回路３，データ再生回路２１・２
２・２３，フレーム同期回路３ｌ・３２・３３，および
マルチフレーム管理回路４１を有する。

データ再生回路２３はフレーム同期回路３３が受信して
認識した２４マルチフレームと同期をとり、構内自動交
換機から受信したビット列からフレームビットを除く。

フレーム付加回路１１１２はデータ再生回路２３の出力
データを受信し、データ再生回路２３のフレーム同期回
路２３により、装置内で一時的に用いられるフレームビ
ットを、フレーム付加回路１１・ｌ２それぞれで第８・
第１ビートのそれぞれに付け替える。フレーム付加回路
１１・１２の出力はそれぞれデータ再生回路２１・２２
およびフレーム同期回路３１・３２のそれぞれに入力さ
れる。

データ再生回路２１はフレーム付加回路１１から第８ビ
ットにフレームビットを付加したデータを入力し、同一
データを入力してフレーム同期をとるフレーム同期回路
３１の同期信号を受信して第８ビットを除く第１ビット
から第７ビットまでのデータを再生する。また、データ
再生回路２２はフレーム付加回路１２から第１ビットに
フレームビットを付加したデータを入力し、同一データ
を入力してフレーム同期をとるフレーム同期回路３２の
同期信号を受信して第２ビットから第８ビットまでのデ
ータをみて第８ビットを再生する。

マルチフレーム管理回路４１はフレーム同期回路３１．
３２から受信するフレームビットにより、２４マルチフ
レームの形成信号を発生する。

フレーム組立回路１３はデータ再生回路２１２２の出力
とともにマルチフレーム管理回路４１から２４マルチフ
レームの形成信号を入力し、データ再生回路２１の出力
により第１ビットから第７ビットを、またデータ再生回
路２２の出力により第８ビットをそれぞれ再生するとと
もに、各６．４Ｋビットごとに加入者回線がら入力する
２４マルチフレームと同一位相をもつ信号を再生して加
入者回路へ出力する。

〔発明の効果〕

以上説明したように本発明は、時分割多重化装置内部に
おいて、一時的なフレームビットを付加することにより
、送り手と受け手の間で２４マルチフレームで管理され
ている信号のビット位置を合わせることができる効果が
ある。

【図面の簡単な説明】

第１図は本発明の時分割多重化装置の伝送回路の一実施
例を示すブロック図である。 １１．１２・・・フレーム付加回路、１３・・・フレー
ム組立回路、２１，２２．２３・・・データ再生回路、
３１，３２．３３・・・フレーム同期回路、４１・・・
マルチフレーム管理回路。 力｛囚

Claims (1)

【特許請求の範囲】
1. 　伝送路から２４マルチフレームのデータを受信したと
   きフレーム同期信号を識別して出力する第１のフレーム
   同期回路と、このフレーム同期回路の指示により伝送路
   から受信したビット列からフレームビットを除く第１の
   データ再生回路と、このデータ再生回路の出力および第
   １のフレーム同期回路からのフレーム同期信号を入力し
   第８ビットおよび第１ビットのそれぞれに所定のフレー
   ムビットを付け替えてフレーム形成する第１および第２
   のフレーム付加回路と、これらフレーム付加回路の出力
   を入力してフレームビットを検出しそれぞれのフレーム
   同期をとる第２および第３のフレーム同期回路と、これ
   らフレーム同期回路と同一入力を入力としこれらフレー
   ム同期回路のそれぞれから同期信号を受信しそれぞれが
   付加されたフレームビットを削除して再生したデータを
   出力する第２および第３のデータ再生回路と、前記第２
   ・第３のフレーム同期回路から同期信号を受信して２４
   マルチフレームの形成信号を発生するマルチフレーム管
   理回路と、前記第２・第３のデータ再生回路の出力を入
   力し前記マルチフレーム管理回路が出力する形成信号を
   受信して前記伝送路から入力したと同一の２４マルチフ
   レームのデータと同一データに組立てて出力するフレー
   ム組立回路とを有することを特徴とする時分割多重化装
   置の伝送回路。