JPH0923568A - Open-phase detector of power supply - Google Patents
Open-phase detector of power supplyInfo
- Publication number
- JPH0923568A JPH0923568A JP17307995A JP17307995A JPH0923568A JP H0923568 A JPH0923568 A JP H0923568A JP 17307995 A JP17307995 A JP 17307995A JP 17307995 A JP17307995 A JP 17307995A JP H0923568 A JPH0923568 A JP H0923568A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- input
- signal
- detection
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 89
- 238000000034 method Methods 0.000 claims description 2
- 239000000843 powder Substances 0.000 abstract 1
- 230000000630 rising effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 230000018199 S phase Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は電源の欠相検出装置
に係り、インバータ等の電源の欠相検出などに用いて有
効な欠相検出装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an open-phase detecting device for a power supply, and more particularly to an open-phase detecting device effective for detecting open-phase of a power supply such as an inverter.
【0002】[0002]
【従来の技術】図7は従来の電源の欠相検出装置のブロ
ック図であって、同図において1はアナログ差動増幅
部、2は全波整流部、3a,3bはコンパレータ、4は
欠相検出出力部である。2. Description of the Related Art FIG. 7 is a block diagram of a conventional power supply phase loss detection apparatus. In FIG. 7, 1 is an analog differential amplification section, 2 is a full-wave rectification section, 3a and 3b are comparators, and 4 is a failure. It is a phase detection output unit.
【0003】図7の欠相検出装置において、入力電源
R,S,Tの各相の電圧を差動増幅部へ入力して、R,
S,Tの相電圧を検出し、この相電圧を全波整流する。
この全波整流波形をコンパレータ部で、基準電圧と比較
して、電源の欠相状態を検出する。In the phase loss detecting device of FIG. 7, the voltages of the respective phases of the input power supplies R, S and T are input to the differential amplifying section to generate R,
The phase voltage of S and T is detected, and this phase voltage is full-wave rectified.
The comparator section compares this full-wave rectified waveform with a reference voltage to detect the open phase state of the power supply.
【0004】[0004]
【発明が解決しようとする課題】従来の技術で示した検
出方法を用いると、アナログのオペアンプを使用する構
成のため、ハードウェアが複雑となり、検出ゲインの調
整が必要となる。When the detection method shown in the prior art is used, since the configuration uses an analog operational amplifier, the hardware becomes complicated and the detection gain needs to be adjusted.
【0005】一方、エレベータ制御においては、電源の
欠相に起因する制御リレー等の不動作を検出する必要が
あるため、この欠相検出が必要となり、ハードウエア構
成が複雑になっていた。On the other hand, in elevator control, since it is necessary to detect a malfunction of a control relay or the like due to a phase loss of a power source, this phase loss detection is required, and the hardware configuration is complicated.
【0006】本発明は上述の問題点に鑑みてなされたも
ので、その目的はハードウェアを簡略化し、ゲイン調整
が不要にして高性能な電源の欠相検出装置を提供するこ
とである。The present invention has been made in view of the above-mentioned problems, and an object thereof is to provide a high-performance open-phase detecting device for a power supply that simplifies hardware and does not require gain adjustment.
【0007】[0007]
【課題を解決するための手段】上記目的を達成するため
に、本発明の電源の欠相検出装置は、電源の各相の電圧
を入力とし、該各相の電圧の状態を検出する相入力検出
部と、前記相入力検出部の相検出信号を入力として、計
数処理する計数処理部と、前記相入力検出部の相検出信
号と前記計数処理部の計数処理信号を入力として演算処
理し、前記電源の欠相の有無を判別する演算処理部から
なり、前記演算処理部を、前記電源の各相または各相間
の電圧検出信号の変化を検出する信号状変検出部と、こ
の信号変検出部の検出信号と内部タイマーの計時信号を
入力として前記電圧検出信号の変化時刻を記録する時刻
記録部と、前記信号状変検出部の状変信号を入力として
割り込み処理を行う割り込み処理部、および前記時刻記
録部の時刻信号と割り込み処理部の割り込み信号を入力
として欠相検出を行う欠相検出演算部、によって構成し
たことを特徴とする。In order to achieve the above-mentioned object, a phase failure detecting device for a power supply according to the present invention uses a phase input for inputting a voltage of each phase of the power supply and detecting a state of the voltage of each phase. A detection unit, a phase detection signal of the phase input detection unit as an input, a counting processing unit that performs a count process, a phase detection signal of the phase input detection unit and a count processing signal of the count processing unit as an input, and arithmetic processing is performed. And a signal state change detection unit that detects a change in a voltage detection signal between each phase of the power supply or between the phases and the signal change detection unit. A time recording unit that records the change time of the voltage detection signal by inputting the detection signal of the unit and the time signal of the internal timer, and an interrupt processing unit that performs interrupt processing by inputting the state change signal of the signal state change detection unit, and With the time signal of the time recording unit Open phase detection calculating unit for performing phase loss detection interrupt signal interrupt processing unit as an input, characterized by being constituted by.
【0008】前記相入力検出部が、電源入力各相にそれ
ぞれ接続された発光ダイオードとこの発光ダイオードの
光を受光する受光トランジスタからなる各相ホトカプラ
と、この各相ホトカプラの前記発光ダイオードにそれぞ
れ逆並列接続されたダイオードと、前記受光トランジス
タの出力信号を入力とするロジック回路からなり、前記
各相に対応する発光ダイオードの出力側を共通に接続
し、前記各相に対応するロジック回路により相電圧を検
出する相電圧検出手段を備えている。The phase input detecting section includes a photocoupler for each phase including a light emitting diode connected to each phase of the power source input and a light receiving transistor for receiving light from the light emitting diode, and a reverse coupler for the light emitting diode of the photocoupler for each phase. A diode connected in parallel and a logic circuit that receives the output signal of the light receiving transistor as an input, the output side of the light emitting diode corresponding to each phase is commonly connected, and the phase voltage is applied by the logic circuit corresponding to each phase. Is provided with a phase voltage detecting means.
【0009】前記計数処理部がカウンタからなり、前記
演算処理部が、前記相入力検出部の相電圧信号を入力と
し、この相電圧信号と前記カウンタのカウント値から電
源の欠相を検出する手段を備えている。Means for detecting the open phase of the power source from the phase voltage signal of the phase input detection section and the count value of the counter, and the arithmetic processing section inputs the phase voltage signal of the phase input detection section. Is equipped with.
【0010】前記計数処理部が、前記相入力検出部の各
相電圧信号を入力としてロジック演算するロジック回路
と、このロジック回路のロジック演算出力信号を入力と
して計数するカウンタによって構成されている。The counting processing section is composed of a logic circuit for performing a logic operation with each phase voltage signal of the phase input detection section as an input, and a counter for counting with a logic operation output signal of the logic circuit as an input.
【0011】前記相入力検出部が前記電源の線間電圧を
検出する線間電圧検出部によって構成されている。The phase input detection section is composed of a line voltage detection section for detecting the line voltage of the power supply.
【0012】電源入力の各相から、共通点へ、抵抗とホ
トカプラの1次側ダイオード、このダイオードと逆並列
に接続されたダイオードを接続して電源の相電圧を検出
し、この検出電圧をCPUに接続された入力ポートと、
カウンタのゲート信号入力端子へ入力し、CPU入力ポ
ートの状態と、カウンタのカウント値から電源の欠相を
検出を行う。A resistor, a primary side diode of a photocoupler, and a diode connected in anti-parallel with this diode are connected from each phase of the power supply input to a common point to detect the phase voltage of the power supply, and the detected voltage is detected by the CPU. An input port connected to
The signal is input to the gate signal input terminal of the counter, and the phase failure of the power supply is detected from the state of the CPU input port and the count value of the counter.
【0013】電源入力の各相から、共通点へ、抵抗とホ
トカプラの1次側ダイオード、このダイオードと逆並列
に接続されたダイオードを接続して電源の相電圧を検出
し、この検出電圧をCPUに接続された入力ポートと、
この検出電圧の立ち上がり間隔を検出する回路へ入力
し、この立ち上がり間隔信号を、カウンタのゲート信号
入力端子へ入力し、CPU入力ポートの状態と、カウン
タのカウント値から電源の欠相を検出を行う。A resistor, a primary side diode of a photocoupler, and a diode connected in antiparallel to this diode are connected from each phase of the power supply input to a common point to detect the phase voltage of the power supply, and the detected voltage is detected by the CPU. An input port connected to
The rising interval signal of this detection voltage is input to the circuit, and this rising interval signal is input to the gate signal input terminal of the counter to detect the open phase of the power supply from the state of the CPU input port and the count value of the counter. .
【0014】電源入力の線間電圧を、抵抗とホトカプラ
の1次側ダイオード、このダイオードと逆並列に接続さ
れたダイオードを接続して電源の線間電圧を検出し、こ
の検出電圧をCPUに接続された入力ポートと、カウン
タのゲート信号入力端子へ入力し、CPU入力ポートの
状態と、カウンタのカウント値から電源の欠相を検出を
行う。The line voltage of the power supply input is connected to the resistor, the primary side diode of the photocoupler, and the diode connected in antiparallel with this diode to detect the line voltage of the power supply, and this detected voltage is connected to the CPU. The input signal is input to the selected input port and the gate signal input terminal of the counter, and the phase failure of the power supply is detected from the state of the CPU input port and the count value of the counter.
【0015】[0015]
第1の実施の形態 以下に本発明の実施の形態を図1〜図6を参照しながら
説明する。First Embodiment Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
【0016】図4は本発明の原理を示す電源の欠相検出
装置のブロック図であって、同図において10は電源の
各相の状態を検出する相入力検出部、20は相入力検出
部10の相検出信号を入力として計数処理する計数処理
部、30は演算処理部(CPU)で、データバス31を
通して計数処理部20からの計数データと、入力線32
を通して相入力検出部10からの相検出信号をもとに演
算処理して欠相検出信号を出力するとともに、制御線3
3を通して計数処理部20に制御信号を入力する。FIG. 4 is a block diagram of a power source open phase detecting device showing the principle of the present invention. In FIG. 4, 10 is a phase input detecting section for detecting the state of each phase of the power source, and 20 is a phase input detecting section. A counting processing unit for counting the phase detection signal of 10 as an input, 30 is an arithmetic processing unit (CPU), and the counting data from the counting processing unit 20 through the data bus 31 and the input line 32.
Through the phase detection signal from the phase input detection unit 10 to perform an arithmetic processing to output the open phase detection signal, and the control line 3
A control signal is input to the counting processing unit 20 through 3.
【0017】図1と図2は本発明の第1の実施の形態を
示すもので、図1は演算処理部30の具体的な構成を示
すブロック図、図2は相入力検出部10の具体例を示す
回路図である。図1において31は立ち上がり/立ち下
がりを検出する信号状変検出部、32は割込み処理部、
33は内部タイマー、34は時刻記録部、35は欠相検
出演算部である。図2に示すように、相入力検出部10
は、抵抗11〜13,ダイオード14,発光ダイオード
15と受光トランジスタ16からなるホトカプラ17R
(17S,17T),抵抗18およびロジック回路19
によって構成される。1 and 2 show a first embodiment of the present invention. FIG. 1 is a block diagram showing a specific configuration of the arithmetic processing section 30, and FIG. 2 is a specific example of the phase input detection section 10. It is a circuit diagram which shows an example. In FIG. 1, 31 is a signal state change detection unit for detecting rising / falling edges, 32 is an interrupt processing unit,
Reference numeral 33 is an internal timer, 34 is a time recording unit, and 35 is an open phase detection calculation unit. As shown in FIG. 2, the phase input detection unit 10
Is a photocoupler 17R including resistors 11 to 13, a diode 14, a light emitting diode 15 and a light receiving transistor 16.
(17S, 17T), resistor 18 and logic circuit 19
Composed of
【0018】抵抗11〜13,ホトカプラ17R(17
S,17T)の発光ダイオード15およびホトカプラ内
の発光ダイオード15に対して逆並列に接続されたダイ
オード14からなる回路によって1次側を構成し、2次
側をホトカプラの受光トランジスタ16と抵抗18およ
び受光トランジスタ16のオン・オフ状態を検出するロ
ジック回路19によって構成している。Resistors 11 to 13, photocoupler 17R (17
(S, 17T) light-emitting diode 15 and a diode 14 connected in antiparallel to the light-emitting diode 15 in the photocoupler constitutes the primary side, and the secondary side is the light-receiving transistor 16 and resistor 18 of the photocoupler and the secondary side. A logic circuit 19 for detecting the on / off state of the light receiving transistor 16 is used.
【0019】このように結線することにより、電源入力
R,S,T相の各相から共通接続点Aに相電圧が入力さ
れ、出力にはR,S,T相の各相の半周期毎にオン・オ
フする相電圧検出波形を得ることができる。この相電圧
検出波形を、計数処理部20のカウンタ21のゲート入
力端子と、CPU30の入力端子へ入力する。ゲート入
力端子が高レベル「1」のときクロック入力をカウント
する。By connecting in this way, a phase voltage is input from the respective phases of the power input R, S, T to the common connection point A, and the output is supplied for each half cycle of each phase of the R, S, T. A phase voltage detection waveform that turns on and off can be obtained. This phase voltage detection waveform is input to the gate input terminal of the counter 21 of the counting processor 20 and the input terminal of the CPU 30. Clock input is counted when the gate input terminal is high level "1".
【0020】この検出回路を用いると、各相の検出波形
が「1」である時間を検出することが可能となり、CP
U30へ入力した端子のレベルから各相の状態を知るこ
とが出来る。When this detection circuit is used, it becomes possible to detect the time when the detection waveform of each phase is "1".
The state of each phase can be known from the level of the terminal input to U30.
【0021】図3に示すように、入力電源の3相の各相
の半周期毎に相検出電圧波形が「1」、「0」を検出
し、これら検出波形が「1」の間だけカウンタ21がカ
ウントを行い、このカウント値から各相の「1」の期間
を知ることが出来る。As shown in FIG. 3, the phase detection voltage waveforms "1" and "0" are detected for each half cycle of each of the three phases of the input power supply, and the counter is detected only while these detection waveforms are "1". 21 counts, and the period of "1" of each phase can be known from this count value.
【0022】入力電源が欠相し完全に入力電圧が零にな
った場合には、各相の「1」の期間に変化が生じるた
め、カウント値が変化して、これを検出することが可能
となる。 図1の演算処理部30において、信号の立ち
上がり/立ち下がり検出する信号状変検出部31は相電
圧検出信号を入力として該検出信号の立ち上がり立ち下
がりを検出する。割込み処理部32は信号状変検出部3
1の状変信号の割込み処理を行う。時刻記録部34は信
号状変検出部の状変検出信号と内部タイマー33の時計
信号を入力として時刻を記録する。欠相検出演算部35
は割り込み処理部32と内部タイマー34の出力信号を
入力として欠相を検出する。When the input power supply is out of phase and the input voltage is completely zero, a change occurs in the period of "1" of each phase, so that the count value changes and can be detected. Becomes In the arithmetic processing unit 30 of FIG. 1, the signal state change detection unit 31 for detecting the rising / falling edge of a signal receives the phase voltage detection signal as input and detects the rising / falling edge of the detection signal. The interrupt processing unit 32 is the signal state change detection unit 3
Interrupt processing of the state change signal 1 is performed. The time recording unit 34 records the time by inputting the state change detection signal of the signal state change detection unit and the clock signal of the internal timer 33. Open phase detection calculation unit 35
Detects an open phase by using the output signals of the interrupt processing unit 32 and the internal timer 34 as inputs.
【0023】第1の実施の形態の形態の欠相検出装置に
よれば、相電圧検出波形を、演算部30の高速入力端子
へ入力する。この端子は、CPU内部のタイマーに接続
していて、各端子のレベルの立ち上がりと立ち下がりの
時刻を記録することができる。従って、各相の検出波形
が1ある時間を検出することが可能となり、併せて各端
子のレベルから各相の状態を知ることができる。According to the open phase detecting apparatus of the first embodiment, the phase voltage detection waveform is input to the high speed input terminal of the arithmetic unit 30. This terminal is connected to a timer inside the CPU and can record the rising and falling times of the level of each terminal. Therefore, it becomes possible to detect the time when the detected waveform of each phase is one, and also the state of each phase can be known from the level of each terminal.
【0024】入力電源が欠相し完全に入力電圧が零とな
った場合には、CPU30に入力した端子のレベルが
「0」に固定されるため、これを検出することが可能と
なり、また入力電源のいずれかの相が電圧低下を起こし
た場合には、各相の「1」の時間に変化が生じるため、
これを検出することが可能となる。When the input power supply is open-phase and the input voltage is completely zero, the level of the terminal input to the CPU 30 is fixed at "0", and this can be detected, and the input can be performed. When the voltage of any one of the phases of the power supply drops, the time of "1" of each phase changes.
It becomes possible to detect this.
【0025】第2の実施の形態 この第2の実施の形態においては、前述の第1の実施の
形態と同じ回路を用いる。すなわち、図1と図2に示す
ように、内部タイマー33の各端子の立ち上がりの時刻
を記録することが可能なため、R相の立ち上がりからS
相の立ち上がりまで(あるいはS相−T相、T相−R
相)の位相差を検出することが可能となる。併せて、各
端子のレベルから各相の状態を知ることが出来る。Second Embodiment In the second embodiment, the same circuit as that of the first embodiment is used. That is, as shown in FIGS. 1 and 2, since it is possible to record the rising time of each terminal of the internal timer 33, it is possible to record from the rising of the R phase to the S
Until the rising of the phase (or S phase-T phase, T phase-R
It is possible to detect the phase difference of (phase). At the same time, the state of each phase can be known from the level of each terminal.
【0026】入力電源が欠相し完全に入力電圧が零とな
った場合には、CPUに入力した端子のレベルが「0」
に固定されるため、これを検出することが可能となり、
また入力電源のいずれかの相が電圧低下を起こした場合
には、位相差に変化が生じるため、これを検出すること
が可能となる。When the input power supply is out of phase and the input voltage is completely zero, the level of the terminal input to the CPU is "0".
Since it is fixed to, it becomes possible to detect this,
Further, when a voltage drop occurs in one of the phases of the input power source, the phase difference changes, and this can be detected.
【0027】第3の実施の形態 この第3の実施の形態においては、第1及び第2の実施
の形態と同じ回路を用いる。CPU30の高速入力端子
は、各端子の立ち上がり又は立ち下がりに反応して、即
時割り込み処理が行えるようになっている。Third Embodiment In the third embodiment, the same circuit as in the first and second embodiments is used. The high-speed input terminal of the CPU 30 responds to rising or falling of each terminal so that it can perform immediate interrupt processing.
【0028】そこで、その立ち下がり及び立ち下がりが
起こる度に、3相の状態がどのように変化するかを検出
し、あらかじめ決めておいたパターンと一致しない場合
にはいずれかの相が欠相と判定する。また、入力電源が
欠相完全に入力電圧が零となった場合には、CPU30
に入力した端子のレベルが「0」に固定されるため、こ
れを検出することが可能である。Therefore, it is detected how the states of the three phases change each time the falling edge and the falling edge occur, and if any of the phases does not match the predetermined pattern, one of the phases is missing. To determine. If the input power supply is completely open phase and the input voltage is zero, the CPU 30
Since the level of the terminal input to is fixed to "0", this can be detected.
【0029】第4の実施の形態 この第4の実施の形態においては図1と図5の回路を用
いる。すなわち、図1の回路における入力に、図6の線
間電圧検出の出力を用いるものである。相入力検出部1
0として、図5に示す線間電圧検出回路を用いる。Fourth Embodiment In the fourth embodiment, the circuits of FIGS. 1 and 5 are used. That is, the output of the line voltage detection of FIG. 6 is used for the input in the circuit of FIG. Phase input detector 1
As 0, the line voltage detection circuit shown in FIG. 5 is used.
【0030】線間電圧検出回路は、図5に示すように、
電源入力R,S,T相の各相の線間に、抵抗11〜1
3,ホトカプラ17R(17S,17T),ホトカプラ
の発光ダイオード15と逆並列に接続したダイオード1
4からなる回路で1次側を構成し、2次側をホトカプラ
の受光トランジスタ16と抵抗18、および受光トラン
ジスタ16のオン・オフ状態を検出するロジック回路1
9で構成している。このように結線することにより、出
力にはR−S間,S−T間,T−R間の線間電圧の半周
期毎にオン・オフする線間電圧検出波形を得ることがで
きる。この線間電圧検出波形をCPUの高速入力端子へ
入力する。The line voltage detection circuit, as shown in FIG.
Resistors 11 to 1 are provided between the lines of the power input R, S, and T phases.
3, photocoupler 17R (17S, 17T), diode 1 connected in antiparallel with the light emitting diode 15 of the photocoupler
A logic circuit 1 for detecting the on / off state of the phototransistor 16 and the resistor 18 of the photocoupler and the phototransistor 16 on the secondary side of which the primary side is constituted by a circuit composed of 4
9. By connecting in this way, it is possible to obtain a line voltage detection waveform that is turned on / off for each half cycle of the line voltage between R-S, S-T, and T-R. This line voltage detection waveform is input to the high speed input terminal of the CPU.
【0031】CPU30の内部タイマー33を使い、R
−S間の検出電圧が「1」となる立ち上がり時点から、
S−T間の検出電圧が1となる立ち上がり時点までの位
相差を検出することが可能となり、併せてCPU30へ
入力し端子のレベル各線間の状態を知ることが出来る。
他の線間も同様である。Using the internal timer 33 of the CPU 30, R
From the rising time when the detection voltage between −S becomes “1”,
It is possible to detect the phase difference until the rising time at which the detection voltage between S and T becomes 1, and also input to the CPU 30 to know the state between the level lines of the terminals.
The same applies to other lines.
【0032】入力電源が欠相し完全に入力電圧が零とな
った場合には、CPUに入力した端子のレベルが0に固
定されるため、これを検出することが可能となり、また
入力電源のいずれかの相が電圧低下を起こした場合に
は、各線間の位相差に変化が生じるため、これを検出す
ることが可能となる。When the input power supply is open-phase and the input voltage is completely zero, the level of the terminal input to the CPU is fixed to 0, which makes it possible to detect this and also to detect the input power supply. When a voltage drop occurs in any of the phases, the phase difference between the lines changes, and this can be detected.
【0033】第5の実施の形態 この第5の実施の形態としては、図6における回路の入
力として、図5に示す線間電圧の検出の出力を使用す
る。線間電圧検出の波形を、R相「1」、S相「0」で
出力「1」、S相「1」、S相「1」、T相「0」で、
出力「1」、T相「1」、R相「0」で出力1となるロ
ジックに入力し、この出力をカウンタ21のゲート入力
端子とCPU30の入力端子へ入力する。Fifth Embodiment In the fifth embodiment, the output of the detection of the line voltage shown in FIG. 5 is used as the input of the circuit in FIG. The waveform of the line voltage detection is R phase "1", S phase "0" output "1", S phase "1", S phase "1", T phase "0",
The output 1 is input to the logic that becomes the output 1 at the T phase “1” and the R phase “0”, and this output is input to the gate input terminal of the counter 21 and the input terminal of the CPU 30.
【0034】R−S間の検出電圧が1となる立ち上がり
時点から、S−T間の検出電圧が1となる立ち上がり時
点までの位相差を検出することが可能となり、併せてC
PU30へ入力し端子のレベル各線間の状態を知ること
が出来る。他の線間も同様である。It is possible to detect the phase difference from the rising time at which the detection voltage between R and S becomes 1 to the rising time at which the detection voltage between S and T becomes 1, and in addition, C
It is possible to know the state between the levels of terminals by inputting to the PU 30. The same applies to other lines.
【0035】入力電源が欠相し完全に入力電圧が零とな
った場合には、CPU30に入力した端子のレベルが
「0」に固定されるため、これを検出することが可能と
なり、また入力電源のいずれかの相が電圧低下を起こし
た場合には、各線間の位相差に変化が生じるため、これ
を検出することが可能となる。When the input power supply is out of phase and the input voltage is completely zero, the level of the terminal input to the CPU 30 is fixed at "0", and this can be detected, and the input can be performed. When a voltage drop occurs in any phase of the power supply, the phase difference between the lines changes, which can be detected.
【0036】[0036]
【発明の効果】本発明は上述の如くであって、インバー
タ運転において、欠相検出を行い、保護をかけることに
よって、リレー等の誤動作を防ぎ、インバータの安定確
実な運転を行うことができる。As described above, the present invention is capable of preventing malfunction of a relay or the like and performing stable and reliable operation of the inverter by detecting the open phase and protecting the inverter during the operation of the inverter.
【0037】本発明をインバータの欠相検出回路に適用
することにより、調整を不要とし、ハードウェアを大幅
に簡略化することが可能となる。また、電源部と制御回
路部をホトカプラで絶縁する構成とし、耐ノイズ性の向
上や、主回路部の絶縁耐圧・絶縁抵抗試験を行うための
特別の工夫を要しなくしている。By applying the present invention to the open-phase detecting circuit of the inverter, the adjustment becomes unnecessary and the hardware can be greatly simplified. Further, the power supply section and the control circuit section are insulated from each other by a photocoupler so that noise resistance is improved and no special device for conducting a withstand voltage / insulation resistance test of the main circuit section is required.
【図1】本発明の実施の形態による電源の欠相検出装置
の演算処理部の構成を示すブロック図。FIG. 1 is a block diagram showing a configuration of an arithmetic processing unit of a power supply phase loss detection apparatus according to an embodiment of the present invention.
【図2】欠相検出装置の回路図。FIG. 2 is a circuit diagram of a phase loss detection device.
【図3】欠相検出装置の動作波形図。FIG. 3 is an operation waveform diagram of the open phase detection device.
【図4】本発明による電源の欠相検出装置のブロック
図。FIG. 4 is a block diagram of a power supply phase loss detection apparatus according to the present invention.
【図5】欠相検出装置の相入力検出部の回路図。FIG. 5 is a circuit diagram of a phase input detection unit of the phase loss detection device.
【図6】電源の欠相検出装置の計数処理部のブロック
図。FIG. 6 is a block diagram of a count processing unit of the power supply phase loss detection apparatus.
【図7】従来のエレベータ電源の欠相検出装置のブロッ
ク図。FIG. 7 is a block diagram of a conventional phase loss detection device for an elevator power supply.
【符号の説明】 10…相入力検出部 11〜14…抵抗 14…ダイオード 15…発光ダイオード 16…受光トランジスタ 17R,17S,17T…ホトカプラ 18…抵抗 19…ロジック回路 20…計数処理部 21…カウンタ 22…ロジック回路 30…演算処理部(CPU) 31…信号状変検出部 32…割り込み制御部 33…内部タイマー 34…時刻記録部 35…欠相検出演算部[Explanation of Codes] 10 ... Phase Input Detection Unit 11 to 14 ... Resistor 14 ... Diode 15 ... Light Emitting Diode 16 ... Photosensitive Transistor 17R, 17S, 17T ... Photocoupler 18 ... Resistor 19 ... Logic Circuit 20 ... Count Processing Unit 21 ... Counter 22 ... logic circuit 30 ... arithmetic processing unit (CPU) 31 ... signal change detection unit 32 ... interrupt control unit 33 ... internal timer 34 ... time recording unit 35 ... open phase detection arithmetic unit
Claims (5)
電圧の状態を検出する相入力検出部と、前記相入力検出
部の相検出信号を入力として、計数処理する計数処理部
と、前記相入力検出部の相検出信号と前記計数処理部の
計数処理信号を入力として演算処理し、前記電源の欠相
の有無を判別する演算処理部からなり、前記演算処理部
を、 前記電源の各相または各相間の電圧検出信号の変化を検
出する信号状変検出部と、 この信号変検出部の検出信号と内部タイマーの計時信号
を入力として前記電圧検出信号の変化時刻を記録する時
刻記録部と、 前記信号状変検出部の状変信号を入力として割り込み処
理を行う割り込み処理部、および前記時刻記録部の時刻
信号と割り込み処理部の割り込み信号を入力として欠相
検出を行う欠相検出演算部、 によって構成したことを特徴とする、 電源の欠相検出装置。1. A phase input detection unit that receives the voltage of each phase of a power supply and detects the state of the voltage of each phase, and a counting processing unit that counts the phase detection signal of the phase input detection unit as an input. And a phase detection signal of the phase input detection unit and a count processing signal of the count processing unit as an input to perform a calculation process, and to determine whether there is a missing phase of the power source. A signal state change detection unit that detects a change in the voltage detection signal of each phase of the power supply or between each phase, and records the change time of the voltage detection signal by inputting the detection signal of this signal change detection unit and the clock signal of the internal timer. A time recording unit, an interrupt processing unit that performs interrupt processing by inputting the state change signal of the signal state change detection unit, and a phase loss detection that inputs the time signal of the time recording unit and the interrupt signal of the interrupt processing unit Phase detection calculation unit, An open-phase detecting device for a power supply, characterized by being configured by.
れぞれ接続された発光ダイオードとこの発光ダイオード
の光を受光する受光トランジスタからなる各相ホトカプ
ラと、この各相ホトカプラの前記発光ダイオードにそれ
ぞれ逆並列接続されたダイオードと、前記受光トランジ
スタの出力信号を入力とするロジック回路からなり、前
記各相に対応する発光ダイオードの出力側を共通に接続
し、前記各相に対応するロジック回路により相電圧を検
出する相電圧検出手段を備えていることを特徴とする請
求項1による電源の欠相検出装置。2. A phase photodetector, wherein each phase photodetector is composed of a light emitting diode connected to each phase of a power source input and a phototransistor for receiving light from the light emitting diode, and the light emitting diode of the photocoupler for each phase. Each of the diodes is connected in anti-parallel and a logic circuit that receives the output signal of the light receiving transistor as an input. The output sides of the light emitting diodes corresponding to the respective phases are commonly connected, and the logic circuits corresponding to the respective phases are used. 2. The power supply phase loss detection apparatus according to claim 1, further comprising phase voltage detection means for detecting a phase voltage.
記演算処理部が、前記相入力検出部の相電圧信号を入力
とし、この相電圧信号と前記カウンタのカウント値から
電源の欠相を検出する手段を備えていることを特徴とす
る請求項1によるエレベータ電源の欠相検出装置。3. The count processing unit is composed of a counter, and the arithmetic processing unit receives the phase voltage signal of the phase input detection unit as an input, and detects a phase loss of the power supply from the phase voltage signal and the count value of the counter. 2. An elevator power supply open-phase detection device according to claim 1, further comprising:
各相電圧信号を入力としてロジック演算するロジック回
路と、このロジック回路のロジック演算出力信号を入力
として計数するカウンタによって構成されていることを
特徴とする請求項1による電源の欠相検出装置。4. The counting processing section is composed of a logic circuit that performs a logical operation with each phase voltage signal of the phase input detection section as an input, and a counter that counts with a logic operation output signal of this logic circuit as an input. The power supply phase loss detecting device according to claim 1.
を検出する線間電圧検出部によって構成されていること
を特徴とする請求項1による電源の欠相検出装置。5. The power supply phase loss detection device according to claim 1, wherein the phase input detection unit is configured by a line voltage detection unit that detects a line voltage of the power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17307995A JPH0923568A (en) | 1995-07-10 | 1995-07-10 | Open-phase detector of power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17307995A JPH0923568A (en) | 1995-07-10 | 1995-07-10 | Open-phase detector of power supply |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0923568A true JPH0923568A (en) | 1997-01-21 |
Family
ID=15953822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17307995A Pending JPH0923568A (en) | 1995-07-10 | 1995-07-10 | Open-phase detector of power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0923568A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003153429A (en) * | 2001-11-15 | 2003-05-23 | Daiwa Industries Ltd | Open-phase detection method and apparatus for three-phase power supply |
-
1995
- 1995-07-10 JP JP17307995A patent/JPH0923568A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003153429A (en) * | 2001-11-15 | 2003-05-23 | Daiwa Industries Ltd | Open-phase detection method and apparatus for three-phase power supply |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10117484A (en) | Ac uninterruptive power circuit normally supplied with commercial power | |
| JPH0923568A (en) | Open-phase detector of power supply | |
| JPH099486A (en) | Open phase detector for elevator power supply | |
| JP3812350B2 (en) | Power converter | |
| JPH0843453A (en) | Voltage drop detection circuit | |
| JPH0335170A (en) | Detecting circuit for ac power supply failure | |
| JPH04262272A (en) | Judging device for input state of three phase | |
| JP2721016B2 (en) | Flowmeter | |
| JP2752661B2 (en) | Signal detection circuit | |
| JPS583523A (en) | Power source malfunction detecting system | |
| JPH0219848Y2 (en) | ||
| JPS62287165A (en) | Dc voltage detecting circuit | |
| JP3453826B2 (en) | Arithmetic unit to obtain integral or average value | |
| JP2539700Y2 (en) | Digital signal transfer circuit | |
| JPH0782041B2 (en) | Power supply abnormality detection method | |
| JPH0121436Y2 (en) | ||
| JPS6133523Y2 (en) | ||
| KR100308267B1 (en) | Position detection apparatus of brushless dc motor | |
| JPH0726713Y2 (en) | Thermocouple peripheral circuit | |
| JPH05284640A (en) | Abnormality detector for inverter | |
| JPS6395813A (en) | Missing pkase detection circuit for inverter | |
| JPS6317018Y2 (en) | ||
| JPS623384B2 (en) | ||
| JPH02250686A (en) | Rotation direction detector for motor | |
| JPH0424959B2 (en) |