JPH09237199A - スキャンパス故障検出回路 - Google Patents
スキャンパス故障検出回路Info
- Publication number
- JPH09237199A JPH09237199A JP8042388A JP4238896A JPH09237199A JP H09237199 A JPH09237199 A JP H09237199A JP 8042388 A JP8042388 A JP 8042388A JP 4238896 A JP4238896 A JP 4238896A JP H09237199 A JPH09237199 A JP H09237199A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- flip
- flop
- path
- scan path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims description 18
- 238000005070 sampling Methods 0.000 claims description 4
- 238000012423 maintenance Methods 0.000 abstract description 23
- 238000000034 method Methods 0.000 description 34
- 238000010586 diagram Methods 0.000 description 12
- 230000002950 deficient Effects 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 101100075512 Oryza sativa subsp. japonica LSI2 gene Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 大規模集積回路単位で故障を的確に検出し、
分解能を向上させる。 【解決手段】 保守パネル７のキーボードからサービス
プロセッサ６と診断制御装置５とＩＦ回路４とを経由し
て所定のＦ／Ｆ１０，１２，１３，１５に期待値を設定
した後に、所定のＦ／Ｆ１０，１２，１３，１５に期待
値が正しく設定されたかを確認する。保守パネル７のキ
ーボードからサービスプロセッサ６と診断制御装置５と
ＩＦ回路４とを経由してＦ／Ｆ１０〜１５の状態をスキ
ャンアウトし、診断制御装置５及びサービスプロセッサ
６でスキャンアウトしたデータと期待値とを比較した結
果と所定のＦ／Ｆ１０，１２，１３，１５各々から読出
した内容とを基に被疑ＬＳＩを特定する。
分解能を向上させる。 【解決手段】 保守パネル７のキーボードからサービス
プロセッサ６と診断制御装置５とＩＦ回路４とを経由し
て所定のＦ／Ｆ１０，１２，１３，１５に期待値を設定
した後に、所定のＦ／Ｆ１０，１２，１３，１５に期待
値が正しく設定されたかを確認する。保守パネル７のキ
ーボードからサービスプロセッサ６と診断制御装置５と
ＩＦ回路４とを経由してＦ／Ｆ１０〜１５の状態をスキ
ャンアウトし、診断制御装置５及びサービスプロセッサ
６でスキャンアウトしたデータと期待値とを比較した結
果と所定のＦ／Ｆ１０，１２，１３，１５各々から読出
した内容とを基に被疑ＬＳＩを特定する。
Description
【０００１】
【発明の属する技術分野】本発明はスキャンパス故障検
出回路に関し、特に複数の大規模集積回路各々のフリッ
プフロップを縦続接続してなるスキャンパスの故障検出
方法に関する。
出回路に関し、特に複数の大規模集積回路各々のフリッ
プフロップを縦続接続してなるスキャンパスの故障検出
方法に関する。
【０００２】
【従来の技術】従来、この種のスキャンパス故障検出方
法としては、複数の集積回路各々のフリップフロップ
（以下、Ｆ／Ｆとする）を縦続接続してなるスキャンパ
スにおいて集積回路毎にスキャン出力を取出して故障部
品を割り出す方法がある。
法としては、複数の集積回路各々のフリップフロップ
（以下、Ｆ／Ｆとする）を縦続接続してなるスキャンパ
スにおいて集積回路毎にスキャン出力を取出して故障部
品を割り出す方法がある。
【０００３】この方法の場合、スキャンパスへのデータ
を“０”に固定して入力し、集積回路毎にスキャン出力
を取出して各集積回路内のＦ／Ｆが“１”側に故障して
いるかどうかを検出する。
を“０”に固定して入力し、集積回路毎にスキャン出力
を取出して各集積回路内のＦ／Ｆが“１”側に故障して
いるかどうかを検出する。
【０００４】このとき、スキャンパス上に“１”側に故
障しているＦ／Ｆがあれば、その故障したＦ／Ｆを含む
集積回路以降のスキャンアウト側の集積回路のスキャン
出力が“１”となり、故障したＦ／Ｆを含む集積回路よ
りもスキャンイン側の集積回路のスキャン出力が“０”
となる。したがって、それらのスキャン出力を基に故障
したＦ／Ｆを含む集積回路を特定することが可能とな
る。
障しているＦ／Ｆがあれば、その故障したＦ／Ｆを含む
集積回路以降のスキャンアウト側の集積回路のスキャン
出力が“１”となり、故障したＦ／Ｆを含む集積回路よ
りもスキャンイン側の集積回路のスキャン出力が“０”
となる。したがって、それらのスキャン出力を基に故障
したＦ／Ｆを含む集積回路を特定することが可能とな
る。
【０００５】同様に、スキャンパスへのデータを“１”
に固定して入力し、集積回路毎にスキャン出力を取出し
て各集積回路内のＦ／Ｆが“０”側に故障しているかど
うかを検出する。
に固定して入力し、集積回路毎にスキャン出力を取出し
て各集積回路内のＦ／Ｆが“０”側に故障しているかど
うかを検出する。
【０００６】このとき、スキャンパス上に“０”側に故
障しているＦ／Ｆがあれば、その故障したＦ／Ｆを含む
集積回路以降のスキャンアウト側の集積回路のスキャン
出力が“０”となり、故障したＦ／Ｆを含む集積回路よ
りもスキャンイン側の集積回路のスキャン出力が“１”
となる。したがって、それらのスキャン出力を基に故障
したＦ／Ｆを含む集積回路を特定することが可能とな
る。
障しているＦ／Ｆがあれば、その故障したＦ／Ｆを含む
集積回路以降のスキャンアウト側の集積回路のスキャン
出力が“０”となり、故障したＦ／Ｆを含む集積回路よ
りもスキャンイン側の集積回路のスキャン出力が“１”
となる。したがって、それらのスキャン出力を基に故障
したＦ／Ｆを含む集積回路を特定することが可能とな
る。
【０００７】上記のスキャンパス故障検出方法について
は、特開平５−６６９６０号公報に詳述されている。
は、特開平５−６６９６０号公報に詳述されている。
【０００８】また、複数のチップ各々の内部に、リセッ
ト時に規定された値を示す識別コードを格納するための
最終段Ｆ／Ｆと、スキャンクロックの印加により識別コ
ードを次段のスキャンデータとして送出するための接続
手段とを備え、これら複数のチップ間をスキャンパスで
縦続接続する方法もある。
ト時に規定された値を示す識別コードを格納するための
最終段Ｆ／Ｆと、スキャンクロックの印加により識別コ
ードを次段のスキャンデータとして送出するための接続
手段とを備え、これら複数のチップ間をスキャンパスで
縦続接続する方法もある。
【０００９】この方法の場合、これら複数のチップから
なるマルチチップパッケージをリセットすると、各チッ
プの最終段Ｆ／Ｆには夫々各チップの識別コードが格納
されるので、スキャンクロックを印加してスキャンパス
からデータをスキャンアウトすると、スキャンアウトさ
れたデータは識別コードで分割されたデータとなる。し
たがって、スキャンアウトされたデータのパターンを確
認することで、故障箇所をチップ毎に切り分けることが
できる。
なるマルチチップパッケージをリセットすると、各チッ
プの最終段Ｆ／Ｆには夫々各チップの識別コードが格納
されるので、スキャンクロックを印加してスキャンパス
からデータをスキャンアウトすると、スキャンアウトさ
れたデータは識別コードで分割されたデータとなる。し
たがって、スキャンアウトされたデータのパターンを確
認することで、故障箇所をチップ毎に切り分けることが
できる。
【００１０】上記のスキャンパス故障検出方法について
は、特開平２−２１０５５０号公報に詳述されている。
は、特開平２−２１０５５０号公報に詳述されている。
【００１１】
【発明が解決しようとする課題】上述した従来のスキャ
ンパス故障検出方法では、複数の集積回路各々のＦ／Ｆ
を縦続接続してなるスキャンパスにおいて、集積回路毎
にスキャン出力を取出して故障部品を割り出す方法の場
合、スキャン出力から故障箇所を検出しようとしても集
積回路毎の期待値がわからないため、故障箇所を的確に
検出することができない。
ンパス故障検出方法では、複数の集積回路各々のＦ／Ｆ
を縦続接続してなるスキャンパスにおいて、集積回路毎
にスキャン出力を取出して故障部品を割り出す方法の場
合、スキャン出力から故障箇所を検出しようとしても集
積回路毎の期待値がわからないため、故障箇所を的確に
検出することができない。
【００１２】また、複数のチップ各々の内部にリセット
時に規定された値を示す識別コードを格納するための最
終段Ｆ／Ｆを備え、これら複数のチップ間をスキャンパ
スで縦続接続する方法の場合、“０”または“１”固定
のＦ／Ｆを含む故障チップのうち最もスキャンアウト側
に位置するものしか検出することができない。
時に規定された値を示す識別コードを格納するための最
終段Ｆ／Ｆを備え、これら複数のチップ間をスキャンパ
スで縦続接続する方法の場合、“０”または“１”固定
のＦ／Ｆを含む故障チップのうち最もスキャンアウト側
に位置するものしか検出することができない。
【００１３】そこで、本発明の目的は上記の問題点を解
消し、大規模集積回路単位で故障を的確に検出すること
ができ、分解能を向上させることができるスキャンパス
故障検出回路を提供することにある。
消し、大規模集積回路単位で故障を的確に検出すること
ができ、分解能を向上させることができるスキャンパス
故障検出回路を提供することにある。
【００１４】
【課題を解決するための手段】本発明によるスキャンパ
ス故障検出回路は、複数の大規模集積回路各々のフリッ
プフロップを縦続接続してなるスキャンパスの故障を検
出するスキャンパス故障検出回路であって、前記複数の
大規模集積回路各々の所定フリップフロップに対して夫
々前記スキャンパス以外の信号線で書込み読出しを行う
手段と、前記所定フリップフロップに期待値を書込んだ
後に前記スキャンパスにより前記複数の大規模集積回路
各々のフリップフロップの状態を採取する採取手段と、
前記採取手段が採取した前記フリップフロップの状態と
前記期待値とを前記大規模集積回路毎に比較する比較手
段と、前記比較手段の比較結果と前記所定フリップフロ
ップから読出した値とを基に故障が生じた大規模集積回
路を特定する特定手段とを備えている。
ス故障検出回路は、複数の大規模集積回路各々のフリッ
プフロップを縦続接続してなるスキャンパスの故障を検
出するスキャンパス故障検出回路であって、前記複数の
大規模集積回路各々の所定フリップフロップに対して夫
々前記スキャンパス以外の信号線で書込み読出しを行う
手段と、前記所定フリップフロップに期待値を書込んだ
後に前記スキャンパスにより前記複数の大規模集積回路
各々のフリップフロップの状態を採取する採取手段と、
前記採取手段が採取した前記フリップフロップの状態と
前記期待値とを前記大規模集積回路毎に比較する比較手
段と、前記比較手段の比較結果と前記所定フリップフロ
ップから読出した値とを基に故障が生じた大規模集積回
路を特定する特定手段とを備えている。
【００１５】本発明による他のスキャンパス故障検出回
路は、上記の構成において、前記スキャンパス以外の信
号線が、前記所定フリップフロップに書込みデータを供
給するための専用のライトパスと、前記所定フリップフ
ロップからデータを読出すための専用のリードパスとを
具備している。
路は、上記の構成において、前記スキャンパス以外の信
号線が、前記所定フリップフロップに書込みデータを供
給するための専用のライトパスと、前記所定フリップフ
ロップからデータを読出すための専用のリードパスとを
具備している。
【００１６】本発明による別のスキャンパス故障検出回
路は、上記の構成において、前記特定手段を、前記比較
手段の比較結果が不一致を示す時に前記所定フリップフ
ロップから読出した値が前記採取手段による前記複数の
大規模集積回路各々のフリップフロップの状態の採取時
に入力した値かどうかを判別して故障が生じた大規模集
積回路を特定するよう構成している。
路は、上記の構成において、前記特定手段を、前記比較
手段の比較結果が不一致を示す時に前記所定フリップフ
ロップから読出した値が前記採取手段による前記複数の
大規模集積回路各々のフリップフロップの状態の採取時
に入力した値かどうかを判別して故障が生じた大規模集
積回路を特定するよう構成している。
【００１７】本発明のさらに別のスキャンパス故障検出
回路は、上記の構成において、前記所定フリップフロッ
プが、少なくとも最もスキャンアウト側に近いフリップ
フロップ及び最もスキャンイン側に近いフリップフロッ
プを具備している。
回路は、上記の構成において、前記所定フリップフロッ
プが、少なくとも最もスキャンアウト側に近いフリップ
フロップ及び最もスキャンイン側に近いフリップフロッ
プを具備している。
【００１８】
【発明の実施の形態】まず、本発明の作用について以下
に述べる。
に述べる。
【００１９】複数の大規模集積回路各々の最もスキャン
アウト側に近いＦ／Ｆ及び最もスキャンイン側に近いＦ
／Ｆに対して夫々スキャンパス以外の信号線で期待値を
書込んだ後にスキャンパスにより複数の大規模集積回路
各々のＦ／Ｆの状態を採取し、この採取したＦ／Ｆの状
態と期待値とを大規模集積回路毎に比較した比較結果と
最もスキャンアウト側に近いＦ／Ｆ及び最もスキャンイ
ン側に近いＦ／Ｆから夫々読出した値とを基に故障が生
じた大規模集積回路を特定する。
アウト側に近いＦ／Ｆ及び最もスキャンイン側に近いＦ
／Ｆに対して夫々スキャンパス以外の信号線で期待値を
書込んだ後にスキャンパスにより複数の大規模集積回路
各々のＦ／Ｆの状態を採取し、この採取したＦ／Ｆの状
態と期待値とを大規模集積回路毎に比較した比較結果と
最もスキャンアウト側に近いＦ／Ｆ及び最もスキャンイ
ン側に近いＦ／Ｆから夫々読出した値とを基に故障が生
じた大規模集積回路を特定する。
【００２０】これによって、大規模集積回路単位で故障
を的確に検出することが可能となり、分解能を向上させ
ることが可能となる。
を的確に検出することが可能となり、分解能を向上させ
ることが可能となる。
【００２１】次に、本発明の一実施例について図面を参
照して説明する。図１は本発明の一実施例の構成を示す
ブロック図である。図において、入出力処理装置１は主
記憶装置（図示せず）と周辺装置（図示せず）との間で
データ転送を行う。
照して説明する。図１は本発明の一実施例の構成を示す
ブロック図である。図において、入出力処理装置１は主
記憶装置（図示せず）と周辺装置（図示せず）との間で
データ転送を行う。
【００２２】また、入出力処理装置１はデータ転送に必
要なハードウェアが組込まれた超大規模集積回路（以
下、ＬＳＩとする）２，３と、診断制御装置インタフェ
ース回路（以下、ＩＦ回路とする）４とから構成されて
いる。
要なハードウェアが組込まれた超大規模集積回路（以
下、ＬＳＩとする）２，３と、診断制御装置インタフェ
ース回路（以下、ＩＦ回路とする）４とから構成されて
いる。
【００２３】ＩＦ回路４は診断制御装置５から直接制御
され、各ＬＳＩ２，３へのシフトモード分配と、指定さ
れたスキャンパスへのデータ入出力、各ＬＳＩ２，３内
の特定のＦ／Ｆ１０，１２，１３，１５へのデータ入出
力とを行う。
され、各ＬＳＩ２，３へのシフトモード分配と、指定さ
れたスキャンパスへのデータ入出力、各ＬＳＩ２，３内
の特定のＦ／Ｆ１０，１２，１３，１５へのデータ入出
力とを行う。
【００２４】スキャンパス１００はＩＦ回路４とＬＳＩ
３のスキャンインピン（図示せず）とを縦続接続し、Ｌ
ＳＩ３のスキャンアウトピン（図示せず）とＬＳＩ２の
スキャンインピン（図示せず）とを縦続接続し、ＬＳＩ
２のスキャンアウトピン（図示せず）とＩＦ回路４とを
縦続接続して構成されている。
３のスキャンインピン（図示せず）とを縦続接続し、Ｌ
ＳＩ３のスキャンアウトピン（図示せず）とＬＳＩ２の
スキャンインピン（図示せず）とを縦続接続し、ＬＳＩ
２のスキャンアウトピン（図示せず）とＩＦ回路４とを
縦続接続して構成されている。
【００２５】アドレスパス１０１はＦ／Ｆ１０〜１５の
うちどのＦ／Ｆにデータをライトするのかを示すアドレ
スを出力するための信号線である。ストローブパス１０
２はＦ／Ｆ１０，１２，１３，１５にデータをライトす
るタイミングを出力するための信号線である。
うちどのＦ／Ｆにデータをライトするのかを示すアドレ
スを出力するための信号線である。ストローブパス１０
２はＦ／Ｆ１０，１２，１３，１５にデータをライトす
るタイミングを出力するための信号線である。
【００２６】ＬＳＩ３内のデコーダ３１はストローブパ
ス１０２上の信号によってイネーブルが指示された時に
アドレスパス１０１上のアドレスをデコードし、Ｆ／Ｆ
１０，１２，１３，１５のうち、そのデコード結果に対
応するＦ／Ｆへのセット信号を出力する。
ス１０２上の信号によってイネーブルが指示された時に
アドレスパス１０１上のアドレスをデコードし、Ｆ／Ｆ
１０，１２，１３，１５のうち、そのデコード結果に対
応するＦ／Ｆへのセット信号を出力する。
【００２７】ライトパス１０３はＦ／Ｆ１０，１２，１
３，１５のうちアドレスパス１０１で示されたＦ／Ｆに
任意のデータを設定するための信号線である。リードパ
ス１０４はＦ／Ｆ１０，１２，１３，１５の状態を読出
してＩＦ回路４に送出するための信号線である。
３，１５のうちアドレスパス１０１で示されたＦ／Ｆに
任意のデータを設定するための信号線である。リードパ
ス１０４はＦ／Ｆ１０，１２，１３，１５の状態を読出
してＩＦ回路４に送出するための信号線である。
【００２８】ＬＳＩ２，３内のＦ／Ｆ１０〜１５は入出
力処理装置１の機能を実現するためのハードウェアであ
り、Ｆ／Ｆ１０〜１２はＬＳＩ２のスキャンインピンと
スキャンアウトピンとの間で縦続接続され、Ｆ／Ｆ１３
〜１５はＬＳＩ３のスキャンインピンとスキャンアウト
ピンとの間で縦続接続されている。
力処理装置１の機能を実現するためのハードウェアであ
り、Ｆ／Ｆ１０〜１２はＬＳＩ２のスキャンインピンと
スキャンアウトピンとの間で縦続接続され、Ｆ／Ｆ１３
〜１５はＬＳＩ３のスキャンインピンとスキャンアウト
ピンとの間で縦続接続されている。
【００２９】診断制御装置５及びサービスプロセッサ６
は互いに連携してオペレータの指示によるシステム運転
制御、クロック制御、各装置のレジスタのセット・ディ
スプレイ、障害発生時の保守に必要な情報の採取等の処
理動作を行う。
は互いに連携してオペレータの指示によるシステム運転
制御、クロック制御、各装置のレジスタのセット・ディ
スプレイ、障害発生時の保守に必要な情報の採取等の処
理動作を行う。
【００３０】保守パネル７はキーボードとディスプレイ
とから構成され、オペレータの操作によって各装置内の
レジスタやメモリへのデータの設定及びレジスタやメモ
リのデータの表示を行う。
とから構成され、オペレータの操作によって各装置内の
レジスタやメモリへのデータの設定及びレジスタやメモ
リのデータの表示を行う。
【００３１】上記の構成において、オペレータが何かの
理由で保守パネル７から入出力処理装置１内のスキャン
パス１００を動作させると、診断制御装置５はスキャン
パス１００の正常性をチェックする。診断制御装置５は
そのチェックで異常を検出すると、その旨をサービスプ
ロセッサ６を介して保守パネル７のディスプレイ上に表
示する。
理由で保守パネル７から入出力処理装置１内のスキャン
パス１００を動作させると、診断制御装置５はスキャン
パス１００の正常性をチェックする。診断制御装置５は
そのチェックで異常を検出すると、その旨をサービスプ
ロセッサ６を介して保守パネル７のディスプレイ上に表
示する。
【００３２】図２及び図３は図１のＦ／Ｆ１１が“０”
スタック故障した時の故障検出手順を示す図であり、図
４は図１のＦ／Ｆ１１が“１”スタック故障した時の故
障検出手順を示す図である。
スタック故障した時の故障検出手順を示す図であり、図
４は図１のＦ／Ｆ１１が“１”スタック故障した時の故
障検出手順を示す図である。
【００３３】図２（ａ）は図１のＦ／Ｆ１１が“０”ス
タック故障した時にＦ／Ｆ１０，１２，１３，１５に対
して“０”を設定する手順を示し、図２（ｂ）は図１の
Ｆ／Ｆ１１が“０”スタック故障した時にＦ／Ｆ１０，
１２，１３，１５に“０”が正しく設定されたかを確認
する手順を示し、図２（ｃ）は図１のＦ／Ｆ１１が
“０”スタック故障した時にＦ／Ｆ１０〜１５に対して
スキャンアウトを行って期待値と比較する手順を示して
いる。
タック故障した時にＦ／Ｆ１０，１２，１３，１５に対
して“０”を設定する手順を示し、図２（ｂ）は図１の
Ｆ／Ｆ１１が“０”スタック故障した時にＦ／Ｆ１０，
１２，１３，１５に“０”が正しく設定されたかを確認
する手順を示し、図２（ｃ）は図１のＦ／Ｆ１１が
“０”スタック故障した時にＦ／Ｆ１０〜１５に対して
スキャンアウトを行って期待値と比較する手順を示して
いる。
【００３４】図３（ａ）は図１のＦ／Ｆ１１が“０”ス
タック故障した時にＦ／Ｆ１０，１２，１３，１５に対
して“１”を設定する手順を示し、図３（ｂ）は図１の
Ｆ／Ｆ１１が“０”スタック故障した時にＦ／Ｆ１０，
１２，１３，１５に“１”が正しく設定されたかを確認
する手順を示し、図３（ｃ）は図１のＦ／Ｆ１１が
“０”スタック故障した時にＦ／Ｆ１０〜１５に対して
スキャンアウトを行って期待値と比較する手順を示し、
図３（ｄ）は図１のＦ／Ｆ１１が“０”スタック故障し
た時にスキャンアウト後のＦ／Ｆ１０，１２，１３，１
５に“１”が正しくスキャンインされたかを確認する手
順を示している。
タック故障した時にＦ／Ｆ１０，１２，１３，１５に対
して“１”を設定する手順を示し、図３（ｂ）は図１の
Ｆ／Ｆ１１が“０”スタック故障した時にＦ／Ｆ１０，
１２，１３，１５に“１”が正しく設定されたかを確認
する手順を示し、図３（ｃ）は図１のＦ／Ｆ１１が
“０”スタック故障した時にＦ／Ｆ１０〜１５に対して
スキャンアウトを行って期待値と比較する手順を示し、
図３（ｄ）は図１のＦ／Ｆ１１が“０”スタック故障し
た時にスキャンアウト後のＦ／Ｆ１０，１２，１３，１
５に“１”が正しくスキャンインされたかを確認する手
順を示している。
【００３５】図４（ａ）は図１のＦ／Ｆ１１が“１”ス
タック故障した時にＦ／Ｆ１０，１２，１３，１５に対
して“０”を設定する手順を示し、図４（ｂ）は図１の
Ｆ／Ｆ１１が“１”スタック故障した時にＦ／Ｆ１０，
１２，１３，１５に“０”が正しく設定されたかを確認
する手順を示し、図４（ｃ）は図１のＦ／Ｆ１１が
“１”スタック故障した時にＦ／Ｆ１０〜１５に対して
スキャンアウトを行って期待値と比較する手順を示し、
図４（ｄ）は図１のＦ／Ｆ１１が“１”スタック故障し
た時にスキャンアウト後のＦ／Ｆ１０，１２，１３，１
５に“０”が正しくスキャンインされたかを確認する手
順を示している。
タック故障した時にＦ／Ｆ１０，１２，１３，１５に対
して“０”を設定する手順を示し、図４（ｂ）は図１の
Ｆ／Ｆ１１が“１”スタック故障した時にＦ／Ｆ１０，
１２，１３，１５に“０”が正しく設定されたかを確認
する手順を示し、図４（ｃ）は図１のＦ／Ｆ１１が
“１”スタック故障した時にＦ／Ｆ１０〜１５に対して
スキャンアウトを行って期待値と比較する手順を示し、
図４（ｄ）は図１のＦ／Ｆ１１が“１”スタック故障し
た時にスキャンアウト後のＦ／Ｆ１０，１２，１３，１
５に“０”が正しくスキャンインされたかを確認する手
順を示している。
【００３６】これら図１〜図４を用いて本発明の一実施
例の動作について説明する。以下、Ｆ／Ｆ１１が“０”
スタック故障している場合及びＦ／Ｆ１１が“１”スタ
ック故障している場合について被疑ＬＳＩの検出方法に
ついて説明する。
例の動作について説明する。以下、Ｆ／Ｆ１１が“０”
スタック故障している場合及びＦ／Ｆ１１が“１”スタ
ック故障している場合について被疑ＬＳＩの検出方法に
ついて説明する。
【００３７】まず、Ｆ／Ｆ１１が“０”スタック故障し
ている場合、保守パネル７のキーボードからサービスプ
ロセッサ６と診断制御装置５とＩＦ回路４とを経由して
Ｆ／Ｆ１０，１２，１３，１５に“０”を設定する［図
２（ａ）参照］。
ている場合、保守パネル７のキーボードからサービスプ
ロセッサ６と診断制御装置５とＩＦ回路４とを経由して
Ｆ／Ｆ１０，１２，１３，１５に“０”を設定する［図
２（ａ）参照］。
【００３８】この場合、ＩＦ回路４がアドレスパス１０
１上にＦ／Ｆ１０，１２，１３，１５のアドレスを、ス
トローブパス１０２上にイネーブルを夫々出力すると、
デコーダ３１からＦ／Ｆ１０，１２，１３，１５にセッ
ト信号が出力されるので、Ｆ／Ｆ１０，１２，１３，１
５各々にはライトパス１０３を介して“０”が設定され
る。
１上にＦ／Ｆ１０，１２，１３，１５のアドレスを、ス
トローブパス１０２上にイネーブルを夫々出力すると、
デコーダ３１からＦ／Ｆ１０，１２，１３，１５にセッ
ト信号が出力されるので、Ｆ／Ｆ１０，１２，１３，１
５各々にはライトパス１０３を介して“０”が設定され
る。
【００３９】続いて、Ｆ／Ｆ１０，１２，１３，１５に
“０”が正しく設定されたかを確認するための読出し命
令を保守パネル７のキーボードからサービスプロセッサ
６と診断制御装置５とを経由してＩＦ回路４に出力し、
Ｆ／Ｆ１０，１２，１３，１５各々の内容をＩＦ回路４
と診断制御装置５とサービスプロセッサ６とを介して保
守パネル７のディスプレイ上に表示する［図２（ｂ）参
照］。
“０”が正しく設定されたかを確認するための読出し命
令を保守パネル７のキーボードからサービスプロセッサ
６と診断制御装置５とを経由してＩＦ回路４に出力し、
Ｆ／Ｆ１０，１２，１３，１５各々の内容をＩＦ回路４
と診断制御装置５とサービスプロセッサ６とを介して保
守パネル７のディスプレイ上に表示する［図２（ｂ）参
照］。
【００４０】この場合、Ｆ／Ｆ１０，１２，１３，１５
各々の内容はＩＦ回路４がリードパス１０４を用いるこ
とで読出される。そのとき、Ｆ／Ｆ１０，１２，１３，
１５のうちのいずれかに“０”が設定されていなければ
そのＦ／Ｆの故障と判断し、そのＦ／Ｆが存在するＬＳ
Ｉが被疑ＬＳＩとなる。
各々の内容はＩＦ回路４がリードパス１０４を用いるこ
とで読出される。そのとき、Ｆ／Ｆ１０，１２，１３，
１５のうちのいずれかに“０”が設定されていなければ
そのＦ／Ｆの故障と判断し、そのＦ／Ｆが存在するＬＳ
Ｉが被疑ＬＳＩとなる。
【００４１】その後、保守パネル７のキーボードからサ
ービスプロセッサ６と診断制御装置５とＩＦ回路４とを
経由してＦ／Ｆ１０〜１５の状態をオール“０”のデー
タをスキャンインしながらスキャンアウトし、スキャン
アウトしたデータと期待値とを診断制御装置５及びサー
ビスプロセッサ６で比較する［図２（ｃ）参照］。この
時点ではスキャンアウトしたデータと期待値とが一致す
るため、故障は検出できない。
ービスプロセッサ６と診断制御装置５とＩＦ回路４とを
経由してＦ／Ｆ１０〜１５の状態をオール“０”のデー
タをスキャンインしながらスキャンアウトし、スキャン
アウトしたデータと期待値とを診断制御装置５及びサー
ビスプロセッサ６で比較する［図２（ｃ）参照］。この
時点ではスキャンアウトしたデータと期待値とが一致す
るため、故障は検出できない。
【００４２】次に、保守パネル７のキーボードからサー
ビスプロセッサ６と診断制御装置５とＩＦ回路４とを経
由してＦ／Ｆ１０，１２，１３，１５に“１”を設定す
る［図３（ａ）参照］。
ビスプロセッサ６と診断制御装置５とＩＦ回路４とを経
由してＦ／Ｆ１０，１２，１３，１５に“１”を設定す
る［図３（ａ）参照］。
【００４３】この場合、ＩＦ回路４がアドレスパス１０
１上にＦ／Ｆ１０，１２，１３，１５のアドレスを、ス
トローブパス１０２上にイネーブルを夫々出力すると、
デコーダ３１からＦ／Ｆ１０，１２，１３，１５にセッ
ト信号が出力されるので、Ｆ／Ｆ１０，１２，１３，１
５各々にはライトパス１０３を介して“１”が設定され
る。
１上にＦ／Ｆ１０，１２，１３，１５のアドレスを、ス
トローブパス１０２上にイネーブルを夫々出力すると、
デコーダ３１からＦ／Ｆ１０，１２，１３，１５にセッ
ト信号が出力されるので、Ｆ／Ｆ１０，１２，１３，１
５各々にはライトパス１０３を介して“１”が設定され
る。
【００４４】続いて、Ｆ／Ｆ１０，１２，１３，１５に
“１”が正しく設定されたかを確認するための読出し命
令を保守パネル７のキーボードからサービスプロセッサ
６と診断制御装置５とを経由してＩＦ回路４に出力し、
Ｆ／Ｆ１０，１２，１３，１５各々の内容をＩＦ回路４
と診断制御装置５とサービスプロセッサ６とを介して保
守パネル７のディスプレイ上に表示する［図３（ｂ）参
照］。
“１”が正しく設定されたかを確認するための読出し命
令を保守パネル７のキーボードからサービスプロセッサ
６と診断制御装置５とを経由してＩＦ回路４に出力し、
Ｆ／Ｆ１０，１２，１３，１５各々の内容をＩＦ回路４
と診断制御装置５とサービスプロセッサ６とを介して保
守パネル７のディスプレイ上に表示する［図３（ｂ）参
照］。
【００４５】この場合、Ｆ／Ｆ１０，１２，１３，１５
各々の内容はＩＦ回路４がリードパス１０４を用いるこ
とで読出される。そのとき、Ｆ／Ｆ１０，１２，１３，
１５のうちのいずれかに“１”が設定されていなければ
そのＦ／Ｆの故障と判断し、そのＦ／Ｆが存在するＬＳ
Ｉが被疑ＬＳＩとなる。
各々の内容はＩＦ回路４がリードパス１０４を用いるこ
とで読出される。そのとき、Ｆ／Ｆ１０，１２，１３，
１５のうちのいずれかに“１”が設定されていなければ
そのＦ／Ｆの故障と判断し、そのＦ／Ｆが存在するＬＳ
Ｉが被疑ＬＳＩとなる。
【００４６】その後、保守パネル７のキーボードからサ
ービスプロセッサ６と診断制御装置５とＩＦ回路４とを
経由してＦ／Ｆ１０〜１５の状態をオール“１”のデー
タをスキャンインしながらスキャンアウトし、スキャン
アウトしたデータと期待値とを診断制御装置５及びサー
ビスプロセッサ６で比較する［図３（ｃ）参照］。
ービスプロセッサ６と診断制御装置５とＩＦ回路４とを
経由してＦ／Ｆ１０〜１５の状態をオール“１”のデー
タをスキャンインしながらスキャンアウトし、スキャン
アウトしたデータと期待値とを診断制御装置５及びサー
ビスプロセッサ６で比較する［図３（ｃ）参照］。
【００４７】すると、その比較でＦ／Ｆ１２，１３，１
５に相当するビットが不一致となるので、Ｆ／Ｆ１０，
１２，１３，１５に対する読出し命令を保守パネル７の
キーボードからサービスプロセッサ６と診断制御装置５
とを経由してＩＦ回路４に出力し、Ｆ／Ｆ１０，１２，
１３，１５各々の内容をＩＦ回路４と診断制御装置５と
サービスプロセッサ６とを介して保守パネル７のディス
プレイ上に表示する［図３（ｄ）参照］。
５に相当するビットが不一致となるので、Ｆ／Ｆ１０，
１２，１３，１５に対する読出し命令を保守パネル７の
キーボードからサービスプロセッサ６と診断制御装置５
とを経由してＩＦ回路４に出力し、Ｆ／Ｆ１０，１２，
１３，１５各々の内容をＩＦ回路４と診断制御装置５と
サービスプロセッサ６とを介して保守パネル７のディス
プレイ上に表示する［図３（ｄ）参照］。
【００４８】この場合、スキャンアウトしたデータと期
待値との比較結果によってＦ／Ｆ１２，１３，１５に相
当するビットが不一致となるので、不一致したＦ／Ｆが
スキャンアウト側に近いＬＳＩ２を被疑ＬＳＩとする。
待値との比較結果によってＦ／Ｆ１２，１３，１５に相
当するビットが不一致となるので、不一致したＦ／Ｆが
スキャンアウト側に近いＬＳＩ２を被疑ＬＳＩとする。
【００４９】これを確認するために、ＩＦ回路４がリー
ドパス１０４を用いてＦ／Ｆ１０，１２，１３，１５各
々の内容を読出す。その結果、Ｆ／Ｆ１２，１３，１５
には“１”が設定されているが、Ｆ／Ｆ１０には“０”
が設定されているので、そのＦ／Ｆ１０が存在するＬＳ
Ｉ２が被疑ＬＳＩであることが確認される。
ドパス１０４を用いてＦ／Ｆ１０，１２，１３，１５各
々の内容を読出す。その結果、Ｆ／Ｆ１２，１３，１５
には“１”が設定されているが、Ｆ／Ｆ１０には“０”
が設定されているので、そのＦ／Ｆ１０が存在するＬＳ
Ｉ２が被疑ＬＳＩであることが確認される。
【００５０】Ｆ／Ｆ１１が“１”スタック故障している
場合、保守パネル７のキーボードからサービスプロセッ
サ６と診断制御装置５とＩＦ回路４とを経由してＦ／Ｆ
１０，１２，１３，１５に“０”を設定する［図４
（ａ）参照］。
場合、保守パネル７のキーボードからサービスプロセッ
サ６と診断制御装置５とＩＦ回路４とを経由してＦ／Ｆ
１０，１２，１３，１５に“０”を設定する［図４
（ａ）参照］。
【００５１】この場合、ＩＦ回路４がアドレスパス１０
１上にＦ／Ｆ１０，１２，１３，１５のアドレスを、ス
トローブパス１０２上にイネーブルを夫々出力すると、
デコーダ３１からＦ／Ｆ１０，１２，１３，１５にセッ
ト信号が出力されるので、Ｆ／Ｆ１０，１２，１３，１
５各々にはライトパス１０３を介して“０”が設定され
る。
１上にＦ／Ｆ１０，１２，１３，１５のアドレスを、ス
トローブパス１０２上にイネーブルを夫々出力すると、
デコーダ３１からＦ／Ｆ１０，１２，１３，１５にセッ
ト信号が出力されるので、Ｆ／Ｆ１０，１２，１３，１
５各々にはライトパス１０３を介して“０”が設定され
る。
【００５２】続いて、Ｆ／Ｆ１０，１２，１３，１５に
“０”が正しく設定されたかを確認するための読出し命
令を保守パネル７のキーボードからサービスプロセッサ
６と診断制御装置５とを経由してＩＦ回路４に出力し、
Ｆ／Ｆ１０，１２，１３，１５各々の内容をＩＦ回路４
と診断制御装置５とサービスプロセッサ６とを介して保
守パネル７のディスプレイ上に表示する［図４（ｂ）参
照］。
“０”が正しく設定されたかを確認するための読出し命
令を保守パネル７のキーボードからサービスプロセッサ
６と診断制御装置５とを経由してＩＦ回路４に出力し、
Ｆ／Ｆ１０，１２，１３，１５各々の内容をＩＦ回路４
と診断制御装置５とサービスプロセッサ６とを介して保
守パネル７のディスプレイ上に表示する［図４（ｂ）参
照］。
【００５３】この場合、Ｆ／Ｆ１０，１２，１３，１５
各々の内容はＩＦ回路４がリードパス１０４を用いるこ
とで読出される。そのとき、Ｆ／Ｆ１０，１２，１３，
１５のうちのいずれかに“０”が設定されていなければ
そのＦ／Ｆの故障と判断し、そのＦ／Ｆが存在するＬＳ
Ｉが被疑ＬＳＩとなる。
各々の内容はＩＦ回路４がリードパス１０４を用いるこ
とで読出される。そのとき、Ｆ／Ｆ１０，１２，１３，
１５のうちのいずれかに“０”が設定されていなければ
そのＦ／Ｆの故障と判断し、そのＦ／Ｆが存在するＬＳ
Ｉが被疑ＬＳＩとなる。
【００５４】その後、保守パネル７のキーボードからサ
ービスプロセッサ６と診断制御装置５とＩＦ回路４とを
経由してＦ／Ｆ１０〜１５の状態をオール“０”のデー
タをスキャンインしながらスキャンアウトし、スキャン
アウトしたデータと期待値とを診断制御装置５及びサー
ビスプロセッサ６で比較する［図４（ｃ）参照］。
ービスプロセッサ６と診断制御装置５とＩＦ回路４とを
経由してＦ／Ｆ１０〜１５の状態をオール“０”のデー
タをスキャンインしながらスキャンアウトし、スキャン
アウトしたデータと期待値とを診断制御装置５及びサー
ビスプロセッサ６で比較する［図４（ｃ）参照］。
【００５５】すると、その比較でＦ／Ｆ１２，１３，１
５に相当するビットが不一致となるので、Ｆ／Ｆ１０，
１２，１３，１５に対する読出し命令を保守パネル７の
キーボードからサービスプロセッサ６と診断制御装置５
とを経由してＩＦ回路４に出力し、Ｆ／Ｆ１０，１２，
１３，１５各々の内容をＩＦ回路４と診断制御装置５と
サービスプロセッサ６とを介して保守パネル７のディス
プレイ上に表示する［図４（ｄ）参照］。
５に相当するビットが不一致となるので、Ｆ／Ｆ１０，
１２，１３，１５に対する読出し命令を保守パネル７の
キーボードからサービスプロセッサ６と診断制御装置５
とを経由してＩＦ回路４に出力し、Ｆ／Ｆ１０，１２，
１３，１５各々の内容をＩＦ回路４と診断制御装置５と
サービスプロセッサ６とを介して保守パネル７のディス
プレイ上に表示する［図４（ｄ）参照］。
【００５６】この場合、スキャンアウトしたデータと期
待値との比較結果によってＦ／Ｆ１２，１３，１５に相
当するビットが不一致となるので、不一致したＦ／Ｆが
スキャンアウト側に近いＬＳＩ２を被疑ＬＳＩとする。
待値との比較結果によってＦ／Ｆ１２，１３，１５に相
当するビットが不一致となるので、不一致したＦ／Ｆが
スキャンアウト側に近いＬＳＩ２を被疑ＬＳＩとする。
【００５７】これを確認するために、ＩＦ回路４がリー
ドパス１０４を用いてＦ／Ｆ１０，１２，１３，１５各
々の内容を読出す。その結果、Ｆ／Ｆ１２，１３，１５
には“０”が設定されているが、Ｆ／Ｆ１０には“１”
が設定されているので、そのＦ／Ｆ１０が存在するＬＳ
Ｉ２が被疑ＬＳＩであることが確認される。
ドパス１０４を用いてＦ／Ｆ１０，１２，１３，１５各
々の内容を読出す。その結果、Ｆ／Ｆ１２，１３，１５
には“０”が設定されているが、Ｆ／Ｆ１０には“１”
が設定されているので、そのＦ／Ｆ１０が存在するＬＳ
Ｉ２が被疑ＬＳＩであることが確認される。
【００５８】上記の場合、ＬＳＩ２，３には３個のＦ／
Ｆが含まれているので、Ｆ／Ｆ１０，１２，１３，１５
各々の内容を読出すことで、故障したＦ／Ｆ１１の特定
も可能となっている。すなわち、ＬＳＩ内にＦ／Ｆが多
数存在する場合にはスキャンパス１００以外の信号線で
書込み読出しを行うＦ／Ｆを任意に設定すれば、例えば
１ビットおきに設定したり、あるいは数ビットおきに設
定したりすればその範囲内で故障したＦ／Ｆの特定が可
能となる。
Ｆが含まれているので、Ｆ／Ｆ１０，１２，１３，１５
各々の内容を読出すことで、故障したＦ／Ｆ１１の特定
も可能となっている。すなわち、ＬＳＩ内にＦ／Ｆが多
数存在する場合にはスキャンパス１００以外の信号線で
書込み読出しを行うＦ／Ｆを任意に設定すれば、例えば
１ビットおきに設定したり、あるいは数ビットおきに設
定したりすればその範囲内で故障したＦ／Ｆの特定が可
能となる。
【００５９】このように、ＬＳＩ２，３各々の最もスキ
ャンアウト側に近いＦ／Ｆ１０，１３及び最もスキャン
イン側に近いＦ／Ｆ１２，１５に対して夫々スキャンパ
ス１００以外の信号線で期待値を書込んだ後にスキャン
パス１００によりＬＳＩ２，３各々のＦ／Ｆ１０〜１５
の状態を採取し、この採取したＦ／Ｆ１０〜１５の状態
と期待値とをＬＳＩ２，３毎に比較した比較結果と最も
スキャンアウト側に近いＦ／Ｆ１０，１３及び最もスキ
ャンイン側に近いＦ／Ｆ１２，１５から夫々読出した値
とを基に故障が生じたＬＳＩを特定することによって、
ＬＳＩ単位で故障を的確に検出することができ、分解能
を向上させることができる。
ャンアウト側に近いＦ／Ｆ１０，１３及び最もスキャン
イン側に近いＦ／Ｆ１２，１５に対して夫々スキャンパ
ス１００以外の信号線で期待値を書込んだ後にスキャン
パス１００によりＬＳＩ２，３各々のＦ／Ｆ１０〜１５
の状態を採取し、この採取したＦ／Ｆ１０〜１５の状態
と期待値とをＬＳＩ２，３毎に比較した比較結果と最も
スキャンアウト側に近いＦ／Ｆ１０，１３及び最もスキ
ャンイン側に近いＦ／Ｆ１２，１５から夫々読出した値
とを基に故障が生じたＬＳＩを特定することによって、
ＬＳＩ単位で故障を的確に検出することができ、分解能
を向上させることができる。
【００６０】
【発明の効果】以上説明したように本発明によれば、少
なくとも複数の大規模集積回路各々の最もスキャンアウ
ト側に近いフリップフロップ及び最もスキャンイン側に
近いフリップフロップに対して夫々スキャンパス以外の
信号線で期待値を書込んだ後にスキャンパスにより複数
の大規模集積回路各々のフリップフロップの状態を採取
し、その採取したフリップフロップの状態と期待値とを
大規模集積回路毎に比較した結果と少なくとも最もスキ
ャンアウト側に近いフリップフロップ及び最もスキャン
イン側に近いフリップフロップから夫々読出した値とを
基に故障が生じた大規模集積回路を特定することによっ
て、大規模集積回路単位で故障を的確に検出することが
でき、分解能を向上させることができるという効果があ
る。
なくとも複数の大規模集積回路各々の最もスキャンアウ
ト側に近いフリップフロップ及び最もスキャンイン側に
近いフリップフロップに対して夫々スキャンパス以外の
信号線で期待値を書込んだ後にスキャンパスにより複数
の大規模集積回路各々のフリップフロップの状態を採取
し、その採取したフリップフロップの状態と期待値とを
大規模集積回路毎に比較した結果と少なくとも最もスキ
ャンアウト側に近いフリップフロップ及び最もスキャン
イン側に近いフリップフロップから夫々読出した値とを
基に故障が生じた大規模集積回路を特定することによっ
て、大規模集積回路単位で故障を的確に検出することが
でき、分解能を向上させることができるという効果があ
る。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】（ａ）は図１のＦ／Ｆ１１が“０”スタック故
障した時に所定のＦ／Ｆに対して“０”を設定する手順
を示す図、（ｂ）は図１のＦ／Ｆ１１が“０”スタック
故障した時に所定のＦ／Ｆに“０”が正しく設定された
かを確認する手順を示す図、（ｃ）は図１のＦ／Ｆ１１
が“０”スタック故障した時に全てのＦ／Ｆに対してス
キャンアウトを行って期待値と比較する手順を示す図で
ある。
障した時に所定のＦ／Ｆに対して“０”を設定する手順
を示す図、（ｂ）は図１のＦ／Ｆ１１が“０”スタック
故障した時に所定のＦ／Ｆに“０”が正しく設定された
かを確認する手順を示す図、（ｃ）は図１のＦ／Ｆ１１
が“０”スタック故障した時に全てのＦ／Ｆに対してス
キャンアウトを行って期待値と比較する手順を示す図で
ある。
【図３】（ａ）は図１のＦ／Ｆ１１が“０”スタック故
障した時に所定のＦ／Ｆに対して“１”を設定する手順
を示す図、（ｂ）は図１のＦ／Ｆ１１が“０”スタック
故障した時に所定のＦ／Ｆに“１”が正しく設定された
かを確認する手順を示す図、（ｃ）は図１のＦ／Ｆ１１
が“０”スタック故障した時に全てのＦ／Ｆに対してス
キャンアウトを行って期待値と比較する手順を示す図、
（ｄ）は図１のＦ／Ｆ１１が“０”スタック故障した時
にスキャンアウト後の所定のＦ／Ｆに“１”が正しくス
キャンインされたかを確認する手順を示す図である。
障した時に所定のＦ／Ｆに対して“１”を設定する手順
を示す図、（ｂ）は図１のＦ／Ｆ１１が“０”スタック
故障した時に所定のＦ／Ｆに“１”が正しく設定された
かを確認する手順を示す図、（ｃ）は図１のＦ／Ｆ１１
が“０”スタック故障した時に全てのＦ／Ｆに対してス
キャンアウトを行って期待値と比較する手順を示す図、
（ｄ）は図１のＦ／Ｆ１１が“０”スタック故障した時
にスキャンアウト後の所定のＦ／Ｆに“１”が正しくス
キャンインされたかを確認する手順を示す図である。
【図４】（ａ）は図１のＦ／Ｆ１１が“１”スタック故
障した時に所定のＦ／Ｆに対して“０”を設定する手順
を示す図、（ｂ）は図１のＦ／Ｆ１１が“１”スタック
故障した時に所定のＦ／Ｆに“０”が正しく設定された
かを確認する手順を示す図、（ｃ）は図１のＦ／Ｆ１１
が“１”スタック故障した時に全てのＦ／Ｆに対してス
キャンアウトを行って期待値と比較する手順を示す図、
（ｄ）は図１のＦ／Ｆ１１が“１”スタック故障した時
にスキャンアウト後の所定のＦ／Ｆに“０”が正しくス
キャンインされたかを確認する手順を示す図である。
障した時に所定のＦ／Ｆに対して“０”を設定する手順
を示す図、（ｂ）は図１のＦ／Ｆ１１が“１”スタック
故障した時に所定のＦ／Ｆに“０”が正しく設定された
かを確認する手順を示す図、（ｃ）は図１のＦ／Ｆ１１
が“１”スタック故障した時に全てのＦ／Ｆに対してス
キャンアウトを行って期待値と比較する手順を示す図、
（ｄ）は図１のＦ／Ｆ１１が“１”スタック故障した時
にスキャンアウト後の所定のＦ／Ｆに“０”が正しくス
キャンインされたかを確認する手順を示す図である。
１ 入出力処理装置 ２，３ 超大規模集積回路 ４ 診断制御装置インタフェース回路 ５ 診断制御装置 ６ サービスプロセッサ ７ 保守パネル １０〜１５ フリップフロップ ３１ デコーダ １００ スキャンパス １０１ アドレスパス １０２ ストローブパス １０３ ライトパス １０４ リードパス
Claims (4)
- 【請求項１】 複数の大規模集積回路各々のフリップフ
ロップを縦続接続してなるスキャンパスの故障を検出す
るスキャンパス故障検出回路であって、前記複数の大規
模集積回路各々の所定フリップフロップに対して夫々前
記スキャンパス以外の信号線で書込み読出しを行う手段
と、前記所定フリップフロップに期待値を書込んだ後に
前記スキャンパスにより前記複数の大規模集積回路各々
のフリップフロップの状態を採取する採取手段と、前記
採取手段が採取した前記フリップフロップの状態と前記
期待値とを前記大規模集積回路毎に比較する比較手段
と、前記比較手段の比較結果と前記所定フリップフロッ
プから読出した値とを基に故障が生じた大規模集積回路
を特定する特定手段とを有することを特徴とするスキャ
ンパス故障検出回路。 - 【請求項２】 前記スキャンパス以外の信号線は、前記
所定フリップフロップに書込みデータを供給するための
専用のライトパスと、前記所定フリップフロップからデ
ータを読出すための専用のリードパスとを含むことを特
徴とする請求項１記載のスキャンパス故障検出回路。 - 【請求項３】 前記特定手段は、前記比較手段の比較結
果が不一致を示す時に前記所定フリップフロップから読
出した値が前記採取手段による前記複数の大規模集積回
路各々のフリップフロップの状態の採取時に入力した値
かどうかを判別して故障が生じた大規模集積回路を特定
するよう構成したことを特徴とする請求項１または請求
項２記載のスキャンパス故障検出回路。 - 【請求項４】 前記所定フリップフロップは、少なくと
も最もスキャンアウト側に近いフリップフロップ及び最
もスキャンイン側に近いフリップフロップを含むことを
特徴とする請求項１から請求項３のいずれか記載のスキ
ャンパス故障検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8042388A JPH09237199A (ja) | 1996-02-29 | 1996-02-29 | スキャンパス故障検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8042388A JPH09237199A (ja) | 1996-02-29 | 1996-02-29 | スキャンパス故障検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09237199A true JPH09237199A (ja) | 1997-09-09 |
Family
ID=12634697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8042388A Withdrawn JPH09237199A (ja) | 1996-02-29 | 1996-02-29 | スキャンパス故障検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09237199A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12209306B2 (en) | 2015-04-16 | 2025-01-28 | Ii-Vi Delaware, Inc. | Optically-finished thin diamond substrate or window of high aspect ratio and a method of production thereof |
-
1996
- 1996-02-29 JP JP8042388A patent/JPH09237199A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12209306B2 (en) | 2015-04-16 | 2025-01-28 | Ii-Vi Delaware, Inc. | Optically-finished thin diamond substrate or window of high aspect ratio and a method of production thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4601034A (en) | Method and apparatus for testing very large scale integrated memory circuits | |
| US6256760B1 (en) | Automatic test equipment scan test enhancement | |
| JP3893238B2 (ja) | 半導体記憶装置の不良解析装置 | |
| US5189365A (en) | Method of locating a fault in a logic IC device | |
| US20050047229A1 (en) | Method and circuit for collecting memory failure information | |
| JP2002538465A (ja) | 単一のテスターチャンネルを使用して複数のデバイスの同時テストを行うための分散型インターフェース | |
| KR20010037848A (ko) | 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법 | |
| CN1475015A (zh) | 具有内建自测功能的存储模块和存储部件 | |
| US6480019B2 (en) | Multiple voted logic cell testable by a scan chain and system and method of testing the same | |
| US7392449B2 (en) | Method, apparatus, and computer program product for diagnosing a scan chain failure employing fuses coupled to the scan chain | |
| US6009028A (en) | Failure self-diagnosis device for semiconductor memory | |
| JPH1116393A (ja) | テスト回路 | |
| JPS6211734B2 (ja) | ||
| US6035431A (en) | Semiconductor integrated circuit with test device | |
| JP3537087B2 (ja) | 半導体装置及び半導体装置の検査方法 | |
| US5999468A (en) | Method and system for identifying a memory module configuration | |
| JPH09237199A (ja) | スキャンパス故障検出回路 | |
| US6490694B1 (en) | Electronic test system for microprocessor based boards | |
| JP2837703B2 (ja) | 故障診断装置 | |
| JPH0997194A (ja) | フェイルメモリのデータ取得装置 | |
| JP2871966B2 (ja) | 障害検出回路検査システム | |
| JP3180303B2 (ja) | プリント板における論理素子間接続状態の診断方法 | |
| JPH08334544A (ja) | マルチチップモジュールのベアチップ不良検出装置 | |
| JPH0766030B2 (ja) | 論理パッケージの診断方法 | |
| CN120068757A (zh) | 基于现场可编程门阵列的芯片可测性设计dft系统及其方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030506 |