JPH0766030B2 - 論理パッケージの診断方法 - Google Patents
論理パッケージの診断方法Info
- Publication number
- JPH0766030B2 JPH0766030B2 JP58123211A JP12321183A JPH0766030B2 JP H0766030 B2 JPH0766030 B2 JP H0766030B2 JP 58123211 A JP58123211 A JP 58123211A JP 12321183 A JP12321183 A JP 12321183A JP H0766030 B2 JPH0766030 B2 JP H0766030B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- flip
- logic
- scale
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は大規模論理を含む部品より構成される論理パッ
ケージの診断方式に関する。
ケージの診断方式に関する。
論理のLSI化により論理パッケージの論理規模が増大す
るに従い、パッケージ論理全体を対象にした診断データ
を作ることが困難になり、論理的に分割又は、物理的な
分割を行ない、各分割単位に診断する方式が知られてい
る。
るに従い、パッケージ論理全体を対象にした診断データ
を作ることが困難になり、論理的に分割又は、物理的な
分割を行ない、各分割単位に診断する方式が知られてい
る。
1. 論理的に分割し診断する方式 全てのフリップフロップに対し、スキャンインスキャン
アウトを可能にした論理構造を対象に論理を分割し診断
する方式であるが、論理構造面での制約があり一般論理
への適用が容易でない。
アウトを可能にした論理構造を対象に論理を分割し診断
する方式であるが、論理構造面での制約があり一般論理
への適用が容易でない。
2. 物理的に分割し診断する方式 全ての部品ピンへのプロービング機能を持ったテスタ装
置が前提である、プロービングにより部品間の接続不
良、部品単体の不良を診断する方式であるが、部品の論
理規模が増大すると部品の診断が充分出来ない問題やプ
ロービング技術に問題がある。
置が前提である、プロービングにより部品間の接続不
良、部品単体の不良を診断する方式であるが、部品の論
理規模が増大すると部品の診断が充分出来ない問題やプ
ロービング技術に問題がある。
本発明の目的は、論理パッケージ上に搭載されている部
品の部品ピンにスキャンイン，スキャンアウト可能な論
理を付加し、部品間の診断と部品単体の診断に分割し論
理パッケージを診断する方式を提供することにある。
品の部品ピンにスキャンイン，スキャンアウト可能な論
理を付加し、部品間の診断と部品単体の診断に分割し論
理パッケージを診断する方式を提供することにある。
論理パッケージを構成する大規模論理部品の内部又は外
部に上記部品ピンにスキャンイン，スキャンアウト可能
なフリップフロップ論理を付加することにより、論理構
造面の制約や特別なテスタ装置を使用することなく、分
割診断を可能にする。
部に上記部品ピンにスキャンイン，スキャンアウト可能
なフリップフロップ論理を付加することにより、論理構
造面の制約や特別なテスタ装置を使用することなく、分
割診断を可能にする。
以下、本発明の実施例を図面を用いて詳細に説明する。
第１図は本発明の一実施例の論理パッケージの論理概略
図である。同図において、１は論理パッケージのピン、
２は大規模論理を含むLSI、３はLSIのピン、４の受信フ
リップフロップはLSIの入力ピンに対応したフリップフ
ロップ、５の送信フリップフロップはLSIの出力ピンに
対応したフリップフロップ、６の受信クロックは受信フ
リップフロップ４に対するクロック、７の送信クロック
は送信フリップフロップ５に対するクロックを示す。８
のスキャン制御信号と９のパッケージスキャン制御回路
と10のスキャンアウト信号及び11のLSIスキャン制御回
路は、LSIの入力ピン，出力ピンに対応している受信フ
リップフロップ，送信フリップフロップへの書込み（ス
キャンイン）、読み出し（スキャンアウト）を行なうも
のである。
図である。同図において、１は論理パッケージのピン、
２は大規模論理を含むLSI、３はLSIのピン、４の受信フ
リップフロップはLSIの入力ピンに対応したフリップフ
ロップ、５の送信フリップフロップはLSIの出力ピンに
対応したフリップフロップ、６の受信クロックは受信フ
リップフロップ４に対するクロック、７の送信クロック
は送信フリップフロップ５に対するクロックを示す。８
のスキャン制御信号と９のパッケージスキャン制御回路
と10のスキャンアウト信号及び11のLSIスキャン制御回
路は、LSIの入力ピン，出力ピンに対応している受信フ
リップフロップ，送信フリップフロップへの書込み（ス
キャンイン）、読み出し（スキャンアウト）を行なうも
のである。
第２図は、受信及び送信フリップフロップのゲート展開
形とフリップフロップのシンボル図である。
形とフリップフロップのシンボル図である。
第３図は、LSI内のLSI入力ピン，出力ピンの周辺論理と
スキャン論理を示したものである。LSIの出力ピン13に
対応させて５の送信フリッププロップが、入力ピン15に
対応させて４の受信フリップフロップがあり、６の受信
クロックは入力ピン15からの情報を受信フリップフロッ
プ４に格納する為のものであり、７の送信クロックはLS
I内からの信号を受ける送信ゲート14からの情報を送信
フリップフロップに格納する為のものである。20のアド
レスデコード回路と21のスキャンイン制御回路により送
信フリップフロップ５、受信フリップフロップ４への書
込み（スキャンイン）は、19のスキャンアドレス及び17
のスキャンデータを指定後、18のスキャンクロックを出
すことにより可能である。20のアドレスデコード回路と
22のスキャンアウト制御回路により読み出し（スキャン
アウト）は、19のスキャンアドレスを指定することによ
り可能である。
スキャン論理を示したものである。LSIの出力ピン13に
対応させて５の送信フリッププロップが、入力ピン15に
対応させて４の受信フリップフロップがあり、６の受信
クロックは入力ピン15からの情報を受信フリップフロッ
プ４に格納する為のものであり、７の送信クロックはLS
I内からの信号を受ける送信ゲート14からの情報を送信
フリップフロップに格納する為のものである。20のアド
レスデコード回路と21のスキャンイン制御回路により送
信フリップフロップ５、受信フリップフロップ４への書
込み（スキャンイン）は、19のスキャンアドレス及び17
のスキャンデータを指定後、18のスキャンクロックを出
すことにより可能である。20のアドレスデコード回路と
22のスキャンアウト制御回路により読み出し（スキャン
アウト）は、19のスキャンアドレスを指定することによ
り可能である。
受信ゲート16は受信フリップフロップ４の情報をLSI内
へ送出するものである。
へ送出するものである。
第４図を用いてLSI間の診断方法を示す。24,25,26のLSI
は第３図で示した送信及び、受信フリップフロップを設
えているものであり、27のICは論理規模が小さく送信及
び受信フリップフロップは設えていない。27のICと24,2
5,26のLSI間の診断手順を以下に示す。
は第３図で示した送信及び、受信フリップフロップを設
えているものであり、27のICは論理規模が小さく送信及
び受信フリップフロップは設えていない。27のICと24,2
5,26のLSI間の診断手順を以下に示す。
Ｉ） 送信クロック７をオフ、受信クロック６をオンに
する。
する。
II） 送信フリップフロップに対し、IC27とLSI24,25,2
6の接続不良の検出が可能となるデータをスキャンイン
する。
6の接続不良の検出が可能となるデータをスキャンイン
する。
III） 受信フリップフロップ30をスキャンアウトし期
待値と比較する。
待値と比較する。
第５図を用いてLSI内の診断方法を示す。31のLSIは第２
図で示した送信及び受信フリップフロップを設えてい
る。LSI31の単体レベルで診断するテストデータを下記
条件を満足するように作る。
図で示した送信及び受信フリップフロップを設えてい
る。LSI31の単体レベルで診断するテストデータを下記
条件を満足するように作る。
Ｉ） 論理回路部32の診断とスキャン回路部33の診断に
分けてテストデータを作る。
分けてテストデータを作る。
II） 論理回路部32のテストデータは受信クロック６、
送信クロック７をオンにした状態でLSIの入力ピンから
テストパターンを与えるように作る。
送信クロック７をオンにした状態でLSIの入力ピンから
テストパターンを与えるように作る。
III） テストからテストの切り替りで入力ピンは１ピ
ンしか変化しないようにテストパターンを作る。
ンしか変化しないようにテストパターンを作る。
ａ） スキャン回路部33の診断方法 Ｉ） 受信クロック6,送信クロックをオフにする。
II） 全ての受信フリップフロップと送信フリップフロ
ップへ１をスキャンイン後、上記フリップフロップをス
キャンアウトし全て１であるかテストする。
ップへ１をスキャンイン後、上記フリップフロップをス
キャンアウトし全て１であるかテストする。
III） II）のフリップフロップ全てに０をスキャンイ
ン後、スキャンアウトし全て０であるかテストする。
ン後、スキャンアウトし全て０であるかテストする。
ｂ） 論理回路部32の診断方法 Ｉ） 受信クロック６をオフ、送信クロック７をオンに
する。
する。
II） LSI31の単体レベルで論理回路部32を診断するテ
ストデータの第１テストパターンの論理値をLSIの入力
ピンに対応する受信フリップフロップ全てにスキャンイ
ンする。
ストデータの第１テストパターンの論理値をLSIの入力
ピンに対応する受信フリップフロップ全てにスキャンイ
ンする。
III） LSI出力ピンに対応する送信フリップフロップを
全てスキャンアウトし、テストデータのLSI出力ピン期
待値と比較する。
全てスキャンアウトし、テストデータのLSI出力ピン期
待値と比較する。
IV） 第２テストパターン以降は、テストパターンの切
替りで変化したLSI入力１ピンに対してのみ対応する受
信フリップフロップに変化後の論理値をスキャンインす
る。
替りで変化したLSI入力１ピンに対してのみ対応する受
信フリップフロップに変化後の論理値をスキャンインす
る。
Ｖ） III）と同じ。
VI） IV）とＶ）を最終テストパターンまでくり返す。
本発明を実施することにより、論理パッケージの診断を
LSIとIC間の診断とLSI内部の診断に分割して行なうこと
が出来る。
LSIとIC間の診断とLSI内部の診断に分割して行なうこと
が出来る。
本発明によれば、パッケージの診断を大規模論理部品の
診断と大規模論理部品間の診断に分けて行なうことが出
来て、大規模論理部品の診断を行なう時、大規模論理部
品の単体で行なう診断のテストデータの利用が可能であ
り、大規模論理部品間を診断するテストデータの作成で
は、大規模論理部品内部の論理を必要としない為、テス
トデータ作成が容易となる。以上のことから論理パッケ
ージのテストデータ作成の計算機処理時間を1/5以下に
出来且つ高品質のテストデータを容易に作れる効果があ
る。
診断と大規模論理部品間の診断に分けて行なうことが出
来て、大規模論理部品の診断を行なう時、大規模論理部
品の単体で行なう診断のテストデータの利用が可能であ
り、大規模論理部品間を診断するテストデータの作成で
は、大規模論理部品内部の論理を必要としない為、テス
トデータ作成が容易となる。以上のことから論理パッケ
ージのテストデータ作成の計算機処理時間を1/5以下に
出来且つ高品質のテストデータを容易に作れる効果があ
る。
第１図は本発明の実施例の論理パッケージの概略論理
図、第２図はフリップフロップの論理とフリップフロッ
プのシンボル図、第３図は、LSIの入力ピン，出力ピン
に付加した回路の概略図、第４図はLSIとICの接続関係
図、第５図はLSI内の論理接続関係図である。 １……論理パッケージ、２……LSI ３……LSIピン ４……受信フリップフロップ ５……送信フリップフロップ ６……受信クロック、７……送信クロック ８……スキャン制御信号 ９……パッケージスキャン制御回路 10……スキャンアウト信号 11……LSIスキャン制御回路 12……フリップフロップシンボル図 13……LSI出力ピン、14……送信ゲート 15……LSI入力ピン、16……受信ゲート 17……スキャンデータ 18……スキャンクロック、19……スキャンアドレス 20……アドレスデコード回路 21……スキャンイン制御回路 22……スキャンアウト制御回路
図、第２図はフリップフロップの論理とフリップフロッ
プのシンボル図、第３図は、LSIの入力ピン，出力ピン
に付加した回路の概略図、第４図はLSIとICの接続関係
図、第５図はLSI内の論理接続関係図である。 １……論理パッケージ、２……LSI ３……LSIピン ４……受信フリップフロップ ５……送信フリップフロップ ６……受信クロック、７……送信クロック ８……スキャン制御信号 ９……パッケージスキャン制御回路 10……スキャンアウト信号 11……LSIスキャン制御回路 12……フリップフロップシンボル図 13……LSI出力ピン、14……送信ゲート 15……LSI入力ピン、16……受信ゲート 17……スキャンデータ 18……スキャンクロック、19……スキャンアドレス 20……アドレスデコード回路 21……スキャンイン制御回路 22……スキャンアウト制御回路
Claims (1)
- 【請求項１】少なくとも複数の大規模論理部品を搭載し
外部接続ピンを有し、前記複数の大規模論理部品内に該
大規模論理部品の入力ピン及び出力ピン対応にスキャン
イン、スキャンアウト可能なフリップフロップを備え、
且つ、前記外部接続ピンから前記フリップフロップのス
キャンイン、スキャンアウトを可能とするための論理を
備えた論理パッケージの診断方法であって、前記大規模
論理部品における出力ピン対応のフリップフロップにテ
ストデータをスキャンインした後、該大規模論理部品の
次段の大規模論理部品の入力ピン対応のフリップフロッ
プをスキャンアウトすることにより大規模論理部品間に
存在する論理部品群の診断を行うことを特徴とする論理
パッケージの診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58123211A JPH0766030B2 (ja) | 1983-07-08 | 1983-07-08 | 論理パッケージの診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58123211A JPH0766030B2 (ja) | 1983-07-08 | 1983-07-08 | 論理パッケージの診断方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5077881A Division JPH08226953A (ja) | 1993-04-05 | 1993-04-05 | 論理パッケージ診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6015569A JPS6015569A (ja) | 1985-01-26 |
| JPH0766030B2 true JPH0766030B2 (ja) | 1995-07-19 |
Family
ID=14854944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58123211A Expired - Lifetime JPH0766030B2 (ja) | 1983-07-08 | 1983-07-08 | 論理パッケージの診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766030B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0756503B2 (ja) * | 1985-11-26 | 1995-06-14 | 株式会社日立製作所 | 論理回路診断方法 |
| JPH08226953A (ja) * | 1993-04-05 | 1996-09-03 | Hitachi Ltd | 論理パッケージ診断方式 |
| JP4729448B2 (ja) * | 2006-07-07 | 2011-07-20 | 日立アプライアンス株式会社 | 洗濯乾燥機 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5572261A (en) * | 1978-11-27 | 1980-05-30 | Nec Corp | Logic unit |
| JPS5794857A (en) * | 1980-12-05 | 1982-06-12 | Nec Corp | Logic device |
-
1983
- 1983-07-08 JP JP58123211A patent/JPH0766030B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6015569A (ja) | 1985-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4621363A (en) | Testing and diagnostic device for digital computers | |
| CA1077567A (en) | Method of level sensitive testing a functional logic system with embedded array | |
| JP3262593B2 (ja) | 埋込みｒａｍ用の構成可能な自己検査方法及び回路 | |
| US6861866B2 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
| US4335425A (en) | Data processing apparatus having diagnosis function | |
| US4972414A (en) | Method and apparatus for detecting oscillator stuck faults in a level sensitive scan design (LSSD) system | |
| JPH0766030B2 (ja) | 論理パッケージの診断方法 | |
| JPS61155874A (ja) | 大規模集積回路の故障検出方法およびそのための装置 | |
| JP2837703B2 (ja) | 故障診断装置 | |
| JPH06160489A (ja) | バウンダリスキャン内部テスト方式 | |
| JPS59211146A (ja) | スキヤンイン方法 | |
| JPH0843494A (ja) | 電子回路 | |
| US6421810B1 (en) | Scalable parallel test bus and testing method | |
| JPH08226953A (ja) | 論理パッケージ診断方式 | |
| JP2002243801A (ja) | 半導体集積回路 | |
| JP2877505B2 (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| JP2738112B2 (ja) | 情報処理装置の障害情報採取方式 | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JPS634211B2 (ja) | ||
| JPH11353897A (ja) | Ｉｃ試験装置 | |
| JPS6363929B2 (ja) | ||
| JPH04337484A (ja) | スキャンテスト方式 | |
| Turino | Testability Busses | |
| JPH07120535A (ja) | 論理回路の診断方法およびｌｓｉ回路 | |
| JPH04105080A (ja) | フリップフロップ回路の診断方式 |