JPH09238079A - バイポーラ・ユニポーラ変換回路 - Google Patents

バイポーラ・ユニポーラ変換回路

Info

Publication number
JPH09238079A
JPH09238079A JP4239896A JP4239896A JPH09238079A JP H09238079 A JPH09238079 A JP H09238079A JP 4239896 A JP4239896 A JP 4239896A JP 4239896 A JP4239896 A JP 4239896A JP H09238079 A JPH09238079 A JP H09238079A
Authority
JP
Japan
Prior art keywords
signal
bipolar
input
threshold voltage
unipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4239896A
Other languages
English (en)
Other versions
JP3268350B2 (ja
Inventor
Naoki Nakase
直樹 中瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP04239896A priority Critical patent/JP3268350B2/ja
Publication of JPH09238079A publication Critical patent/JPH09238079A/ja
Application granted granted Critical
Publication of JP3268350B2 publication Critical patent/JP3268350B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 【課題】 低電源化された次段の比較器の入力振幅の許
容範囲を意識して、受信入力振幅を不必要に下げること
をせず、かつしきい値電圧を数100mV以下に設定及
び調整が可能なバイポーラ・ユニポーラ変換回路を提供
する。 【解決手段】 パルストランス(3)は入力バイポーラ
信号を同極性と逆極性のバイポーラ信号に変換する。ク
ランプ回路(5,6)は同極性のバイポーラ信号を所定
の範囲内に制限する。クランプ回路(9,10)は逆極
性のバイポーラ信号を所定の範囲内に制限する。比較器
(22)は、クランプ回路(5,6)の出力信号と基準
しきい値電圧とを比較して正極のユニポーラ信号を出力
する。比較器(23)はクランプ回路(9,10)の出
力信号と基準しきい値電圧とを比較して負極のユニポー
ラ信号を出力する。制御回路(13〜21)は、入力バ
イポーラ信号の振幅の大きさに応じて、基準しきい値電
圧を自動的に制御する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は伝送装置に使用され
るバイポーラ・ユニポーラ変換回路に関する。
【0002】
【従来の技術】ディジタル伝送システムでは、ディジタ
ル・データを、電気インタフェース回路の送信部から受
信部へ向けて、平衡対ケーブルまたは同軸ケーブル等を
用いて数百mの距離を伝送している。この伝送されてき
たディジタル・データを受信する電気インタフェース回
路の受信部は、バイポーラ・ユニポーラ変換回路とタイ
ミング抽出回路とで構成され、バイポーラ・ユニポーラ
変換回路は、パルストランス(変成器)、自動しきい値
電圧制御回路、および比較器とを備えている。
【0003】バイポーラ・ユニポーラ変換回路におい
て、まず、パルストランスを用いて受信した入力信号を
同極性と逆極性に変換し、かつ信号振幅を増加する。こ
こで、入力信号は、一般に、2進信号の論理“1”レベ
ルが発生する毎に正極性のパルスと負極性のパルスが交
互に送出されたバイポーラ信号である。自動しきい値伝
電圧制御回路は、パルストランスからの出力電圧を上昇
した受信入力信号の信号振幅を監視し、直流(DC)信
号のしきい値電圧を発生し、かつしきい値電圧を制御
し、その制御したしきい値電圧を次段の比較器の基準値
入力に伝える。
【0004】この自動しきい値電圧制御回路は、入力信
号に対して、ダイオードとコンデンサからなる整流回路
を用い、最大振幅値からダイオードの順方向電圧分下が
ったDC信号を発生し、別に設定した最低基準電圧との
間で、しきい値電圧を制御している。
【0005】図3に従来のバイポーラ・ユニポーラ変換
回路の構成を示す。図3は特公平8−2017号公報
(以下、先行技術1と呼ぶ)に開示されているものと実
質的に同一のものである。この先行技術1では、バイポ
ーラ・ユニポーラ変換回路の自動しきい値電圧制御回路
に対して、予め設定した最低基準しきい値電圧にダイオ
ードの順方向電圧を加算することで、パルスが粗な入力
信号を受けた場合のしきい値電圧の下降による識別不良
を防いでいる。
【0006】すなわち、この先行技術1に開示されたバ
イポーラ・ユニポーラ変換回路は、入力信号を同極性と
逆極性に変換し、かつ信号振幅を増加させるパルストラ
ンスと、正極性のバイポーラ信号と基準しきい値電圧と
を比較する第1の比較器と、逆極性のバイポーラ信号と
基準しきい値とを比較する第2の比較器と、基準しきい
値電圧を入力信号振幅に対して自動的に制御する自動し
きい値電圧制御回路とを有する。そして、この先行技術
1では、バイポーラ・ユニポーラ変換回路の自動しきい
値電圧制御回路は、正極性または逆極性のバイポーラ信
号を受けて整流する波形整形用ダイオードと、整流した
出力を充電するコンデンサと、充電された電荷を放電す
る電圧設定用抵抗器とを有し、更に基準しきい値電圧の
最低基準しきい値電圧を制限する電圧制限用ダイオード
を有している。
【0007】図3において、1は入力端子、2は送信側
負電極(送信側接地端子)、3はパルストランス、12
は正電極(正電源端子)、13,14,17,18は抵
抗器、15,21はコンデンサ、16は受信側負電極
(受信側接地端子)、19,20,24はショットキバ
リア形ダイオード、22,23は比較器、25は正極側
出力端子、26は負極側出力端子である。
【0008】図4に図3の各点の波形状態を示す。図4
において、(1)は入力端子1の波形、(2)はA点の
波形、(3)はB点の波形、(4)はC点の波形、
(5)は比較器22の入力波形で、(5−1)は比較器
22の正極入力「A点の波形」、(5−2)は比較器2
2の負極入力「基準しきい値電圧」、(6)は比較器2
3の入力波形で、(6−1)は比較器23の正極入力
「B点の波形」、(6−2)は比較器23の負極入力
「基準しきい値電圧」、(7)は比較器22の出力、
(8)は比較器23の出力をそれぞれ示している。
【0009】図3および図4を参照して、従来のバイポ
ーラ・ユニポーラ変換回路の動作について説明する。
【0010】パルストランス3の1次側に振幅VO-P1
バイポーラ信号(図4(1)の左側に示す)を入力する
と、パルストランス3の2次側には図4(2)、(3)
の左側に示すようなDCバイアス電圧VB で振幅VP1
波形が現れる。ここでDCバイアス電圧VB は抵抗1
3、14とダイオード24の順方向電圧分の電圧降下量
と正電極12の電圧で決定される。ダイオード19は信
号(図4(2))の正極性パルスが現れた時、導通状態
になり、ダイオード20は信号(図4(3))の正極性
パルスが現れた時、導通状態になる。ダイオード19、
20が導通状態の時、コンデンサ21には電荷が充電さ
れ、コンデンサ21の両端の電圧が最大(VP1−VF1
になるまで充電される。この時、信号(図4(2))ま
たは信号(図4(3))を整流した信号(図4(4))
がC点に得られる。ここで電圧VF1は、振幅VP1の信号
入力時におけるダイオード19、20の順方向電圧分の
電圧降下量である。
【0011】今、ダイオード24の順方向電圧分の電圧
降下量をVD とすると、D点の電圧は(VB +VD )と
なり、比較器22、23の基準しきい値電圧(図4(5
−2)、(6−2))は、抵抗器17、18により、C
点とD点の間の電圧(VB +VD )〜(VB +(VP1
F1))の範囲で設定され、通常、パルス振幅の中点に
調整する。
【0012】入力バイポーラ信号(図4(1))の振幅
が、接続ケーブルによる損失等により小さくなり、それ
に伴い信号(図4(2)、(3))の振幅が小さくなっ
ても、(VP1−VF1)の値が変化する為、基準しきい値
電圧(図4(5−2)、(6−2))はパルス振幅の中
点に設定される。
【0013】仮に入力端子1に図4(1)の右側に示す
様に、V0-P1より大きい振幅V0-P2をもつバイポーラ信
号が入力された場合、比較器22、23の基準しきい値
電圧(図4(5−2)、(6−2))は(VB +VD
〜(VB +(VP2−VF2))の範囲で設定される。振幅
0-P1の信号入力時の動作と同様に、今度は(VP2−V
F2)の値が変化することでパルス振幅の中点に基準しき
い値(図4(5−2)、(6−2))が設定される。こ
こで電圧VF2は、振幅VP2の信号入力時におけるダイオ
ード19、20に順方向電圧分の電圧降下量である。
【0014】図4(5)と(6)に比較器22と23の
入力波形状態を各々示す。また、図4(7)と(8)に
比較器22と23の出力波形状態を各々示す。入力端子
1に入力されたバイポーラ信号に対して、比較器22の
出力(図4(7))に正極のユニポーラ信号が得られ、
比較器23の出力(図4(8))に負極のユニポーラ信
号が得られる。
【0015】
【発明が解決しようとする課題】図3に示す従来のバイ
ポーラ・ユニポーラ変換回路において、入力パルスが粗
の場合の低レベル状態で、コンデンサ21に充電された
電荷は抵抗17、18を介して放電される。この時、基
準しきい値電圧は、ダイオード24の順方向電圧の電圧
降下量VD に抑えられる。基準しきい値電圧がDCバイ
アス電圧VB に近づき、比較器22、23でパルスの識
別不可能となることを抑制することを特徴としている。
しかながら、通常の伝送装置でバイポーラ・ユニポーラ
変換回路を使用する場合、入力データの伝送周波数は数
MHz以上であり、0連続データ伝送の不安定性を考慮
して、BnZS(Bipolar with n Zeros Substitution
Codes )符号方式が用いられる。この為、粗なデータが
入力された場合、コンデンサ21が放電して、基準しき
い値電圧がDCバイアスVB に近づいても、比較器2
2、23で識別不可能なレベルまで電圧降下することは
生じない。
【0016】ここで、放電する時の放電曲線は、抵抗1
7、18とコンデンサ21の時定数で決定される。仮に
本例の伝送周波数をf=1MHzとし、B8ZS符号方
式を使用するとし、マーク率が1番小さいデータ列“0
001”が入力された場合を考える。この場合、先頭の
“1”が入力された後、放電状態にあるC点のリップル
電圧VPIP は下記の数式1で表される。
【0017】
【数1】 ここで、f=動作周波数=1MHz、コンデンサ21の
容量CD =0.1μF、放電状態でのC点の電流I0
1mAと仮定すると、 T=周期=(1/f)=1μS VPIP =(1mA/0.1μF)×(4μS/2)=2
0mV となる。
【0018】ダイナミックレンジにもよるが、通常、比
較器で5mA程度の範囲で識別は可能であると考えら
れ、上記の条件下では、比較器が識別不可能となること
は一概に言えない。
【0019】また、本例ではダイオード24の順方向電
圧の電圧降下量VD は数100mVあると考えられ、最
低基準しきい値電圧を(VB +VD )としている為、数
100mV単位の微小振幅信号の識別が困難である。こ
れは距離特性の向上をさせる際の妨げにつながる。
【0020】更に、低電力化を意識して、比較器22、
23が3.3V動作の集積回路(IC)に内蔵されてい
ると仮定すると、原則的に比較器22、23に入力され
る信号振幅は3.3Vを越えない様にすることが望まし
い。よって、受信部の前段に減衰器を挿入したり、パル
ストランスによる信号増幅増加分を減らしたり、送信出
力のパワーを低減させたりすることによって、入力信号
振幅を不必要に小さくしなければならない。これも距離
特性の向上の妨げにつながる。
【0021】本発明の課題は、入力パルスが粗の場合の
低レベル状態での比較器におけるパルスの識別不可を抑
制する為に付加されている電圧制限用ダイオードによ
り、逆に数100mV単位の微小振幅信号の識別が困難
となってしまい、距離特性の向上の妨げになるという第
1の問題を解決することにある。
【0022】本発明の他の課題は、比較器の低電源IC
内蔵化を意識した場合の入力信号振幅の許容制限により
生ずる距離特性劣化の第2の問題を解決することにあ
る。
【0023】
【課題を解決するための手段】本発明によるバイポーラ
・ユニポーラ変換回路は、正極性のパルスと負極性のパ
ルスが交互に送出された入力バイポーラ信号をユニポー
ラ信号に変換するバイポーラ・ユニポーラ変換回路にお
いて、入力バイポーラ信号を同極性と逆極性のバイポー
ラ信号に変換する変成器と、同極性のバイポーラ信号を
所定の範囲内に制限して、第1のクランプしたバイポー
ラ信号を出力する第1のクランプ回路と、逆極性のバイ
ポーラ信号を所定の範囲内に制限して、第2のクランプ
したバイポーラ信号を出力する第2のクランプ回路と、
第1のクランプしたバイポーラ信号と基準しきい値電圧
とを比較して、正極性のパルスに対応した正極のユニポ
ーラ信号を出力する第1の比較器と、第2のクランプし
たバイポーラ信号と基準しきい値電圧とを比較して、負
極性のパルスに対応した負極のユニポーラ信号を出力す
る第2の比較器と、入力バイポーラ信号の振幅の大きさ
に応じて、基準しきい値電圧を自動的に制御する自動し
きい値電圧制御回路と、を有することを特徴とする。
【0024】
【作用】上記第1の問題については、電圧制限用ダイオ
ードを削除することで解決している。すなわち、電圧制
限用ダイオードを削除することで、基準しきい値電圧の
最低レベルは、DCバイアス電圧と電圧設定用抵抗の電
圧降下量の和となる。これにより基準しきい値電圧は、
比較器の識別能力の限界付近まで設定可能となる。
【0025】また、上記第2の問題については、振幅の
大きい入力信号に対して、信号振幅が正電源またはグラ
ンド電位に対して極端に越えないように、信号線と正電
極と負電極に対して、電圧をクランプするダイオードを
挿入することで解決している。一般的に受信入力部にク
ランプ回路を付加したことで、伝送路及び送信部出力と
のインピーダンス不整合を起こすことが考えられる。し
かし、ここでクランプする為に用いるダイオードは、大
入力振幅時にのみ、導通状態となる為、大入力時に波形
劣化を起こすが、振幅が大きい為、受信データ誤りを起
こす可能性は少ない。また、微小振幅信号の受信時に
は、クランプ用ダイオードはオフ状態にある為、インピ
ーダンス不整合の影響は無くなる。上述した内容によ
り、低電源化された次段の比較器の入力振幅の許容範囲
を意識して、受信入力振幅を不要に下げることをせず
に、かつしきい値電圧を数100mV以下に設定および
調整が可能なバイポーラ・ユニポーラ変換回路の実現が
可能となる。
【0026】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態を詳細に説明する。
【0027】図1は本発明の一実施形態によるバイポー
ラ・ユニポーラ変換回路を示す回路図であり、図2は図
1の各点の波形状態を示す波形図である。図1におい
て、1は入力端子、2は送信側負電極、3はパルストラ
ンス、4,8,12は正電極、13,14,17,18
は抵抗器、15,21はコンデンサ、7,11,16は
受信側負電極、5,6,9,10,19,20はショッ
トキバリア形ダイオード、22,23は比較器、25は
正極性出力端子、26は負極性出力端子である。図2に
おいて、(1)は入力端子1の波形、(2)はA点の波
形、(3)はB点の波形、(4)はC点の波形、(5)
は比較器22の入力波形、(5−1)は比較器22の正
極入力「A点の波形」、(5−2)は比較器22の負極
入力「基準しきい値電圧」、(6)は比較器23の入力
波形、(6−1)は比較器23の正極入力「B点の波
形」、(6−2)は比較器23の負極入力「基準しきい
値電圧」、(7)は比較器22の出力、(8)は比較器
23の出力をそれぞれ示している。
【0028】本バイポーラ・ユニポーラ変換回路と図3
に示す従来のバイポーラ・ユニポーラ変換回路との相違
点は、電圧制限用ダイオード24を削除し、パルストラ
ンス3の第1の出力端と第1の比較器22の正極入力端
(+)とを接続する信号線と正電極4と負電極7に対し
て、電圧をクランプするクランプ用ダイオード5、6を
挿入し、パルストランス3の第2の出力端と第2の比較
器23の正極入力端(+)とを接続する信号線と正電極
8と負電極11に対して、電圧をクランプするクランプ
用ダイオード9、10を挿入したことである。本例にお
いて、正電極4,8,12の電位をVDDとする。
【0029】図1および図2を参照して、本実施の形態
に係るバイポーラ・ユニポーラ変換回路の動作について
説明する。
【0030】まず、パルストランス3の1次側に、図2
(1)の左側に示す様な振幅V0-P3のバイポーラ信号を
入力した場合、パルストランス3の2次側には図2
(2)、(3)に示すようなDCバイアス電圧VB を中
心としする振幅VP3の波形が現れる。ここで、入力され
る信号振幅V0-P3は、パルストランス3の信号振幅増加
分を考慮しても、VDDもしくは0V電位を越えない程度
に小さい値であると仮定する。また、DCバイアス電圧
B は抵抗器13、14により決定される。ダイオード
19は信号(図2(2))の正極性パルスが現れた時、
導通状態になり、ダイオード20は信号(図2(3))
の正極性パルスが現れた時、導通状態になる。ダイオー
ド19、20が導通状態の時、コンデンサ21には電荷
が充電され、コンデンサ21の両端の電圧が最大(VP3
−VF4)になるまで充電され、C点に信号(図2
(2))または信号(図2(3))を整流した信号(図
2(4))が得られる。ここで電圧VF4は、振幅VP3
信号入力時におけるダイオード19、20の順方向電圧
分の電圧降下量である。
【0031】比較器22、23の基準しきい値電圧(図
2(5−2)、(6−2))は、抵抗器17、18によ
り、C点とD点の間の電圧(VB 〜VB +(VP3
F4))の範囲に設定される。
【0032】以下、従来技術の一例と同様な動作をし、
図2(7)、(8)に示すユニポーラ信号を得る。
【0033】今度は、パルストランス3の1次側(入力
端子1)に、図2(1)の右側に示す様な、V0-P3より
大きい振幅V0-P4のをもつバイポーラ信号を入力した場
合を考える。この場合も同様に、パルストランス3の2
次側には、図2(2)、(3)の右側に示すようなDC
バイアス電圧VB を中心としする振幅VP4の波形が現れ
る。しかし、ここで入力される信号振幅V0-P4はパルス
トランス3の信号振幅増幅分を考慮した場合、VDDもし
くは0V電位を越えてしまう程に大きな値であると仮定
する。よって、A点及びB点で得られる信号振幅VP4
ダイオード5,6及びダイオード9,10により、クラ
ンプされた値となる。すなわち、振幅VP4は((VDD
F3)−VB )または(VB +VF3)となり、最大振幅
値はVDD+VF3、最小振幅値は(−VB )となる。ここ
で、電圧VF3は、ダイオード5,6及びダイオード9,
10のクランプ時に発生する順方向電圧分の電圧降下量
である。また、振幅V0-P3の信号入力時の動作と同様
に、今度はコンデンサ21に最大(VP4−VF5)まで充
電され、C点に信号(図2(2))または信号(図2
(3))を整流した信号(図2(4))を得る。ここ
で、電圧VF5は、振幅VP4の信号入力時におけるダイオ
ード19,20の順方向電圧分の電圧降下量である。
【0034】比較器22、23の基準しきい値電圧(図
2(5−2)、(6−2))は抵抗器17,18によ
り、C点とD点間の電圧(VB 〜VB +(VP4
F5))の範囲に設定される。
【0035】以下、従来技術の一例と同様な動作をし、
図2(7)と(8)に示すユニポーラ信号を得る。
【0036】
【発明の効果】以上説明したように本発明は、信号振幅
をクランプする機能を付加することで、次段の比較器の
低電源化に対して、不必要な受信感度の劣化を防ぐこと
ができる。また、最低基準しきい値電圧をクランプする
手段を不要とし、削除することで、距離特性の向上が図
れる。
【図面の簡単な説明】
【図1】本発明の一実施形態によるバイポーラ・ユニポ
ーラ変換回路を示す回路図である。
【図2】図1に示したバイポーラ・ユニポーラ変換回路
の各点の波形状態を示す波形図である。
【図3】従来のバイポーラ・ユニポーラ変換回路を示す
回路図である。
【図4】図3に示したバイポーラ・ユニポーラ変換回路
の各点の波形状態を示す波形図である。
【符号の説明】
1 入力端子 2 送信側負電極 3 パルストランス 4 正電極(正電源端子) 5,6 ショットキバリア形ダイオード 7 受信側負電極(受信側接地端子) 8 正電極(正電源端子) 9,10 ショットキバリア形ダイオード 11 受信側負電極(受信側接地端子) 12 正電極(正電源端子) 13,14 抵抗器 15 コンデンサ 16 受信側負電極(受信側接地端子) 17,18 抵抗器 19,20 ショットキバリア形ダイオード 21 コンデンサ 22,23 比較器 25 正極性出力端子 26 負極性出力端子

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 正極性のパルスと負極性のパルスが交互
    に送出された入力バイポーラ信号をユニポーラ信号に変
    換するバイポーラ・ユニポーラ変換回路において、 前記入力バイポーラ信号を同極性と逆極性のバイポーラ
    信号に変換する変成器(3)と、 前記同極性のバイポーラ信号を所定の範囲内に制限し
    て、第1のクランプしたバイポーラ信号を出力する第1
    のクランプ回路(5,6)と、 前記逆極性のバイポーラ信号を前記所定の範囲内に制限
    して、第2のクランプしたバイポーラ信号を出力する第
    2のクランプ回路(9,10)と、 前記第1のクランプしたバイポーラ信号と基準しきい値
    電圧とを比較して、前記正極性のパルスに対応した正極
    のユニポーラ信号を出力する第1の比較器(22)と、 前記第2のクランプしたバイポーラ信号と前記基準しき
    い値電圧とを比較して、前記負極性のパルスに対応した
    負極のユニポーラ信号を出力する第2の比較器(23)
    と、 前記入力バイポーラ信号の振幅の大きさに応じて、前記
    基準しきい値電圧を自動的に制御する自動しきい値電圧
    制御回路(13〜21)と、 を有することを特徴とするバイポーラ・ユニポーラ変換
    回路。
  2. 【請求項2】 前記入力バイポーラ信号がBnZS符号
    方式の信号である、請求項1に記載のバイポーラ・ユニ
    ポーラ変換回路。
  3. 【請求項3】 前記第1及び第2のクランプ回路の各々
    がダイオードで構成されている、請求項1又は2に記載
    のバイポーラ・ユニポーラ変換回路。
  4. 【請求項4】 前記第1及び第2の比較器の各々が低電
    源化された集積回路で構成されている、請求項1〜3の
    いずれか1つに記載のバイポーラ・ユニポーラ変換回
    路。
  5. 【請求項5】 前記自動しきい値電圧制御回路(13〜
    21)は、 前記第1のクランプしたバイポーラ信号を受けて前記正
    極性のパルスを波形整形する第1の波形整形用ダイオー
    ド(19)と、 前記第2のクランプしたバイポーラ信号を受けて前記逆
    極性のパルスを波形整形する第2の波形整形用ダイオー
    ド(20)と、 前記第1及び第2の波形整形用ダイオードの出力を充電
    するコンデンサ(21)と、 該コンデンサに充電された電荷を放電させると共に、前
    記基準しきい値電圧を設定する電圧設定用抵抗器(1
    7,18)と、 を有することを特徴とする、請求項1〜4のいずれか1
    つに記載のバイポーラ・ユニポーラ変換回路。
JP04239896A 1996-02-29 1996-02-29 バイポーラ・ユニポーラ変換回路 Expired - Fee Related JP3268350B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04239896A JP3268350B2 (ja) 1996-02-29 1996-02-29 バイポーラ・ユニポーラ変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04239896A JP3268350B2 (ja) 1996-02-29 1996-02-29 バイポーラ・ユニポーラ変換回路

Publications (2)

Publication Number Publication Date
JPH09238079A true JPH09238079A (ja) 1997-09-09
JP3268350B2 JP3268350B2 (ja) 2002-03-25

Family

ID=12634970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04239896A Expired - Fee Related JP3268350B2 (ja) 1996-02-29 1996-02-29 バイポーラ・ユニポーラ変換回路

Country Status (1)

Country Link
JP (1) JP3268350B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178774A (ja) * 2011-02-28 2012-09-13 Nec Engineering Ltd バイポーラ/ユニポーラ変換回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178774A (ja) * 2011-02-28 2012-09-13 Nec Engineering Ltd バイポーラ/ユニポーラ変換回路

Also Published As

Publication number Publication date
JP3268350B2 (ja) 2002-03-25

Similar Documents

Publication Publication Date Title
US10261477B2 (en) Detection and classification scheme for power over Ethernet system
US6304613B1 (en) Data carrier having rectifier and improved voltage limiter
TWI542120B (zh) 電源供應器及操作其之方法
US20220320889A1 (en) Control circuit and power source device
EP0611059A2 (en) A system for DC restoration of serially transmitted binary signals
US6271690B1 (en) Discriminator
US7012435B2 (en) State detecting method and insulation resistance fall detector
US4907116A (en) Power supply fault protection circuit
JP7303359B1 (ja) スイッチ検出回路、方法及びスイッチ検出器
US5050190A (en) Signal detection circuit not affected by minute voltage fluctuations contained in input signal and operation method therefor
WO2024222067A1 (zh) 一种剩余电流检测模块、漏电保护装置及充电桩
US4551668A (en) Voltage sensing at loads remotely connected to power supplies
JPH09238079A (ja) バイポーラ・ユニポーラ変換回路
US4731829A (en) Circuit for detecting current variations
US4965692A (en) Overload detector and protection circuit
US6686863B1 (en) A/D signal conversion based on a comparison of voltage-divided signals
US6496012B1 (en) Apparatus and method for detecting a short circuit in a lighting system
EP0143435B1 (en) Improvements in or relating to telephone circuits, monolithically integrated, for ring trip detection
CN113131766A (zh) 电源供应装置及其操作方法
CN112367066B (zh) 一种应用于无极性双总线的信号调理系统和方法
US6389135B1 (en) Method and apparatus for deriving power from a clock signal coupled through capacitors
JP2005045729A (ja) 通信装置
CN117674011A (zh) 供电电路和激光雷达
JP3341607B2 (ja) 信号識別装置および情報識別回路
US20110006812A1 (en) Driver circuit and adjustment method therefor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees