JPH09238424A - 過電流保護回路 - Google Patents
過電流保護回路Info
- Publication number
- JPH09238424A JPH09238424A JP8044932A JP4493296A JPH09238424A JP H09238424 A JPH09238424 A JP H09238424A JP 8044932 A JP8044932 A JP 8044932A JP 4493296 A JP4493296 A JP 4493296A JP H09238424 A JPH09238424 A JP H09238424A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- threshold value
- overcurrent
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【課題】 ドライバ素子の実際の耐量に合わせて過電流
に対してドライバ素子を保護する。 【解決手段】 負荷Ｒに接続されるトランジスタ１が駆
動状態であって、かつ、トランジスタ１の動作電圧が第
１のしきい値を越えたときに過電流を検出する過電流検
出回路３と、前記過電流検出回路３の出力電流を充電す
る充電回路５と、前記トランジスタ１の実際の耐ストレ
ス量を第２のしきい値として設定する設定回路７と、前
記充電回路５による充電電圧が前記設定回路７で設定さ
れた第２のしきい値を越えたときに前記トランジスタ１
を非動作状態にするトランジスタ制御回路９とを備え
る。
に対してドライバ素子を保護する。 【解決手段】 負荷Ｒに接続されるトランジスタ１が駆
動状態であって、かつ、トランジスタ１の動作電圧が第
１のしきい値を越えたときに過電流を検出する過電流検
出回路３と、前記過電流検出回路３の出力電流を充電す
る充電回路５と、前記トランジスタ１の実際の耐ストレ
ス量を第２のしきい値として設定する設定回路７と、前
記充電回路５による充電電圧が前記設定回路７で設定さ
れた第２のしきい値を越えたときに前記トランジスタ１
を非動作状態にするトランジスタ制御回路９とを備え
る。
Description
【０００１】
【発明の属する技術分野】本発明は、トランジスタドラ
イバによってランプ負荷をデューティ調整により出力調
整し前記トランジスタドライバの過電流保護機能を有す
る過電流保護回路に関する。
イバによってランプ負荷をデューティ調整により出力調
整し前記トランジスタドライバの過電流保護機能を有す
る過電流保護回路に関する。
【０００２】
【従来の技術】過電流保護回路は、ドライバ素子を介し
て負荷に流れる電流が所定の電流を越えたときに過電流
として検出しドライバ素子を遮断することによりドライ
バ素子及び負荷を過電流から保護する。この種のドライ
バ素子を保護する過電流保護回路として、例えば、実開
平３−１００３９８号、実開昭６１−６８６４２号に記
載のものが知られている。
て負荷に流れる電流が所定の電流を越えたときに過電流
として検出しドライバ素子を遮断することによりドライ
バ素子及び負荷を過電流から保護する。この種のドライ
バ素子を保護する過電流保護回路として、例えば、実開
平３−１００３９８号、実開昭６１−６８６４２号に記
載のものが知られている。
【０００３】図３に示す実開平３−１００３９８の白熱
ランプ駆動用半導体素子保護装置は、端子Ａの電圧を変
化すると、トランジスタＱ２を介してＱ１のベース電流
が変化するから、ランプＬの輝度を調整する。ランプＬ
のフィラメントの短絡等に起因してトランジスタＱ１１
の電圧Ｖ１（コレクタ・エミッタ間）があるしきい値を
越えたときには、その電圧がダイオードＤ１を介して増
幅器ＩＣの非反転入力端子に印加される。
ランプ駆動用半導体素子保護装置は、端子Ａの電圧を変
化すると、トランジスタＱ２を介してＱ１のベース電流
が変化するから、ランプＬの輝度を調整する。ランプＬ
のフィラメントの短絡等に起因してトランジスタＱ１１
の電圧Ｖ１（コレクタ・エミッタ間）があるしきい値を
越えたときには、その電圧がダイオードＤ１を介して増
幅器ＩＣの非反転入力端子に印加される。
【０００４】これによって、サイリスタＳＣＲのゲート
に電圧が印加されてサイリスタＳＣＲが導通状態とな
り、トランジスタＱ１１及びＱ１２が遮断されるので、
ドライバ素子としてのトランジスタＱ１１の破壊が防止
される。
に電圧が印加されてサイリスタＳＣＲが導通状態とな
り、トランジスタＱ１１及びＱ１２が遮断されるので、
ドライバ素子としてのトランジスタＱ１１の破壊が防止
される。
【０００５】また、図４に示す実開昭６１−６８６４２
の負荷制御回路の保護装置は、負荷１００の通電制御を
トランジスタ１０１のオン・オフによって制御する場合
において、トランジスタ１０１に直列に接続された電流
検出用の低い値を持つ抵抗１０２によりコレクタ電流を
検出し、コレクタ電流がコンパレータ１０３によるスラ
イスレベルよりも高くなったときにトランジスタ１０４
がオフする。
の負荷制御回路の保護装置は、負荷１００の通電制御を
トランジスタ１０１のオン・オフによって制御する場合
において、トランジスタ１０１に直列に接続された電流
検出用の低い値を持つ抵抗１０２によりコレクタ電流を
検出し、コレクタ電流がコンパレータ１０３によるスラ
イスレベルよりも高くなったときにトランジスタ１０４
がオフする。
【０００６】さらに、第１のコンパレータ１０５を不作
動状態に保持するようにした場合には、トランジスタ１
０１に駆動パルスが供給されなくなるので、過電流が防
止できる。
動状態に保持するようにした場合には、トランジスタ１
０１に駆動パルスが供給されなくなるので、過電流が防
止できる。
【０００７】
【発明が解決しようとする課題】しかしながら、実開平
３−１００３９８の白熱ランプ駆動用半導体素子保護装
置においては、ドライバ素子が実際に耐え得る状態（ス
トレス）であっても、トランジスタＱ１の電圧ＶCEが瞬
時に前記しきい値を越えてしまうと、出力が停止すると
いう問題があった。
３−１００３９８の白熱ランプ駆動用半導体素子保護装
置においては、ドライバ素子が実際に耐え得る状態（ス
トレス）であっても、トランジスタＱ１の電圧ＶCEが瞬
時に前記しきい値を越えてしまうと、出力が停止すると
いう問題があった。
【０００８】また、実開昭６１−６８６４２の負荷制御
回路の保護装置においては、定常出力が大きい場合に
は、その出力により前記低抵抗１０２における発熱が大
きくなったり、また、電圧ドロップが大きくなったりす
るという問題があった。
回路の保護装置においては、定常出力が大きい場合に
は、その出力により前記低抵抗１０２における発熱が大
きくなったり、また、電圧ドロップが大きくなったりす
るという問題があった。
【０００９】本発明は、ドライバ素子の実際の耐量に合
わせて過電流に対してドライバ素子を保護することので
きる過電流保護回路を提供することにある。
わせて過電流に対してドライバ素子を保護することので
きる過電流保護回路を提供することにある。
【００１０】
【課題を解決するための手段】前記課題を解決するため
に本発明は以下の手段を採用した。請求項１の発明は、
負荷に接続されるトランジスタが駆動状態であって、か
つ、トランジスタの動作電圧が第１のしきい値を越えた
ときに過電流を検出する過電流検出回路と、前記過電流
検出回路の出力電流を充電する充電回路と、前記トラン
ジスタの実際の耐ストレス量を第２のしきい値として設
定する設定回路と、前記充電回路による充電電圧が前記
設定回路で設定された第２のしきい値を越えたときに前
記トランジスタを非動作状態にするトランジスタ制御回
路とを備えることを特徴とするものである。
に本発明は以下の手段を採用した。請求項１の発明は、
負荷に接続されるトランジスタが駆動状態であって、か
つ、トランジスタの動作電圧が第１のしきい値を越えた
ときに過電流を検出する過電流検出回路と、前記過電流
検出回路の出力電流を充電する充電回路と、前記トラン
ジスタの実際の耐ストレス量を第２のしきい値として設
定する設定回路と、前記充電回路による充電電圧が前記
設定回路で設定された第２のしきい値を越えたときに前
記トランジスタを非動作状態にするトランジスタ制御回
路とを備えることを特徴とするものである。
【００１１】この発明によれば、トランジスタが駆動状
態であって、かつ、トランジスタの動作電圧が第１のし
きい値を越えたときに、過電流検出回路が過電流状態と
して動作すると、充電回路は、過電流検出回路が動作し
たときに流れる電流を充電する。
態であって、かつ、トランジスタの動作電圧が第１のし
きい値を越えたときに、過電流検出回路が過電流状態と
して動作すると、充電回路は、過電流検出回路が動作し
たときに流れる電流を充電する。
【００１２】そして、充電回路に流れる電流により充電
された充電電圧が、前記設定回路で設定されたトランジ
スタの実際の耐ストレス量としての第２のしきい値を越
えたときにトランジスタ制御回路は、前記トランジスタ
を非動作状態にする。
された充電電圧が、前記設定回路で設定されたトランジ
スタの実際の耐ストレス量としての第２のしきい値を越
えたときにトランジスタ制御回路は、前記トランジスタ
を非動作状態にする。
【００１３】すなわち、トランジスタの実際の耐量に合
わせて、過電流に対するトランジスタの保護が図られる
ので、従来のようにトランジスタの動作電圧が瞬時に第
１のしきい値を越えても出力が停止することがなくな
る。
わせて、過電流に対するトランジスタの保護が図られる
ので、従来のようにトランジスタの動作電圧が瞬時に第
１のしきい値を越えても出力が停止することがなくな
る。
【００１４】また、請求項２の発明において、前記過電
流検出回路は、前記トランジスタのコレクタ・エミッタ
電圧が第１のしきい値を越えたときに動作する第１のト
ランジスタと、前記第１のトランジスタに接続される第
２のトランジスタと、前記トランジスタを駆動すると共
に前記トランジスタが駆動状態であるときに前記第２の
トランジスタを動作させる駆動回路とを有し、前記充電
回路は、前記第１のトランジスタ及び前記第２のトラン
ジスタが共に動作したとき前記第１のトランジスタ及び
前記第２のトランジスタに流れる電流を充電し、前記第
１のトランジスタと前記第２のトランジスタとの少なく
とも一方が非動作であるとき充電された電荷を放電する
ことを特徴とする。
流検出回路は、前記トランジスタのコレクタ・エミッタ
電圧が第１のしきい値を越えたときに動作する第１のト
ランジスタと、前記第１のトランジスタに接続される第
２のトランジスタと、前記トランジスタを駆動すると共
に前記トランジスタが駆動状態であるときに前記第２の
トランジスタを動作させる駆動回路とを有し、前記充電
回路は、前記第１のトランジスタ及び前記第２のトラン
ジスタが共に動作したとき前記第１のトランジスタ及び
前記第２のトランジスタに流れる電流を充電し、前記第
１のトランジスタと前記第２のトランジスタとの少なく
とも一方が非動作であるとき充電された電荷を放電する
ことを特徴とする。
【００１５】この発明によれば、前記トランジスタのコ
レクタ・エミッタ電圧が第１のしきい値を越えたときに
第１のトランジスタが動作し、前記トランジスタが駆動
状態であるときに駆動回路が前記第２のトランジスタを
動作させる。
レクタ・エミッタ電圧が第１のしきい値を越えたときに
第１のトランジスタが動作し、前記トランジスタが駆動
状態であるときに駆動回路が前記第２のトランジスタを
動作させる。
【００１６】そして、第１のトランジスタ及び前記第２
のトランジスタが共に動作したとき、充電回路が前記第
１のトランジスタ及び前記第２のトランジスタに流れる
電流を充電し、前記第１のトランジスタと前記第２のト
ランジスタとの少なくとも一方が非動作であるとき、充
電回路は充電された電荷を放電する。
のトランジスタが共に動作したとき、充電回路が前記第
１のトランジスタ及び前記第２のトランジスタに流れる
電流を充電し、前記第１のトランジスタと前記第２のト
ランジスタとの少なくとも一方が非動作であるとき、充
電回路は充電された電荷を放電する。
【００１７】さらに、請求項３の発明においては、前記
充電回路は、抵抗及びコンデンサから構成され、前記抵
抗及びコンデンサの抵抗値及びキャパシタンスを調整す
ることにより前記トランジスタに加わったストレス量を
積算し、前記設定回路は、前記充電回路により積算され
た前記トランジスタの実際の耐ストレス量を前記第２の
しきい値として設定することを特徴とする。
充電回路は、抵抗及びコンデンサから構成され、前記抵
抗及びコンデンサの抵抗値及びキャパシタンスを調整す
ることにより前記トランジスタに加わったストレス量を
積算し、前記設定回路は、前記充電回路により積算され
た前記トランジスタの実際の耐ストレス量を前記第２の
しきい値として設定することを特徴とする。
【００１８】この発明によれば、充電回路が、抵抗及び
コンデンサを調整することにより前記トランジスタに加
わったストレス量を積算し、設定回路が、前記積算され
た前記トランジスタの実際の耐ストレス量を前記第２の
しきい値として設定することもできる。
コンデンサを調整することにより前記トランジスタに加
わったストレス量を積算し、設定回路が、前記積算され
た前記トランジスタの実際の耐ストレス量を前記第２の
しきい値として設定することもできる。
【００１９】
【発明の実施の形態】以下、本発明の過電流保護回路の
実施の形態を説明する。図１に本発明の過電流保護回路
の実施の形態の基本的な構成を示す。図１に示す過電流
保護回路は、過電流から保護すべきトランジスタ１に接
続される過電流検出回路３、過電流検出回路３に接続さ
れる充電回路５、設定回路７、充電回路５及び設定回路
７に接続されるトランジスタ制御回路９を備える。トラ
ンジスタ制御回路９は、比較回路１０及びオフ回路１３
から構成される。
実施の形態を説明する。図１に本発明の過電流保護回路
の実施の形態の基本的な構成を示す。図１に示す過電流
保護回路は、過電流から保護すべきトランジスタ１に接
続される過電流検出回路３、過電流検出回路３に接続さ
れる充電回路５、設定回路７、充電回路５及び設定回路
７に接続されるトランジスタ制御回路９を備える。トラ
ンジスタ制御回路９は、比較回路１０及びオフ回路１３
から構成される。
【００２０】前記過電流検出回路３は、負荷Ｒに接続さ
れるトランジスタ１が駆動状態であって、かつ、トラン
ジスタ１の動作電圧が第１のしきい値を越えたときに過
電流を検出する。充電回路５は、前記過電流検出回路３
の出力電流を充電する。設定回路７は、前記トランジス
タ１の実際の耐ストレス量を第２のしきい値として設定
する。
れるトランジスタ１が駆動状態であって、かつ、トラン
ジスタ１の動作電圧が第１のしきい値を越えたときに過
電流を検出する。充電回路５は、前記過電流検出回路３
の出力電流を充電する。設定回路７は、前記トランジス
タ１の実際の耐ストレス量を第２のしきい値として設定
する。
【００２１】トランジスタ制御回路９において、比較回
路１０は、前記充電回路５による充電電圧を前記設定回
路７で設定された第２のしきい値と比較する。オフ回路
１３は、比較回路１０による比較の結果、前記充電回路
５による充電電圧が前記設定回路７で設定された第２の
しきい値を越えたときに前記トランジスタ１を非動作状
態（オフ状態）にする。
路１０は、前記充電回路５による充電電圧を前記設定回
路７で設定された第２のしきい値と比較する。オフ回路
１３は、比較回路１０による比較の結果、前記充電回路
５による充電電圧が前記設定回路７で設定された第２の
しきい値を越えたときに前記トランジスタ１を非動作状
態（オフ状態）にする。
【００２２】次に、図１に示される過電流保護回路の動
作を説明する。まず、トランジスタ１が駆動状態であっ
て、かつ、トランジスタ１の動作電圧が第１のしきい値
を越えたときに、過電流検出回路３が過電流を検出す
る。そして、充電回路５は、過電流検出回路３の出力電
流を充電する。
作を説明する。まず、トランジスタ１が駆動状態であっ
て、かつ、トランジスタ１の動作電圧が第１のしきい値
を越えたときに、過電流検出回路３が過電流を検出す
る。そして、充電回路５は、過電流検出回路３の出力電
流を充電する。
【００２３】さらに、比較回路１０は、充電回路５によ
る充電電圧を前記設定回路７で設定された第２のしきい
値と比較する。オフ回路１３は、前記充電回路５による
充電電圧が前記設定回路７で設定された第２のしきい値
を越えたときに前記トランジスタ１を非動作状態（オフ
状態）にする。
る充電電圧を前記設定回路７で設定された第２のしきい
値と比較する。オフ回路１３は、前記充電回路５による
充電電圧が前記設定回路７で設定された第２のしきい値
を越えたときに前記トランジスタ１を非動作状態（オフ
状態）にする。
【００２４】すなわち、トランジスタ１の実際の耐スト
レス量に合わせて、過電流に対するトランジスタ１の保
護が図られるので、従来のようにトランジスタ１の動作
電圧が瞬時に第１のしきい値を越えても出力が停止する
ことがなくなる。
レス量に合わせて、過電流に対するトランジスタ１の保
護が図られるので、従来のようにトランジスタ１の動作
電圧が瞬時に第１のしきい値を越えても出力が停止する
ことがなくなる。
【００２５】図２に本発明の過電流保護回路の実施の形
態の具体的な回路構成を示す。図２において、ドライバ
素子として保護されるべきトランジスタＱ１（図１に示
すトランジスタ１に対応）のベースには駆動回路１１が
接続され、トランジスタＱ１のコレクタには負荷として
のバルブ１５が接続される。トランジスタＱ１のエミッ
タには電源Ｅ１が接続される。
態の具体的な回路構成を示す。図２において、ドライバ
素子として保護されるべきトランジスタＱ１（図１に示
すトランジスタ１に対応）のベースには駆動回路１１が
接続され、トランジスタＱ１のコレクタには負荷として
のバルブ１５が接続される。トランジスタＱ１のエミッ
タには電源Ｅ１が接続される。
【００２６】トランジスタＱ１のエミッタ・ベース間に
は図１に示された前記オフ回路１３が接続される。トラ
ンジスタＱ１のエミッタには抵抗Ｒ１の一端とトランジ
スタＱ２のエミッタが接続され、トランジスタＱ１のコ
レクタには抵抗Ｒ２の他端が接続される。
は図１に示された前記オフ回路１３が接続される。トラ
ンジスタＱ１のエミッタには抵抗Ｒ１の一端とトランジ
スタＱ２のエミッタが接続され、トランジスタＱ１のコ
レクタには抵抗Ｒ２の他端が接続される。
【００２７】抵抗Ｒ１の他端には抵抗Ｒ２の一端とトラ
ンジスタＱ２のベースとが接続される。トランジスタＱ
２のコレクタにはトランジスタＱ３のコレクタが接続さ
れ、トランジスタＱ３のベースには駆動回路１１が接続
される。
ンジスタＱ２のベースとが接続される。トランジスタＱ
２のコレクタにはトランジスタＱ３のコレクタが接続さ
れ、トランジスタＱ３のベースには駆動回路１１が接続
される。
【００２８】トランジスタＱ２は、トランジスタＱ１の
コレクタ・エミッタ電圧ＶCEが第１のしきい値ＶCE以上
であるときに、抵抗Ｒ１及び抵抗Ｒ２の分圧電圧により
動作して電流をトランジスタＱ３に供給する。前記第１
のしきい値ＶCE１は、トランジスタＱ１の電流容量によ
り調整される。トランジスタＱ３は、パルス駆動のトラ
ンジスタＱ１がオフである期間中、前記駆動回路１１か
らの信号によってオフ制御される。
コレクタ・エミッタ電圧ＶCEが第１のしきい値ＶCE以上
であるときに、抵抗Ｒ１及び抵抗Ｒ２の分圧電圧により
動作して電流をトランジスタＱ３に供給する。前記第１
のしきい値ＶCE１は、トランジスタＱ１の電流容量によ
り調整される。トランジスタＱ３は、パルス駆動のトラ
ンジスタＱ１がオフである期間中、前記駆動回路１１か
らの信号によってオフ制御される。
【００２９】トランジスタＱ１が駆動状態で、かつ、ト
ランジスタＱ１のコレクタ・エミッタ電圧ＶCEが第１の
しきい値ＶCE１以上であるときに、トランジスタＱ３が
動作して、抵抗Ｒ３、ダイオードＤ及びコンデンサＣに
電流が流れる。
ランジスタＱ１のコレクタ・エミッタ電圧ＶCEが第１の
しきい値ＶCE１以上であるときに、トランジスタＱ３が
動作して、抵抗Ｒ３、ダイオードＤ及びコンデンサＣに
電流が流れる。
【００３０】前記抵抗Ｒ１、抵抗Ｒ２、トランジスタＱ
１、トランジスタＱ２及び駆動回路１１は、図１に示さ
れる過電流検出回路３を構成する。
１、トランジスタＱ２及び駆動回路１１は、図１に示さ
れる過電流検出回路３を構成する。
【００３１】トランジスタＱ３のエミッタには抵抗Ｒ３
の一端が接続され、抵抗Ｒ３の他端にはダイオードＤの
アノードが接続される。ダイオードＤのカソードにはコ
ンデンサＣ、抵抗Ｒ４及びコンパレータ１７の反転入力
端子が接続される。抵抗Ｒ３、抵抗Ｒ４及びコンデンサ
Ｃは、充放電回路を構成する。
の一端が接続され、抵抗Ｒ３の他端にはダイオードＤの
アノードが接続される。ダイオードＤのカソードにはコ
ンデンサＣ、抵抗Ｒ４及びコンパレータ１７の反転入力
端子が接続される。抵抗Ｒ３、抵抗Ｒ４及びコンデンサ
Ｃは、充放電回路を構成する。
【００３２】抵抗Ｒ５の一端には前記電源Ｅ１が接続さ
れ、抵抗Ｒ５の他端には抵抗Ｒ６の一端と前記コンパレ
ータ１７の非反転入力端子及び抵抗Ｒ７の一端が接続さ
れる。抵抗Ｒ６の他端は接地され、抵抗Ｒ７の他端には
コンパレータ１７の出力端子が接続される。
れ、抵抗Ｒ５の他端には抵抗Ｒ６の一端と前記コンパレ
ータ１７の非反転入力端子及び抵抗Ｒ７の一端が接続さ
れる。抵抗Ｒ６の他端は接地され、抵抗Ｒ７の他端には
コンパレータ１７の出力端子が接続される。
【００３３】抵抗Ｒ５と抵抗Ｒ６とは、トランジスタＱ
１に加わる総ストレスを積算した電圧の第２のしきい値
Ｖ+ 、即ち、トランジスタＱ１の実際のストレス耐量を
しきい値として設定する。抵抗Ｒ５と抵抗Ｒ６とは、前
記設定回路７を構成する。
１に加わる総ストレスを積算した電圧の第２のしきい値
Ｖ+ 、即ち、トランジスタＱ１の実際のストレス耐量を
しきい値として設定する。抵抗Ｒ５と抵抗Ｒ６とは、前
記設定回路７を構成する。
【００３４】コンパレータ１７は、非反転入力端子から
入力される第２のしきい値Ｖ+ と反転入力端子から入力
されるコンデンサＣの充電電圧とを比較し、コンデンサ
Ｃの充電電圧が第２のしきい値Ｖ+ を越えたときに出力
端子からオフ信号をオフ回路１３に出力する。オフ回路
１３は、オフ信号によりトランジスタＱ１をオフさせ
る。コンパレータ１７とオフ回路１３は、前記トランジ
スタ制御回路９を構成する。
入力される第２のしきい値Ｖ+ と反転入力端子から入力
されるコンデンサＣの充電電圧とを比較し、コンデンサ
Ｃの充電電圧が第２のしきい値Ｖ+ を越えたときに出力
端子からオフ信号をオフ回路１３に出力する。オフ回路
１３は、オフ信号によりトランジスタＱ１をオフさせ
る。コンパレータ１７とオフ回路１３は、前記トランジ
スタ制御回路９を構成する。
【００３５】なお、トランジスタＱ１−Ｑ３は、バイポ
ーラトランジスタであっても良く、電界効果トランジス
タ（ＦＥＴ）であっても良い。
ーラトランジスタであっても良く、電界効果トランジス
タ（ＦＥＴ）であっても良い。
【００３６】次に、図２に示す過電流保護回路の動作を
説明する。まず、駆動回路１１からのパルスによりトラ
ンジスタＱ１が駆動され、電源Ｅ１からトランジスタＱ
１、バルブ１５、抵抗Ｒ１と抵抗Ｒ２に電流が流れる。
これによって、バルブ１５の点灯制御がされる。
説明する。まず、駆動回路１１からのパルスによりトラ
ンジスタＱ１が駆動され、電源Ｅ１からトランジスタＱ
１、バルブ１５、抵抗Ｒ１と抵抗Ｒ２に電流が流れる。
これによって、バルブ１５の点灯制御がされる。
【００３７】次に、トランジスタＱ１に流れる電流が非
常に増加したために、トランジスタＱ１のコレクタ・エ
ミッタ電圧ＶCEが第１のしきい値ＶCE１以上となると、
トランジスタＱ２のベースが所定の電圧に達して、トラ
ンジスタＱ２がオンする。
常に増加したために、トランジスタＱ１のコレクタ・エ
ミッタ電圧ＶCEが第１のしきい値ＶCE１以上となると、
トランジスタＱ２のベースが所定の電圧に達して、トラ
ンジスタＱ２がオンする。
【００３８】一方、トランジスタＱ１が駆動状態である
ときに駆動回路１１からオン信号がトランジスタＱ３の
ベースに入力され、トランジスタＱ３がオンする。即
ち、トランジスタＱ１が駆動状態で、かつ、トランジス
タＱ１のコレクタ・エミッタ電圧ＶCEが第１のしきい値
ＶCE１以上であるときに、トランジスタＱ２、トランジ
スタＱ３がオンして、抵抗Ｒ３、ダイオードＤ及びコン
デンサＣに電流が流れる。この場合には、トランジスタ
Ｑ１に過電流が流れている状態である。
ときに駆動回路１１からオン信号がトランジスタＱ３の
ベースに入力され、トランジスタＱ３がオンする。即
ち、トランジスタＱ１が駆動状態で、かつ、トランジス
タＱ１のコレクタ・エミッタ電圧ＶCEが第１のしきい値
ＶCE１以上であるときに、トランジスタＱ２、トランジ
スタＱ３がオンして、抵抗Ｒ３、ダイオードＤ及びコン
デンサＣに電流が流れる。この場合には、トランジスタ
Ｑ１に過電流が流れている状態である。
【００３９】そして、トランジスタＱ１に異常なストレ
スが加わっている時間、即ち、トランジスタＱ２、トラ
ンジスタＱ３から電流が供給される時間において、コン
デンサＣに流れる電流によりコンデンサＣが充電され
る。
スが加わっている時間、即ち、トランジスタＱ２、トラ
ンジスタＱ３から電流が供給される時間において、コン
デンサＣに流れる電流によりコンデンサＣが充電され
る。
【００４０】なお、トランジスタＱ１に異常なストレス
が加わっていない時間、即ち、トランジスタＱ２、トラ
ンジスタＱ３から電流が供給されない時間において、コ
ンデンサＣに充電された電荷を抵抗Ｒ４を介して放電す
る。従って、抵抗Ｒ３、抵抗Ｒ４、コンデンサＣの値を
調整することによりトランジスタＱ１に加わる総ストレ
スを電圧で積算できる。
が加わっていない時間、即ち、トランジスタＱ２、トラ
ンジスタＱ３から電流が供給されない時間において、コ
ンデンサＣに充電された電荷を抵抗Ｒ４を介して放電す
る。従って、抵抗Ｒ３、抵抗Ｒ４、コンデンサＣの値を
調整することによりトランジスタＱ１に加わる総ストレ
スを電圧で積算できる。
【００４１】抵抗Ｒ５と抵抗Ｒ６とは、積算された電圧
の第２のしきい値Ｖ+ 、即ち、トランジスタＱ１の実際
の耐ストレス量をしきい値として設定する。そして、コ
ンデンサＣの充電電圧ＶC が第２のしきい値Ｖ+ を越え
たときにコンパレータ１７の出力端子からオフ信号がオ
フ回路１３に出力されるので、オフ回路１３は、オフ信
号によりトランジスタＱ１をオフさせる。
の第２のしきい値Ｖ+ 、即ち、トランジスタＱ１の実際
の耐ストレス量をしきい値として設定する。そして、コ
ンデンサＣの充電電圧ＶC が第２のしきい値Ｖ+ を越え
たときにコンパレータ１７の出力端子からオフ信号がオ
フ回路１３に出力されるので、オフ回路１３は、オフ信
号によりトランジスタＱ１をオフさせる。
【００４２】なお、トランジスタＱ１がオフされても、
駆動回路１１は作動しているので、トランジスタＱ２、
トランジスタＱ３からコンデンサＣに電流が供給され
る。これによって、コンデンサＣの充電電圧ＶC は低下
することなく、トランジスタＱ１の保護状態を保持され
ることになる。
駆動回路１１は作動しているので、トランジスタＱ２、
トランジスタＱ３からコンデンサＣに電流が供給され
る。これによって、コンデンサＣの充電電圧ＶC は低下
することなく、トランジスタＱ１の保護状態を保持され
ることになる。
【００４３】このように、トランジスタＱ１が駆動状態
で、トランジスタＱ１の電圧が第１のしきい値ＶCE１を
越えたときに過電流を検出し、充電電圧ＶC がトランジ
スタの実際の耐ストレス量としての第２のしきい値Ｖ+
を越えたときにトランジスタＱ１が非動作状態になる。
で、トランジスタＱ１の電圧が第１のしきい値ＶCE１を
越えたときに過電流を検出し、充電電圧ＶC がトランジ
スタの実際の耐ストレス量としての第２のしきい値Ｖ+
を越えたときにトランジスタＱ１が非動作状態になる。
【００４４】すなわち、トランジスタＱ１の実際の耐ス
トレス量に合わせて、過電流に対するトランジスタＱ１
の保護が図られるので、従来のようにトランジスタＱ１
の動作電圧が、瞬時に第１のしきい値ＶCE１を越えて
も、出力が停止することがなくなる。
トレス量に合わせて、過電流に対するトランジスタＱ１
の保護が図られるので、従来のようにトランジスタＱ１
の動作電圧が、瞬時に第１のしきい値ＶCE１を越えて
も、出力が停止することがなくなる。
【００４５】特に、バルブ１５を立ち上げたときに、ト
ランジスタＱ１に第１のしきい値ＶCE１を越える比較的
高い電圧が印加されてラッシュ電流が流れても、第２の
しきい値を越えない限り、トランジスタＱ１がオフされ
ず、過電流として誤検出されることはない。
ランジスタＱ１に第１のしきい値ＶCE１を越える比較的
高い電圧が印加されてラッシュ電流が流れても、第２の
しきい値を越えない限り、トランジスタＱ１がオフされ
ず、過電流として誤検出されることはない。
【００４６】また、トランジスタＱ１がオフしたときに
は負荷としてのバルブ１５は点灯しないので、使用者に
警告を与えることができる。
は負荷としてのバルブ１５は点灯しないので、使用者に
警告を与えることができる。
【００４７】
【発明の効果】本発明によれば、トランジスタが駆動状
態で、トランジスタの動作電圧が第１のしきい値を越え
たときに過電流を検出し、充電電圧がトランジスタの実
際の耐ストレス量としての第２のしきい値を越えたとき
にトランジスタが非動作状態になる。
態で、トランジスタの動作電圧が第１のしきい値を越え
たときに過電流を検出し、充電電圧がトランジスタの実
際の耐ストレス量としての第２のしきい値を越えたとき
にトランジスタが非動作状態になる。
【００４８】すなわち、トランジスタの実際の耐ストレ
ス量に合わせて、過電流に対するトランジスタの保護が
図られるので、従来のようにトランジスタの動作電圧が
瞬時に第１のしきい値を越えても出力が停止することが
なくなる。
ス量に合わせて、過電流に対するトランジスタの保護が
図られるので、従来のようにトランジスタの動作電圧が
瞬時に第１のしきい値を越えても出力が停止することが
なくなる。
【００４９】また、充電回路が、抵抗及びコンデンサを
調整することにより前記トランジスタに加わったストレ
ス量を積算し、設定回路が、前記積算された前記トラン
ジスタの実際の耐ストレス量を前記第２のしきい値とし
て設定することもできる。
調整することにより前記トランジスタに加わったストレ
ス量を積算し、設定回路が、前記積算された前記トラン
ジスタの実際の耐ストレス量を前記第２のしきい値とし
て設定することもできる。
【図１】本発明の過電流保護回路の実施の形態の基本的
な構成図である。
な構成図である。
【図２】本発明の過電流保護回路の実施の形態の具体的
な構成図である。
な構成図である。
【図３】従来のドライバ素子の保護装置の一例を示す図
である。
である。
【図４】従来のドライバ素子の保護装置の他の一例を示
す図である。
す図である。
１ トランジスタ ３ 過電流検出回路 ５ 充電回路 ７ 設定回路 ９ トランジスタ制御回路 １０ 比較回路 １１ 駆動回路 １３ オフ回路 １５ バルブ １７ コンパレータ Ｑ１−Ｑ３ トランジスタ
Claims (3)
- 【請求項１】 負荷に接続されるトランジスタが駆動状
態であって、かつ、トランジスタの動作電圧が第１のし
きい値を越えたときに過電流を検出する過電流検出回路
と、前記過電流検出回路の出力電流を充電する充電回路
と、前記トランジスタの実際の耐ストレス量を第２のし
きい値として設定する設定回路と、前記充電回路による
充電電圧が前記設定回路で設定された第２のしきい値を
越えたときに前記トランジスタを非動作状態にするトラ
ンジスタ制御回路とを備えることを特徴とする過電流保
護回路。 - 【請求項２】 前記過電流検出回路は、前記トランジス
タのコレクタ・エミッタ電圧が第１のしきい値を越えた
ときに動作する第１のトランジスタと、前記第１のトラ
ンジスタに接続される第２のトランジスタと、前記トラ
ンジスタを駆動すると共に前記トランジスタが駆動状態
であるときに前記第２のトランジスタを動作させる駆動
回路とを有し、 前記充電回路は、前記第１のトランジスタ及び前記第２
のトランジスタが共に動作したとき前記第１のトランジ
スタ及び前記第２のトランジスタに流れる電流を充電
し、前記第１のトランジスタと前記第２のトランジスタ
との少なくとも一方が非動作であるとき充電された電荷
を放電することを特徴とする請求項１に記載の過電流保
護回路。 - 【請求項３】 前記充電回路は、抵抗及びコンデンサか
ら構成され、前記抵抗及びコンデンサの抵抗値及びキャ
パシタンスを調整することにより前記トランジスタに加
わったストレス量を積算し、 前記設定回路は、前記充電回路により積算された前記ト
ランジスタの実際の耐ストレス量を前記第２のしきい値
として設定することを特徴とする請求項２に記載の過電
流保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8044932A JPH09238424A (ja) | 1996-03-01 | 1996-03-01 | 過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8044932A JPH09238424A (ja) | 1996-03-01 | 1996-03-01 | 過電流保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09238424A true JPH09238424A (ja) | 1997-09-09 |
Family
ID=12705256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8044932A Pending JPH09238424A (ja) | 1996-03-01 | 1996-03-01 | 過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09238424A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008084614A (ja) * | 2006-09-26 | 2008-04-10 | Matsushita Electric Works Ltd | 照明装置 |
-
1996
- 1996-03-01 JP JP8044932A patent/JPH09238424A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008084614A (ja) * | 2006-09-26 | 2008-04-10 | Matsushita Electric Works Ltd | 照明装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119265A (en) | Semiconductor device protection circuit | |
| US6842064B2 (en) | Overcurrent protection and masking circuitry for protection against an overcurrent condition | |
| JP4267865B2 (ja) | 負荷駆動装置 | |
| EP1176685B1 (en) | Semiconductor switching device with a multi-source power FET having a sense current path allowing a predetermined number of reconnection attemps before shutdown | |
| US8270138B2 (en) | Power supply controller and threshold adjustment method thereof | |
| WO1989001255A1 (en) | Self-protective fuel pump driver circuit | |
| JP2000299922A (ja) | 電源供給制御装置および電源供給制御方法 | |
| JP2001216033A (ja) | 電源供給制御装置および電源供給制御方法 | |
| JP2002004991A (ja) | 点火用半導体装置 | |
| JP3964833B2 (ja) | インテリジェントパワーデバイス及びその負荷短絡保護方法 | |
| JPH09238424A (ja) | 過電流保護回路 | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JP3679524B2 (ja) | トランジスタの過電流保護回路 | |
| US4985820A (en) | Driver circuit for switching on lamp with low cold resistance | |
| JPH07147726A (ja) | 半導体装置の過電圧制限回路 | |
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| JP3572878B2 (ja) | 車両用回路保護装置 | |
| JP3713795B2 (ja) | 制御装置の出力回路 | |
| US6008585A (en) | Apparatus and method for preventing from a short load excessive current flow through a field effect transistor that delivers current to a daytime running light on a vehicle | |
| JP2000175345A (ja) | 過電流保護回路装置 | |
| KR100427419B1 (ko) | 이상전압 차단기능을 가진 자동차용 전압조정기 | |
| JP3008484B2 (ja) | 保護回路 | |
| JPH10116107A (ja) | 制御装置の出力回路 | |
| KR100387486B1 (ko) | 쇼트 방지 회로 | |
| JP2000252805A (ja) | 電源供給制御装置および電源供給制御方法 |