JPH09244047A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH09244047A JPH09244047A JP5286296A JP5286296A JPH09244047A JP H09244047 A JPH09244047 A JP H09244047A JP 5286296 A JP5286296 A JP 5286296A JP 5286296 A JP5286296 A JP 5286296A JP H09244047 A JPH09244047 A JP H09244047A
- Authority
- JP
- Japan
- Prior art keywords
- driving
- bump
- film
- bumps
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】フリップチップ方式の液晶表示装置において、
駆動用ＩＣを実装する際、異方性導電膜を加熱加圧する
ときに駆動用ＩＣのバンプ下から流出する導電粒子の数
を抑制し、その残存率を高め、接続信頼性を向上する。 【解決手段】駆動用ＩＣ下面のバンプＢＵＭＰの外形線
より内側に端部があり、異方性導電膜ＡＣＦ２の加熱圧
着時に、バンプＢＵＭＰの下から導電粒子ＥＰが外側に
流出するのを抑制するパッシベーション膜ＰＳＶ１から
成る壁を設けた。
駆動用ＩＣを実装する際、異方性導電膜を加熱加圧する
ときに駆動用ＩＣのバンプ下から流出する導電粒子の数
を抑制し、その残存率を高め、接続信頼性を向上する。 【解決手段】駆動用ＩＣ下面のバンプＢＵＭＰの外形線
より内側に端部があり、異方性導電膜ＡＣＦ２の加熱圧
着時に、バンプＢＵＭＰの下から導電粒子ＥＰが外側に
流出するのを抑制するパッシベーション膜ＰＳＶ１から
成る壁を設けた。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶層を介して重
ね合わせた２枚の透明絶縁基板の一方の基板上に、駆動
用ＩＣを直接搭載したフリップチップ方式の液晶表示素
子を有する液晶表示装置に関する。
ね合わせた２枚の透明絶縁基板の一方の基板上に、駆動
用ＩＣを直接搭載したフリップチップ方式の液晶表示素
子を有する液晶表示装置に関する。
【０００２】
【従来の技術】例えば、液晶表示素子（液晶表示パネ
ル）の一方の透明絶縁基板上に駆動用ＩＣを取り付ける
には、駆動用ＩＣを搭載したテープキャリアパッケージ
（ＴＣＰ）のアウターリードと液晶表示パネル上の配線
パターンとを異方性導電膜を用いて電気接続することが
行なわれている。この異方性導電膜は微細な導電粒子を
均一に分散させたフィルム状の熱硬化性の接着剤で、加
熱加圧することによって対向するアウターリードと配線
パターンとを接続し、ＴＣＰ部品を上記透明絶縁基板に
固定することができる。
ル）の一方の透明絶縁基板上に駆動用ＩＣを取り付ける
には、駆動用ＩＣを搭載したテープキャリアパッケージ
（ＴＣＰ）のアウターリードと液晶表示パネル上の配線
パターンとを異方性導電膜を用いて電気接続することが
行なわれている。この異方性導電膜は微細な導電粒子を
均一に分散させたフィルム状の熱硬化性の接着剤で、加
熱加圧することによって対向するアウターリードと配線
パターンとを接続し、ＴＣＰ部品を上記透明絶縁基板に
固定することができる。
【０００３】ところが、近年、液晶表示素子の高密度化
の要求とモジュール外形をできる限り縮小したいとの要
求から、ＴＣＰ部品を使用せず、駆動用ＩＣのバンプ電
極と、液晶表示素子の一方の透明絶縁基板上の配線パタ
ーンとを直接接続する方式が考えられている。このよう
な実装方式をフリップチップ（ＦＣＡ）方式、あるい
は、駆動用ＩＣが透明絶縁基板上に搭載されるため、チ
ップ・オン・ガラス（ＣＯＧ）実装方式という。
の要求とモジュール外形をできる限り縮小したいとの要
求から、ＴＣＰ部品を使用せず、駆動用ＩＣのバンプ電
極と、液晶表示素子の一方の透明絶縁基板上の配線パタ
ーンとを直接接続する方式が考えられている。このよう
な実装方式をフリップチップ（ＦＣＡ）方式、あるい
は、駆動用ＩＣが透明絶縁基板上に搭載されるため、チ
ップ・オン・ガラス（ＣＯＧ）実装方式という。
【０００４】また、公知例ではないが、フリップチップ
方式の液晶表示装置に関しては、同一出願人であるが、
モジュール実装方法について先願がある（特願平６−２
５６４２６号）。
方式の液晶表示装置に関しては、同一出願人であるが、
モジュール実装方法について先願がある（特願平６−２
５６４２６号）。
【０００５】このフリップチップ方式の接続方法を図１
５を参照して説明する。まず、図１５（ａ）に示すよう
に、駆動用ＩＣにはバンプＢＵＭＰ（突起電極）が形成
されており、ボンディングヘッドＨＥＡＤの加圧面に真
空吸着等により保持される。透明絶縁基板ＳＵＢ１上に
は、上記バンプＢＵＭＰと接合させられる配線パターン
ＤＴＭ（ＧＴＭ）が形成されている。さらに、上記配線
パターンＤＴＭ（ＧＴＭ）上には、あらかじめ異方性導
電膜ＡＣＦが貼り付けられている。
５を参照して説明する。まず、図１５（ａ）に示すよう
に、駆動用ＩＣにはバンプＢＵＭＰ（突起電極）が形成
されており、ボンディングヘッドＨＥＡＤの加圧面に真
空吸着等により保持される。透明絶縁基板ＳＵＢ１上に
は、上記バンプＢＵＭＰと接合させられる配線パターン
ＤＴＭ（ＧＴＭ）が形成されている。さらに、上記配線
パターンＤＴＭ（ＧＴＭ）上には、あらかじめ異方性導
電膜ＡＣＦが貼り付けられている。
【０００６】上記バンプＢＵＭＰと配線パターンＤＴＭ
（ＧＴＭ）は、上記透明絶縁基板ＳＵＢ１の下側に撮像
面ＦＡＣＥを上方に向けて配置された撮像カメラＣＡＭ
ＥＲＡからの信号に基づいて上記透明絶縁基板ＳＵＢ１
がＸＹ方向に駆動され、上記バンプＢＵＭＰと配線パタ
ーンＤＴＭ（ＧＴＭ）とを位置合わせする。
（ＧＴＭ）は、上記透明絶縁基板ＳＵＢ１の下側に撮像
面ＦＡＣＥを上方に向けて配置された撮像カメラＣＡＭ
ＥＲＡからの信号に基づいて上記透明絶縁基板ＳＵＢ１
がＸＹ方向に駆動され、上記バンプＢＵＭＰと配線パタ
ーンＤＴＭ（ＧＴＭ）とを位置合わせする。
【０００７】ついで、図１５（ｂ）に示すように、上記
ボンディングヘッドＨＥＡＤは、下方に駆動され、上記
バンプＢＵＭＰを異方性導電膜ＡＣＦの上面に接触さ
せ、仮付けし、再度、確実に位置決めされているかを撮
像カメラＣＡＭＥＲＡにて確認し、良好ならば、ボンデ
ィングヘッドＨＥＡＤにて加熱圧着する。
ボンディングヘッドＨＥＡＤは、下方に駆動され、上記
バンプＢＵＭＰを異方性導電膜ＡＣＦの上面に接触さ
せ、仮付けし、再度、確実に位置決めされているかを撮
像カメラＣＡＭＥＲＡにて確認し、良好ならば、ボンデ
ィングヘッドＨＥＡＤにて加熱圧着する。
【０００８】こうして、異方性導電膜ＡＣＦ内の導電粒
子が、上記バンプＢＵＭＰと配線パターンＤＴＭとの間
で押し潰された状態となり、電気的に接続が可能とな
る。
子が、上記バンプＢＵＭＰと配線パターンＤＴＭとの間
で押し潰された状態となり、電気的に接続が可能とな
る。
【０００９】さらに、図１５には示していないが、駆動
用ＩＣへの入力配線パターンと電気的に接続されるフレ
キシブル基板（ＦＰＣ）についても、同様なボンディン
グ方法にて、フレキシブル基板上の配線パターン（通常
は銅パターン上に金メッキされている。）と上記透明絶
縁基板ＳＵＢ１上の配線パターン（Ｔｄ）とを異方性導
電膜ＡＣＦにて、電気的に接続が可能となる。
用ＩＣへの入力配線パターンと電気的に接続されるフレ
キシブル基板（ＦＰＣ）についても、同様なボンディン
グ方法にて、フレキシブル基板上の配線パターン（通常
は銅パターン上に金メッキされている。）と上記透明絶
縁基板ＳＵＢ１上の配線パターン（Ｔｄ）とを異方性導
電膜ＡＣＦにて、電気的に接続が可能となる。
【００１０】
【発明が解決しようとする課題】上記のように、フリッ
プチップ方式の実装方法では、駆動用ＩＣ下面のバンプ
と透明絶縁基板面上に設けた配線とを、異方性導電膜を
介して加熱加圧により直接接続し、駆動用ＩＣを透明絶
縁基板面上に実装する。異方性導電膜は、例えば球形状
の微細なプラスチックビーズの表面にニッケルメッキと
金メッキを施して成る電気的接続手段である導電粒子
と、バインダであるエポキシ樹脂とから構成される。と
ころで、バンプと透明絶縁基板の配線とを、両者の間に
介在させた異方性導電膜を加熱加圧し、溶融して両者を
接続する際、バンプ下の導電粒子がバンプ下から外側に
流れ出てしまい、電気的接続に寄与する導電粒子数が、
圧着前の約２０〜３０％程度に減少してしまう問題があ
った。この対策として、導電粒子分散数の多い、つま
り、分散密度の高い異方性導電膜を使用し、接続信頼性
を保とうとすることが行われる。しかし、この場合も、
分散密度の高い異方性導電膜は高価であるばかりか、バ
ンプ下に残る導電粒子数にばらつきが生じ、接続信頼性
に依然として問題がある。
プチップ方式の実装方法では、駆動用ＩＣ下面のバンプ
と透明絶縁基板面上に設けた配線とを、異方性導電膜を
介して加熱加圧により直接接続し、駆動用ＩＣを透明絶
縁基板面上に実装する。異方性導電膜は、例えば球形状
の微細なプラスチックビーズの表面にニッケルメッキと
金メッキを施して成る電気的接続手段である導電粒子
と、バインダであるエポキシ樹脂とから構成される。と
ころで、バンプと透明絶縁基板の配線とを、両者の間に
介在させた異方性導電膜を加熱加圧し、溶融して両者を
接続する際、バンプ下の導電粒子がバンプ下から外側に
流れ出てしまい、電気的接続に寄与する導電粒子数が、
圧着前の約２０〜３０％程度に減少してしまう問題があ
った。この対策として、導電粒子分散数の多い、つま
り、分散密度の高い異方性導電膜を使用し、接続信頼性
を保とうとすることが行われる。しかし、この場合も、
分散密度の高い異方性導電膜は高価であるばかりか、バ
ンプ下に残る導電粒子数にばらつきが生じ、接続信頼性
に依然として問題がある。
【００１１】本発明の目的は、フリップチップ方式の液
晶表示装置において、駆動用ＩＣを実装する際、異方性
導電膜を加熱加圧するときに駆動用ＩＣのバンプ下から
流出する導電粒子の数を抑制し、その残存率を高め、接
続信頼性を向上することにある。
晶表示装置において、駆動用ＩＣを実装する際、異方性
導電膜を加熱加圧するときに駆動用ＩＣのバンプ下から
流出する導電粒子の数を抑制し、その残存率を高め、接
続信頼性を向上することにある。
【００１２】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、駆動用ＩＣチップ下面のバンプと、透明
絶縁基板面上に設けた配線とを、微細な導電粒子を多数
分散させた異方性導電膜を介して加熱加圧により接続
し、前記駆動用ＩＣチップを前記透明絶縁基板面に直接
実装したフリップチップ方式の液晶表示装置において、
前記加熱加圧時に前記バンプの下から前記導電粒子が流
出するのを抑制する手段を設けたことを特徴とする。
に、本発明は、駆動用ＩＣチップ下面のバンプと、透明
絶縁基板面上に設けた配線とを、微細な導電粒子を多数
分散させた異方性導電膜を介して加熱加圧により接続
し、前記駆動用ＩＣチップを前記透明絶縁基板面に直接
実装したフリップチップ方式の液晶表示装置において、
前記加熱加圧時に前記バンプの下から前記導電粒子が流
出するのを抑制する手段を設けたことを特徴とする。
【００１３】また、前記バンプの外形線より内側に端部
があり、前記加熱加圧時に前記バンプの下から前記導電
粒子が流出するのを抑制する壁を設けたことを特徴とす
る。
があり、前記加熱加圧時に前記バンプの下から前記導電
粒子が流出するのを抑制する壁を設けたことを特徴とす
る。
【００１４】また、前記バンプの下に、前記バンプの寸
法より小さな開口を有し、前記開口の端部によって、前
記加熱加圧時に前記バンプの下から前記導電粒子が流出
するのを抑制する絶縁膜を設けたことを特徴とする。
法より小さな開口を有し、前記開口の端部によって、前
記加熱加圧時に前記バンプの下から前記導電粒子が流出
するのを抑制する絶縁膜を設けたことを特徴とする。
【００１５】さらに、前記絶縁膜がパッシベーション膜
であることを特徴とする。
であることを特徴とする。
【００１６】本発明では、上記の構成により、加熱加圧
により異方性導電膜が溶融したとき、導電粒子がバンプ
下から流出するのを抑制でき、バンプ下の導電粒子の残
存率を高め、接続信頼性を向上することができる。
により異方性導電膜が溶融したとき、導電粒子がバンプ
下から流出するのを抑制でき、バンプ下の導電粒子の残
存率を高め、接続信頼性を向上することができる。
【００１７】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰返しの説明は省略する。
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰返しの説明は省略する。
【００１８】《液晶表示モジュールＭＤＬの全体構成》
図８は、液晶表示モジュールＭＤＬの分解斜視図であ
る。
図８は、液晶表示モジュールＭＤＬの分解斜視図であ
る。
【００１９】ＳＨＤは金属板から成るシールドケース
（メタルフレームとも称す）、ＷＤは表示窓、ＳＰＣ１
〜４は絶縁スペーサ、ＦＰＣ１、２は多層フレキシブル
回路基板（ＦＰＣ１はゲート側回路基板、ＦＰＣ２は折
り曲げられたドレイン側回路基板）、ＰＣＢはインター
フェイス回路基板、ＡＳＢはアセンブルされた駆動回路
基板付き液晶表示素子、ＰＮＬは重ね合せた２枚の透明
絶縁基板の一方の基板上に駆動用ＩＣを搭載した液晶表
示素子（液晶表示パネル、あるいはＬＣＤ(リキッド ク
リスタル ディスプレイ)とも称す）、ＧＣ１およびＧＣ
２はゴムクッション、ＰＲＳはプリズムシート（２
枚）、ＳＰＳは拡散シート、ＧＬＢは導光板、ＲＦＳは
反射シート、ＭＣＡは一体成型により形成された下側ケ
ース（モールドケース）、ＬＰは蛍光管、ＬＰＣはラン
プケーブル、ＬＣＴはインバータ用の接続コネクタ、Ｇ
Ｂは蛍光管ＬＰを支持するゴムブッシュであり、図に示
すような上下の配置関係で各部材が積み重ねられて液晶
表示モジュールＭＤＬが組み立てられる。
（メタルフレームとも称す）、ＷＤは表示窓、ＳＰＣ１
〜４は絶縁スペーサ、ＦＰＣ１、２は多層フレキシブル
回路基板（ＦＰＣ１はゲート側回路基板、ＦＰＣ２は折
り曲げられたドレイン側回路基板）、ＰＣＢはインター
フェイス回路基板、ＡＳＢはアセンブルされた駆動回路
基板付き液晶表示素子、ＰＮＬは重ね合せた２枚の透明
絶縁基板の一方の基板上に駆動用ＩＣを搭載した液晶表
示素子（液晶表示パネル、あるいはＬＣＤ(リキッド ク
リスタル ディスプレイ)とも称す）、ＧＣ１およびＧＣ
２はゴムクッション、ＰＲＳはプリズムシート（２
枚）、ＳＰＳは拡散シート、ＧＬＢは導光板、ＲＦＳは
反射シート、ＭＣＡは一体成型により形成された下側ケ
ース（モールドケース）、ＬＰは蛍光管、ＬＰＣはラン
プケーブル、ＬＣＴはインバータ用の接続コネクタ、Ｇ
Ｂは蛍光管ＬＰを支持するゴムブッシュであり、図に示
すような上下の配置関係で各部材が積み重ねられて液晶
表示モジュールＭＤＬが組み立てられる。
【００２０】《フレキシブル基板ＦＰＣ２の折り曲げ実
装方法》次に、フレキシブル基板ＦＰＣ２の折り曲げ実
装方法につき説明する。
装方法》次に、フレキシブル基板ＦＰＣ２の折り曲げ実
装方法につき説明する。
【００２１】図９は、多層フレキシブル基板の折り曲げ
実装方法を示す斜視図である。ドレインドライバ基板Ｆ
ＰＣ２とゲートドライバ基板ＦＰＣ１の接続は、ジョイ
ナーとしてＦＰＣ２と一体のフレキシブル基板から成る
凸部ＪＴ２の先端部に設けたフラットコネクタＣＴ４を
使用し、折り曲げてインターフェイス基板ＰＣＢ（図８
参照）のコネクタに電気的に接続する。
実装方法を示す斜視図である。ドレインドライバ基板Ｆ
ＰＣ２とゲートドライバ基板ＦＰＣ１の接続は、ジョイ
ナーとしてＦＰＣ２と一体のフレキシブル基板から成る
凸部ＪＴ２の先端部に設けたフラットコネクタＣＴ４を
使用し、折り曲げてインターフェイス基板ＰＣＢ（図８
参照）のコネクタに電気的に接続する。
【００２２】次に、フレキシブル基板ＦＰＣ２の導体層
部分ＦＭＬの部品実装が全くない面に両面テープＢＡＴ
を貼り、治具を使用して、導体層部分ＢＮＴにて折り曲
げる。
部分ＦＭＬの部品実装が全くない面に両面テープＢＡＴ
を貼り、治具を使用して、導体層部分ＢＮＴにて折り曲
げる。
【００２３】以上のように、治具を使用して、多層フレ
キシブル基板ＦＰＣ２を精度良く折り曲げ、透明絶縁基
板ＳＵＢ１の表面に接着できる。
キシブル基板ＦＰＣ２を精度良く折り曲げ、透明絶縁基
板ＳＵＢ１の表面に接着できる。
【００２４】《駆動用ＩＣとフレキシブル基板ＦＰＣの
透明絶縁基板ＳＵＢ１への搭載》図１０は、駆動用ＩＣ
とフレキシブル基板ＦＰＣを透明絶縁基板ＳＵＢ１に搭
載する本発明による製造工程の一部を示す断面図、図１
１はその製造フローを示す図である。
透明絶縁基板ＳＵＢ１への搭載》図１０は、駆動用ＩＣ
とフレキシブル基板ＦＰＣを透明絶縁基板ＳＵＢ１に搭
載する本発明による製造工程の一部を示す断面図、図１
１はその製造フローを示す図である。
【００２５】まず、異方性導電膜ＡＣＦ２を最初に一列
に並んだ複数個の駆動用ＩＣ部分に貼り付ける。本例で
は、図３に示すように、各辺に並んだ複数の駆動用ＩＣ
に共通して１個の細長い形状に加工したものを貼り付
け、ゲート側とドレイン側の計２個ある。
に並んだ複数個の駆動用ＩＣ部分に貼り付ける。本例で
は、図３に示すように、各辺に並んだ複数の駆動用ＩＣ
に共通して１個の細長い形状に加工したものを貼り付
け、ゲート側とドレイン側の計２個ある。
【００２６】次に、駆動用ＩＣをボンディングヘッドＨ
ＥＡＤの加圧面に保持し、バンプＢＵＭＰ（突起電極）
の位置を撮像カメラＣＡＭＥＲＡにて、所定の相対位置
関係になるように調整する（図１０（ａ））。本例で
は、丁度バンプＢＵＭＰの中心が撮像面ＦＡＣＥの中心
になるようにそれぞれ位置合わせする。
ＥＡＤの加圧面に保持し、バンプＢＵＭＰ（突起電極）
の位置を撮像カメラＣＡＭＥＲＡにて、所定の相対位置
関係になるように調整する（図１０（ａ））。本例で
は、丁度バンプＢＵＭＰの中心が撮像面ＦＡＣＥの中心
になるようにそれぞれ位置合わせする。
【００２７】次に、透明絶縁基板ＳＵＢ１上の合わせマ
ークＡＬＣの位置を撮像カメラＣＡＭＥＲＡにて、所定
の相対位置関係になるように調整する（図１０
（ｂ））。本例では、丁度の合わせマークＡＬＣの中心
が撮像面ＦＡＣＥの中心になるように位置合わせする。
ークＡＬＣの位置を撮像カメラＣＡＭＥＲＡにて、所定
の相対位置関係になるように調整する（図１０
（ｂ））。本例では、丁度の合わせマークＡＬＣの中心
が撮像面ＦＡＣＥの中心になるように位置合わせする。
【００２８】したがって、上記バンプＢＵＭＰと合わせ
マークＡＬＣの相対位置が決定されたことになる。な
お、合わせマークＡＬＣは、例えばゲート配線の材料と
して使用されている不透明なアルミニウムＡＬ上に透明
画素電極の材料として使用されている透明なＩＴＯ膜を
被覆させた正方形のパターンである。
マークＡＬＣの相対位置が決定されたことになる。な
お、合わせマークＡＬＣは、例えばゲート配線の材料と
して使用されている不透明なアルミニウムＡＬ上に透明
画素電極の材料として使用されている透明なＩＴＯ膜を
被覆させた正方形のパターンである。
【００２９】次に、予め記憶されている合わせマークＡ
ＬＣと配線パターンのボンディング部分の相対位置座標
を基に、ＸＹステージを移動し、配線パターンのボンデ
ィング部分を撮像面ＦＡＣＥの上方に配置し、位置検出
を行なう。通常は、ＸＹステージの機械的移動精度は、
ボンディング精度より、はるかに良いため、位置補正は
この工程では、行なわない。
ＬＣと配線パターンのボンディング部分の相対位置座標
を基に、ＸＹステージを移動し、配線パターンのボンデ
ィング部分を撮像面ＦＡＣＥの上方に配置し、位置検出
を行なう。通常は、ＸＹステージの機械的移動精度は、
ボンディング精度より、はるかに良いため、位置補正は
この工程では、行なわない。
【００３０】次に、駆動用ＩＣ毎に仮付けを行なう（図
１０（ｃ））。
１０（ｃ））。
【００３１】次に、仮付けした状態で、上記バンプＢＵ
ＭＰと配線パターンのボンディング部分との相対位置関
係の再確認を行なう。この工程で、位置不良と判断され
た場合は、まだ、仮付けした状態のため、再度、ＸＹス
テージを微動し、位置補正を行なう。
ＭＰと配線パターンのボンディング部分との相対位置関
係の再確認を行なう。この工程で、位置不良と判断され
た場合は、まだ、仮付けした状態のため、再度、ＸＹス
テージを微動し、位置補正を行なう。
【００３２】次に、ボンディングヘッドＨＥＡＤをさら
に下降させ、複数の駆動用ＩＣを通常は１辺に並んだ複
数の駆動用ＩＣを透明絶縁基板ＳＵＢ１上に一括して加
熱圧着し、駆動用ＩＣのバンプＢＵＭＰと透明絶縁基板
ＳＵＢ１の配線パターンＤＴＭ、Ｔｄとを異方性導電膜
ＡＣＦ２により、電気的に接続する。
に下降させ、複数の駆動用ＩＣを通常は１辺に並んだ複
数の駆動用ＩＣを透明絶縁基板ＳＵＢ１上に一括して加
熱圧着し、駆動用ＩＣのバンプＢＵＭＰと透明絶縁基板
ＳＵＢ１の配線パターンＤＴＭ、Ｔｄとを異方性導電膜
ＡＣＦ２により、電気的に接続する。
【００３３】次に、ボンディングヘッドＨＥＡＤを上昇
させ、駆動用ＩＣの搭載された液晶表示パネルを一旦ボ
ンディング工程から検査工程に移動する。
させ、駆動用ＩＣの搭載された液晶表示パネルを一旦ボ
ンディング工程から検査工程に移動する。
【００３４】次に、検査工程では、図示していない検査
パッドからバンプＢＵＭＰの接続状態や駆動用ＩＣの動
作状態をテストする。何らかの不良が確認された場合
は、可能ならば、リペア作業を行う。
パッドからバンプＢＵＭＰの接続状態や駆動用ＩＣの動
作状態をテストする。何らかの不良が確認された場合
は、可能ならば、リペア作業を行う。
【００３５】次に、異方性導電膜ＡＣＦ１を上記複数個
の駆動用ＩＣへの入力配線パターン部分に貼り付ける。
本例では、図３に示すように、各辺に並んだ複数の駆動
用ＩＣに共通して１個の細長い形状に加工したものを貼
り付け、計２個ある。
の駆動用ＩＣへの入力配線パターン部分に貼り付ける。
本例では、図３に示すように、各辺に並んだ複数の駆動
用ＩＣに共通して１個の細長い形状に加工したものを貼
り付け、計２個ある。
【００３６】次に、フレキシブル基板ＦＰＣを図９に示
す両端に開けた開孔ＦＨＬを固定ピンに差し込んで、液
晶表示パネルＰＮＬとフレキシブル基板ＦＰＣを粗に固
定しておく。さらに、合わせ精度を向上させるため、合
わせマークＡＬＭＧ（またはＡＬＭＤ。図９参照）と合
わせマークＡＬＣとを撮像面ＦＡＣＥの上方にて、位置
合わせ、位置補正を行う（図１０（ｄ））。
す両端に開けた開孔ＦＨＬを固定ピンに差し込んで、液
晶表示パネルＰＮＬとフレキシブル基板ＦＰＣを粗に固
定しておく。さらに、合わせ精度を向上させるため、合
わせマークＡＬＭＧ（またはＡＬＭＤ。図９参照）と合
わせマークＡＬＣとを撮像面ＦＡＣＥの上方にて、位置
合わせ、位置補正を行う（図１０（ｄ））。
【００３７】次に、仮付けする（図１０（ｅ））。再
度、位置確認する。
度、位置確認する。
【００３８】最後に、ボンディングヘッドＨＥＡＤをさ
らに下降させ、フレキシブル基板ＦＰＣを透明絶縁基板
ＳＵＢ１上に加熱圧着し、フレキシブル基板ＦＰＣと透
明絶縁基板ＳＵＢ１の配線パターンＴｄとを異方性導電
膜ＡＣＦ１により、電気的に接続する。
らに下降させ、フレキシブル基板ＦＰＣを透明絶縁基板
ＳＵＢ１上に加熱圧着し、フレキシブル基板ＦＰＣと透
明絶縁基板ＳＵＢ１の配線パターンＴｄとを異方性導電
膜ＡＣＦ１により、電気的に接続する。
【００３９】《異方性導電膜ＡＣＦ２中の導電粒子ＥＰ
の、駆動用ＩＣのバンプＢＵＭＰ下からの流出防止》図
１は、駆動用ＩＣのバンプＢＵＭＰと、透明絶縁基板Ｓ
ＵＢ１の配線とを異方性導電膜ＡＣＦにより接続した状
態を示す要部断面図（図２の１−１切断線における断面
図）、図２は、図１に示した部分に対応する透明絶縁基
板ＳＵＢ１の表面を示す要部平面図である。なお、図１
では、図４や図１２〜１４に示す配線ｄ１の下のアルミ
ニウム膜ｇ１や酸化シリコン膜ＳＩＯ等は図示省略して
ある。
の、駆動用ＩＣのバンプＢＵＭＰ下からの流出防止》図
１は、駆動用ＩＣのバンプＢＵＭＰと、透明絶縁基板Ｓ
ＵＢ１の配線とを異方性導電膜ＡＣＦにより接続した状
態を示す要部断面図（図２の１−１切断線における断面
図）、図２は、図１に示した部分に対応する透明絶縁基
板ＳＵＢ１の表面を示す要部平面図である。なお、図１
では、図４や図１２〜１４に示す配線ｄ１の下のアルミ
ニウム膜ｇ１や酸化シリコン膜ＳＩＯ等は図示省略して
ある。
【００４０】駆動用ＩＣを実装するには、前述のよう
に、液晶表示パネルＰＮＬ（ＬＣＤ）を構成する透明絶
縁基板ＳＵＢ１の面上に形成された例えばＩＴＯ（イン
ジウムチン オキサイド）膜から成る配線ｄ１上に、駆
動用ＩＣの下面の複数個のバンプＢＵＭＰを、異方性導
電膜ＡＣＦを介し加熱圧着して接続し、実装する。異方
性導電膜ＡＣＦは、例えば、球形状の微細なプラスチッ
クビーズの表面にニッケルメッキと金メッキを施して成
る導電粒子ＥＰを、例えばエポキシ樹脂から成るバイン
ダＢＤに多数分散して構成される。加熱加圧により、異
方性導電膜ＡＣＦ２内の導電粒子ＥＰが、図１に示すよ
うに、バンプＢＵＭＰと配線ｄ１との間で押し潰され、
導電粒子ＥＰの上部がバンプＢＵＭＰ中に埋め込まれた
状態となり、バンプＢＵＭＰと配線ｄ１とが電気的に接
続される。
に、液晶表示パネルＰＮＬ（ＬＣＤ）を構成する透明絶
縁基板ＳＵＢ１の面上に形成された例えばＩＴＯ（イン
ジウムチン オキサイド）膜から成る配線ｄ１上に、駆
動用ＩＣの下面の複数個のバンプＢＵＭＰを、異方性導
電膜ＡＣＦを介し加熱圧着して接続し、実装する。異方
性導電膜ＡＣＦは、例えば、球形状の微細なプラスチッ
クビーズの表面にニッケルメッキと金メッキを施して成
る導電粒子ＥＰを、例えばエポキシ樹脂から成るバイン
ダＢＤに多数分散して構成される。加熱加圧により、異
方性導電膜ＡＣＦ２内の導電粒子ＥＰが、図１に示すよ
うに、バンプＢＵＭＰと配線ｄ１との間で押し潰され、
導電粒子ＥＰの上部がバンプＢＵＭＰ中に埋め込まれた
状態となり、バンプＢＵＭＰと配線ｄ１とが電気的に接
続される。
【００４１】本実施の形態では、図１、図２に示すよう
に、バンプＢＵＭＰの外形線より内側に端部があり、異
方性導電膜ＡＣＦ２の加熱圧着時に、異方性導電膜ＡＣ
Ｆ２のバインダＢＤが溶融し、異方性導電膜ＡＣＦ２内
の導電粒子ＥＰがバンプＢＵＭＰの下から流出するのを
抑制するパッシベーション膜（保護膜）ＰＳＶ１から成
る壁が設けてある。すなわち、バンプＢＵＭＰの下に、
バンプＢＵＭＰの寸法より小さな開口を有し、該開口の
端部によって、加熱圧着時に導電粒子ＥＰの流出を抑制
するパッシベーション膜ＰＳＶ１が配線ｄ１上に設けて
ある。
に、バンプＢＵＭＰの外形線より内側に端部があり、異
方性導電膜ＡＣＦ２の加熱圧着時に、異方性導電膜ＡＣ
Ｆ２のバインダＢＤが溶融し、異方性導電膜ＡＣＦ２内
の導電粒子ＥＰがバンプＢＵＭＰの下から流出するのを
抑制するパッシベーション膜（保護膜）ＰＳＶ１から成
る壁が設けてある。すなわち、バンプＢＵＭＰの下に、
バンプＢＵＭＰの寸法より小さな開口を有し、該開口の
端部によって、加熱圧着時に導電粒子ＥＰの流出を抑制
するパッシベーション膜ＰＳＶ１が配線ｄ１上に設けて
ある。
【００４２】つまり、フリップチップ方式の液晶表示素
子の端子部は、通常、接続抵抗を低減するため、バンプ
ＢＵＭＰが接続されるＩＴＯ膜ｄ１端子の近傍まで低抵
抗の金属膜が形成してあり、その金属膜の電食防止のた
めに、例えば、プラズマＣＶＤ装置で形成した酸化シリ
コン膜や窒化シリコン膜等から成るパッシベーション膜
ＰＳＶ１により、バンプＢＵＭＰと接続されるＩＴＯ膜
ｄ１部分を除いて、透明絶縁基板ＳＵＢ１の表面上が被
覆されている。本実施の態様では、このパッシベーショ
ン膜ＰＳＶ１を利用して、バンプＢＵＭＰが接続される
配線ｄ１上の周囲に該配線ｄ１より高く、所定の幅を有
する壁を作ったものである。
子の端子部は、通常、接続抵抗を低減するため、バンプ
ＢＵＭＰが接続されるＩＴＯ膜ｄ１端子の近傍まで低抵
抗の金属膜が形成してあり、その金属膜の電食防止のた
めに、例えば、プラズマＣＶＤ装置で形成した酸化シリ
コン膜や窒化シリコン膜等から成るパッシベーション膜
ＰＳＶ１により、バンプＢＵＭＰと接続されるＩＴＯ膜
ｄ１部分を除いて、透明絶縁基板ＳＵＢ１の表面上が被
覆されている。本実施の態様では、このパッシベーショ
ン膜ＰＳＶ１を利用して、バンプＢＵＭＰが接続される
配線ｄ１上の周囲に該配線ｄ１より高く、所定の幅を有
する壁を作ったものである。
【００４３】なお、図１において、各数値はそれぞれ寸
法を示しており、単位はμｍである。すなわち、図示の
ように、ＩＴＯ膜ｄ１の膜厚は０．１４μｍ、パッシベ
ーション膜ＰＳＶ１の膜厚は３μｍ、ＩＴＯ膜ｄ１上の
パッシベーション膜ＰＳＶ１の膜厚（つまり、導電粒子
ＥＰの流出抑制壁の高さ）は３μｍ、異方性導電膜ＡＣ
Ｆ２の膜厚は１３μｍ、導電粒子ＥＰの外径は５μｍ、
バンプＢＵＭＰ下の押し潰された導電粒子ＥＰの外径は
３μｍ、ＩＴＯ膜ｄ１の幅は９８μｍ、ＩＴＯ膜ｄ１ど
うしの間隔は４３μｍ、バンプＢＵＭＰの幅は７０μ
ｍ、バンプＢＵＭＰとパッシベーション膜ＰＳＶ１の重
なる部分の片側の幅は５μｍ、異方性導電膜ＡＣＦ２の
導電粒子の密度は１万個／１ｍｍ2である。
法を示しており、単位はμｍである。すなわち、図示の
ように、ＩＴＯ膜ｄ１の膜厚は０．１４μｍ、パッシベ
ーション膜ＰＳＶ１の膜厚は３μｍ、ＩＴＯ膜ｄ１上の
パッシベーション膜ＰＳＶ１の膜厚（つまり、導電粒子
ＥＰの流出抑制壁の高さ）は３μｍ、異方性導電膜ＡＣ
Ｆ２の膜厚は１３μｍ、導電粒子ＥＰの外径は５μｍ、
バンプＢＵＭＰ下の押し潰された導電粒子ＥＰの外径は
３μｍ、ＩＴＯ膜ｄ１の幅は９８μｍ、ＩＴＯ膜ｄ１ど
うしの間隔は４３μｍ、バンプＢＵＭＰの幅は７０μ
ｍ、バンプＢＵＭＰとパッシベーション膜ＰＳＶ１の重
なる部分の片側の幅は５μｍ、異方性導電膜ＡＣＦ２の
導電粒子の密度は１万個／１ｍｍ2である。
【００４４】このような構成により、図１０（ｃ）に示
したように、ボンディングヘッドＨＥＡＤにより加熱圧
着する工程において、異方性導電膜ＡＣＦ２のバインダ
ＢＤであるエポキシ樹脂が溶融し、流動する際、図１に
示すように、駆動用ＩＣチップのバンプＢＵＭＰ下の導
電粒子ＥＰは、配線ｄ１上の周囲に形成されたパッシベ
ーション膜ＰＳＶ１から成る壁により捕らえられ、バン
プＢＵＭＰ下から外側に流出するのが抑制される。した
がって、電気的接続に寄与するバンプＢＵＭＰ下の導電
粒子ＥＰの残存数が多くなり、つまり、残存率が高くな
る。従来、２０〜３０％程度に減少してしまったのが、
本例では約８０％に抑制できた。また、バンプＢＵＭＰ
と接続される配線ｄ１上のみ、パッシベーション膜ＰＳ
Ｖ１を開口したので、電食防止に効果がある。この結
果、駆動用ＩＣの電気的接続信頼性を大幅に向上するこ
とができる。また、導電粒子の分散密度の高い高価な異
方性導電膜を使用しなくて済むので、製造コストの向上
も抑制できる。
したように、ボンディングヘッドＨＥＡＤにより加熱圧
着する工程において、異方性導電膜ＡＣＦ２のバインダ
ＢＤであるエポキシ樹脂が溶融し、流動する際、図１に
示すように、駆動用ＩＣチップのバンプＢＵＭＰ下の導
電粒子ＥＰは、配線ｄ１上の周囲に形成されたパッシベ
ーション膜ＰＳＶ１から成る壁により捕らえられ、バン
プＢＵＭＰ下から外側に流出するのが抑制される。した
がって、電気的接続に寄与するバンプＢＵＭＰ下の導電
粒子ＥＰの残存数が多くなり、つまり、残存率が高くな
る。従来、２０〜３０％程度に減少してしまったのが、
本例では約８０％に抑制できた。また、バンプＢＵＭＰ
と接続される配線ｄ１上のみ、パッシベーション膜ＰＳ
Ｖ１を開口したので、電食防止に効果がある。この結
果、駆動用ＩＣの電気的接続信頼性を大幅に向上するこ
とができる。また、導電粒子の分散密度の高い高価な異
方性導電膜を使用しなくて済むので、製造コストの向上
も抑制できる。
【００４５】《駆動用ＩＣチップ搭載部近傍の平面およ
び断面構成》図３は、例えばガラスからなる透明絶縁基
板ＳＵＢ１上に駆動用ＩＣを搭載した様子を示す平面図
である。さらに、Ａ−Ａ切断線における断面図を図４に
示す。図３において、一方の透明絶縁基板ＳＵＢ２は、
一点鎖線で示すが、透明絶縁基板ＳＵＢ１の上方に重な
って位置し、シールパターンＳＬにより、有効表示部
（有効画面エリア）ＡＲを含んで液晶ＬＣを封入してい
る。透明絶縁基板ＳＵＢ１上の電極ＣＯＭは、導電ビー
ズや銀ペースト等を介して、透明絶縁基板ＳＵＢ２側の
共通電極パターンに電気的に接続させる配線である。配
線ＤＴＭ（あるいはＧＴＭ）は、駆動用ＩＣからの出力
信号を有効表示部ＡＲ内の配線に供給するものである。
入力配線Ｔｄは、駆動用ＩＣへ入力信号を供給するもの
である。異方性導電膜ＡＣＦは、一列に並んだ複数個の
駆動用ＩＣ部分に共通して細長い形状となったものＡＣ
Ｆ２と上記複数個の駆動用ＩＣへの入力配線パターン部
分に共通して細長い形状となったものＡＣＦ１を別々に
貼り付ける。パッシベーション膜（保護膜）ＰＳＶ１、
ＰＳＶは、図４にも示すが、電食防止のため、できる限
り配線部を被覆し、露出部分は、異方性導電膜ＡＣＦ１
にて覆うようにする。
び断面構成》図３は、例えばガラスからなる透明絶縁基
板ＳＵＢ１上に駆動用ＩＣを搭載した様子を示す平面図
である。さらに、Ａ−Ａ切断線における断面図を図４に
示す。図３において、一方の透明絶縁基板ＳＵＢ２は、
一点鎖線で示すが、透明絶縁基板ＳＵＢ１の上方に重な
って位置し、シールパターンＳＬにより、有効表示部
（有効画面エリア）ＡＲを含んで液晶ＬＣを封入してい
る。透明絶縁基板ＳＵＢ１上の電極ＣＯＭは、導電ビー
ズや銀ペースト等を介して、透明絶縁基板ＳＵＢ２側の
共通電極パターンに電気的に接続させる配線である。配
線ＤＴＭ（あるいはＧＴＭ）は、駆動用ＩＣからの出力
信号を有効表示部ＡＲ内の配線に供給するものである。
入力配線Ｔｄは、駆動用ＩＣへ入力信号を供給するもの
である。異方性導電膜ＡＣＦは、一列に並んだ複数個の
駆動用ＩＣ部分に共通して細長い形状となったものＡＣ
Ｆ２と上記複数個の駆動用ＩＣへの入力配線パターン部
分に共通して細長い形状となったものＡＣＦ１を別々に
貼り付ける。パッシベーション膜（保護膜）ＰＳＶ１、
ＰＳＶは、図４にも示すが、電食防止のため、できる限
り配線部を被覆し、露出部分は、異方性導電膜ＡＣＦ１
にて覆うようにする。
【００４６】さらに、駆動用ＩＣの側面周辺は、エポキ
シ樹脂あるいはシリコーン樹脂ＳＩＬが充填され（図４
参照）、保護が多重化されている。
シ樹脂あるいはシリコーン樹脂ＳＩＬが充填され（図４
参照）、保護が多重化されている。
【００４７】《透明絶縁基板ＳＵＢ１の製造方法》つぎ
に、上述した液晶表示装置の第１の透明絶縁基板ＳＵＢ
１側の製造方法について、図１２〜図１４を参照して説
明する。なお、同図において、中央の文字は工程名の略
称であり、左側は画素部分、右側はゲ−ト端子付近の断
面形状で見た加工の流れを示す。工程ＢおよびＤを除
き、工程Ａ〜Ｇの工程は各写真（ホト）処理に対応して
区分けしたもので、各工程のいずれの断面図もホト処理
後の加工が終わり、ホトレジストを除去した段階を示し
ている。なお、上記写真（ホト）処理とは本説明ではホ
トレジストの塗布からマスクを使用した選択露光を経
て、それを現像するまでの一連の作業を示すものとし、
繰り返しの説明は避ける。以下区分した工程にしたがっ
て、説明する。
に、上述した液晶表示装置の第１の透明絶縁基板ＳＵＢ
１側の製造方法について、図１２〜図１４を参照して説
明する。なお、同図において、中央の文字は工程名の略
称であり、左側は画素部分、右側はゲ−ト端子付近の断
面形状で見た加工の流れを示す。工程ＢおよびＤを除
き、工程Ａ〜Ｇの工程は各写真（ホト）処理に対応して
区分けしたもので、各工程のいずれの断面図もホト処理
後の加工が終わり、ホトレジストを除去した段階を示し
ている。なお、上記写真（ホト）処理とは本説明ではホ
トレジストの塗布からマスクを使用した選択露光を経
て、それを現像するまでの一連の作業を示すものとし、
繰り返しの説明は避ける。以下区分した工程にしたがっ
て、説明する。
【００４８】工程Ａ、図１２ ７０５９ガラス（商品名）からなる第１の透明絶縁基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けた後、５００℃、６０分間のベ−クを行な
う。なお、このＳＩＯ膜は透明絶縁基板ＳＵＢ１の表面
凹凸を緩和するために形成するが、凹凸が少ない場合、
省略できる工程である。膜厚が２８００ÅのＡｌ−Ｔ
ａ、Ａｌ−Ｔｉ−Ｔａ、Ａｌ−Ｐｄ等からなる第１導電
膜ｇ１をスパッタリングにより設ける。ホト処理後、リ
ン酸と硝酸と氷酢酸との混酸液で第１導電膜ｇ１を選択
的にエッチングする。
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けた後、５００℃、６０分間のベ−クを行な
う。なお、このＳＩＯ膜は透明絶縁基板ＳＵＢ１の表面
凹凸を緩和するために形成するが、凹凸が少ない場合、
省略できる工程である。膜厚が２８００ÅのＡｌ−Ｔ
ａ、Ａｌ−Ｔｉ−Ｔａ、Ａｌ−Ｐｄ等からなる第１導電
膜ｇ１をスパッタリングにより設ける。ホト処理後、リ
ン酸と硝酸と氷酢酸との混酸液で第１導電膜ｇ１を選択
的にエッチングする。
【００４９】工程Ｂ、図１２ レジスト直描後（前述した陽極酸化パタ−ン形成後）、
３％酒石酸をアンモニヤによりＰＨ６．２５±０．０５
に調整した溶液をエチレングリコ−ル液で１：９に稀釈
した液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、
化成電流密度が０．５ｍＡ／ｃｍ2になるように調整す
る（定電流化成）。つぎに、所定のＡｌ2Ｏ3膜厚が得ら
れるのに必要な化成電圧１２５Ｖに達するまで陽極酸化
（陽極化成）を行なう。その後、この状態で数１０分保
持することが望ましい（定電圧化成）。これは均一なＡ
ｌ2Ｏ3膜を得る上で大事なことである。それによって、
導電膜ｇ１が陽極酸化され、走査信号線（ゲ−トライ
ン）ＧＬ上および側面に自己整合的に膜厚が１８００Å
の陽極酸化膜ＡＯＦが形成され、薄膜トランジストＴＦ
Ｔのゲ−ト絶縁膜の一部となる。
３％酒石酸をアンモニヤによりＰＨ６．２５±０．０５
に調整した溶液をエチレングリコ−ル液で１：９に稀釈
した液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、
化成電流密度が０．５ｍＡ／ｃｍ2になるように調整す
る（定電流化成）。つぎに、所定のＡｌ2Ｏ3膜厚が得ら
れるのに必要な化成電圧１２５Ｖに達するまで陽極酸化
（陽極化成）を行なう。その後、この状態で数１０分保
持することが望ましい（定電圧化成）。これは均一なＡ
ｌ2Ｏ3膜を得る上で大事なことである。それによって、
導電膜ｇ１が陽極酸化され、走査信号線（ゲ−トライ
ン）ＧＬ上および側面に自己整合的に膜厚が１８００Å
の陽極酸化膜ＡＯＦが形成され、薄膜トランジストＴＦ
Ｔのゲ−ト絶縁膜の一部となる。
【００５０】工程Ｃ、図１２ 膜厚が１４００ÅのＩＴＯ膜からなる導電膜ｄ１をスパ
ッタリングにより設ける。ホト処理後、エッチング液と
して塩酸と硝酸の混酸液で導電膜ｄ１を選択的にエッチ
ングすることにより、ゲ−ト端子ＧＴＭ、ドレイン端子
ＤＴＭの最上層および透明画素電極ＩＴＯ１を形成す
る。
ッタリングにより設ける。ホト処理後、エッチング液と
して塩酸と硝酸の混酸液で導電膜ｄ１を選択的にエッチ
ングすることにより、ゲ−ト端子ＧＴＭ、ドレイン端子
ＤＴＭの最上層および透明画素電極ＩＴＯ１を形成す
る。
【００５１】工程Ｄ、図１３ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して膜厚が３００ÅのＮ+型の非晶質Ｓｉ膜ｄ０を
設ける。この成膜は同一ＣＶＤ装置で反応室を変え連続
して行なう。
素ガスを導入して、膜厚２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して膜厚が３００ÅのＮ+型の非晶質Ｓｉ膜ｄ０を
設ける。この成膜は同一ＣＶＤ装置で反応室を変え連続
して行なう。
【００５２】工程Ｅ、図１３ ホト処理後、ドライエッチングガスとしてＳＦ6、ＢＣ
ｌを使用してＮ+型非晶質Ｓｉ膜ｄ０、ｉ型非晶質Ｓｉ
膜ＡＳをエッチングする。続けて、ＳＦ6を使用して窒
化Ｓｉ膜ＧＩをエッチングする。もちろん、ＳＦ6ガス
でＮ+型非晶質Ｓｉ膜ｄ０、ｉ型非晶質Ｓｉ膜ＡＳおよ
び窒化Ｓｉ膜ＧＩを連続してエッチングしても良い。
ｌを使用してＮ+型非晶質Ｓｉ膜ｄ０、ｉ型非晶質Ｓｉ
膜ＡＳをエッチングする。続けて、ＳＦ6を使用して窒
化Ｓｉ膜ＧＩをエッチングする。もちろん、ＳＦ6ガス
でＮ+型非晶質Ｓｉ膜ｄ０、ｉ型非晶質Ｓｉ膜ＡＳおよ
び窒化Ｓｉ膜ＧＩを連続してエッチングしても良い。
【００５３】このように３層のＣＶＤ膜をＳＦ6を主成
分とするガスで連続的にエッチングすることが本実施例
の製造工程の特徴である。すなわち、ＳＦ6ガスに対す
るエッチング速度はＮ+型非晶質Ｓｉ膜ｄ０、ｉ型非晶
質Ｓｉ膜ＡＳ、窒化Ｓｉ膜ＧＩの順に大きい。したがっ
て、Ｎ+型非晶質Ｓｉ膜ｄ０がエッチング完了し、ｉ型
非晶質Ｓｉ膜ＡＳがエッチングされ始めると上部のＮ+
型非晶質Ｓｉ膜ｄ０がサイドエッチされ結果的にｉ型非
晶質Ｓｉ膜ＡＳが約７０度のテ−パに加工される。ま
た、ｉ型非晶質Ｓｉ膜ＡＳのエッチングが完了し、窒化
Ｓｉ膜ＧＩがエッチングされ始めると、上部のＮ+型非
晶質Ｓｉ膜ｄ０、ｉ型非晶質Ｓｉ膜ＡＳの順にサイドエ
ッチされ、結果的にｉ型非晶質Ｓｉ膜ＡＳが約５０度、
窒化シリコン膜ＧＩが２０度にテ−パ加工される。上記
テ−パ形状のため、その上部にソ−ス電極ＳＤ１が形成
された場合も断線の確率は著しく低減される。Ｎ+型非
晶質Ｓｉ膜ｄ０のテ−パ角度は９０度に近いが、厚さが
３００Åと薄いために、この段差での断線の確率は非常
に小さい。したがって、Ｎ+型非晶質Ｓｉ膜ｄ０、ｉ型
非晶質Ｓｉ膜ＡＳ、窒化Ｓｉ膜ＧＩの平面パタ−ンは厳
密には同一パタ−ンではなく、断面が順テ−パ形状とな
るため、Ｎ+型非晶質Ｓｉ膜ｄ０、ｉ型非晶質Ｓｉ膜Ａ
Ｓ、窒化Ｓｉ膜ＧＩの順に大きなパタ−ンとなる。
分とするガスで連続的にエッチングすることが本実施例
の製造工程の特徴である。すなわち、ＳＦ6ガスに対す
るエッチング速度はＮ+型非晶質Ｓｉ膜ｄ０、ｉ型非晶
質Ｓｉ膜ＡＳ、窒化Ｓｉ膜ＧＩの順に大きい。したがっ
て、Ｎ+型非晶質Ｓｉ膜ｄ０がエッチング完了し、ｉ型
非晶質Ｓｉ膜ＡＳがエッチングされ始めると上部のＮ+
型非晶質Ｓｉ膜ｄ０がサイドエッチされ結果的にｉ型非
晶質Ｓｉ膜ＡＳが約７０度のテ−パに加工される。ま
た、ｉ型非晶質Ｓｉ膜ＡＳのエッチングが完了し、窒化
Ｓｉ膜ＧＩがエッチングされ始めると、上部のＮ+型非
晶質Ｓｉ膜ｄ０、ｉ型非晶質Ｓｉ膜ＡＳの順にサイドエ
ッチされ、結果的にｉ型非晶質Ｓｉ膜ＡＳが約５０度、
窒化シリコン膜ＧＩが２０度にテ−パ加工される。上記
テ−パ形状のため、その上部にソ−ス電極ＳＤ１が形成
された場合も断線の確率は著しく低減される。Ｎ+型非
晶質Ｓｉ膜ｄ０のテ−パ角度は９０度に近いが、厚さが
３００Åと薄いために、この段差での断線の確率は非常
に小さい。したがって、Ｎ+型非晶質Ｓｉ膜ｄ０、ｉ型
非晶質Ｓｉ膜ＡＳ、窒化Ｓｉ膜ＧＩの平面パタ−ンは厳
密には同一パタ−ンではなく、断面が順テ−パ形状とな
るため、Ｎ+型非晶質Ｓｉ膜ｄ０、ｉ型非晶質Ｓｉ膜Ａ
Ｓ、窒化Ｓｉ膜ＧＩの順に大きなパタ−ンとなる。
【００５４】工程Ｆ、図１４ 膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等か
らなる第３導電膜ｄ３をスパッタリングにより設ける。
ホト処理後、第３導電膜ｄ３を工程Ａと同様な液でエッ
チングし、第２導電膜ｄ２を硝酸第２セリウムアンモニ
ウム溶液でエッチングし、映像信号線ＤＬ、ソ−ス電極
ＳＤ１、ドレイン電極ＳＤ２を形成する。
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等か
らなる第３導電膜ｄ３をスパッタリングにより設ける。
ホト処理後、第３導電膜ｄ３を工程Ａと同様な液でエッ
チングし、第２導電膜ｄ２を硝酸第２セリウムアンモニ
ウム溶液でエッチングし、映像信号線ＤＬ、ソ−ス電極
ＳＤ１、ドレイン電極ＳＤ２を形成する。
【００５５】ここで本実施例では、工程Ｅに示すよう
に、Ｎ+型非晶質Ｓｉ膜ｄ０、ｉ型非晶質Ｓｉ膜ＡＳ、
窒化Ｓｉ膜ＧＩが順テ−パとなっているため、映像信号
線ＤＬの抵抗の許容度の大きい液晶表示装置では第２導
電膜ｄ２のみで形成することも可能である。
に、Ｎ+型非晶質Ｓｉ膜ｄ０、ｉ型非晶質Ｓｉ膜ＡＳ、
窒化Ｓｉ膜ＧＩが順テ−パとなっているため、映像信号
線ＤＬの抵抗の許容度の大きい液晶表示装置では第２導
電膜ｄ２のみで形成することも可能である。
【００５６】つぎに、ドライエッチング装置にＳＦ6、
ＢＣｌを導入して、Ｎ+型非晶質Ｓｉ膜ｄ０をエッチン
グすることにより、ソ−スとドレイン間のＮ+型半導体
層ｄ０を選択的に除去する。
ＢＣｌを導入して、Ｎ+型非晶質Ｓｉ膜ｄ０をエッチン
グすることにより、ソ−スとドレイン間のＮ+型半導体
層ｄ０を選択的に除去する。
【００５７】工程Ｇ、図１４ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が０．６μｍの窒化Ｓｉ膜を設
ける。ホト処理後、ドライエッチングガスとしてＳＦ6
を使用してエッチングすることにより、保護膜ＰＳＶ１
を形成する。保護膜としてはＣＶＤで形成したＳｉＮ膜
のみならず、有機材料を用いたものも使用できる。
素ガスを導入して、膜厚が０．６μｍの窒化Ｓｉ膜を設
ける。ホト処理後、ドライエッチングガスとしてＳＦ6
を使用してエッチングすることにより、保護膜ＰＳＶ１
を形成する。保護膜としてはＣＶＤで形成したＳｉＮ膜
のみならず、有機材料を用いたものも使用できる。
【００５８】《駆動用ＩＣ下の短絡配線ＳＨｃによる静
電気対策》図５は透明絶縁基板ＳＵＢ１の駆動用ＩＣの
搭載部周辺と、該基板の切断線ＣＴ１付近の詳細を示す
要部平面図である。
電気対策》図５は透明絶縁基板ＳＵＢ１の駆動用ＩＣの
搭載部周辺と、該基板の切断線ＣＴ１付近の詳細を示す
要部平面図である。
【００５９】図５に示されるように、ドレイン駆動用Ｉ
Ｃの入力および出力は、共に該ＩＣチップの１辺から出
ている。各ドレイン線ＤＬは１本置きに互い違いの方向
に、一方は、切断線ＣＴ１を越えて延在され、ｙ方向に
延在するドレイン短絡配線ＳＨｄに接続されて短絡さ
れ、他方は図５に示すように短絡配線ＳＨｃおよび（ド
レイン線駆動用ＩＣへの）入力配線Ｔｄを介して切断線
ＣＴ１を越えて延在され、ドレイン短絡配線ＳＨｄに接
続されて短絡されている。すなわち、ドレイン線ＤＬは
１本置きに短絡配線ＳＨｃに接続され、駆動用ＩＣ毎に
短絡され、該短絡配線ＳＨｃはドレイン線駆動用ＩＣへ
の２本の入力配線Ｔｄとに接続され、該２本の入力配線
Ｔｄを介してドレイン短絡配線ＳＨｄに短絡されてい
る。このように、各ドレイン線ＤＬや入力配線Ｔｄに発
生した静電気を、短絡配線ＳＨｃとドレイン短絡配線Ｓ
Ｈｄを介して分散するようになっている。なお、液晶表
示素子完成後は、もちろん短絡を解除しなければ動作し
ないので、ドレイン短絡配線ＳＨｄはそれぞれ後の工程
で切断破棄される切断線ＣＴ１の外側の透明絶縁基板Ｓ
ＵＢ１の面に形成されている。ドレイン短絡配線ＳＨｄ
と直接接続されたドレイン線ＤＬの短絡解除は、切断線
ＣＴ１での基板ＳＵＢ１の切断によりなされる。一方、
短絡配線ＳＨｃおよび入力配線Ｔｄを介してドレイン短
絡配線ＳＨｄと接続されたドレイン線ＤＬの短絡解除
は、短絡配線ＳＨｃの存在により、切断線ＣＴ１での基
板ＳＵＢ１の切断ではなされない。この短絡解除につい
ては後述する。
Ｃの入力および出力は、共に該ＩＣチップの１辺から出
ている。各ドレイン線ＤＬは１本置きに互い違いの方向
に、一方は、切断線ＣＴ１を越えて延在され、ｙ方向に
延在するドレイン短絡配線ＳＨｄに接続されて短絡さ
れ、他方は図５に示すように短絡配線ＳＨｃおよび（ド
レイン線駆動用ＩＣへの）入力配線Ｔｄを介して切断線
ＣＴ１を越えて延在され、ドレイン短絡配線ＳＨｄに接
続されて短絡されている。すなわち、ドレイン線ＤＬは
１本置きに短絡配線ＳＨｃに接続され、駆動用ＩＣ毎に
短絡され、該短絡配線ＳＨｃはドレイン線駆動用ＩＣへ
の２本の入力配線Ｔｄとに接続され、該２本の入力配線
Ｔｄを介してドレイン短絡配線ＳＨｄに短絡されてい
る。このように、各ドレイン線ＤＬや入力配線Ｔｄに発
生した静電気を、短絡配線ＳＨｃとドレイン短絡配線Ｓ
Ｈｄを介して分散するようになっている。なお、液晶表
示素子完成後は、もちろん短絡を解除しなければ動作し
ないので、ドレイン短絡配線ＳＨｄはそれぞれ後の工程
で切断破棄される切断線ＣＴ１の外側の透明絶縁基板Ｓ
ＵＢ１の面に形成されている。ドレイン短絡配線ＳＨｄ
と直接接続されたドレイン線ＤＬの短絡解除は、切断線
ＣＴ１での基板ＳＵＢ１の切断によりなされる。一方、
短絡配線ＳＨｃおよび入力配線Ｔｄを介してドレイン短
絡配線ＳＨｄと接続されたドレイン線ＤＬの短絡解除
は、短絡配線ＳＨｃの存在により、切断線ＣＴ１での基
板ＳＵＢ１の切断ではなされない。この短絡解除につい
ては後述する。
【００６０】一方、各ゲート線ＧＬの形成領域のうち、
切断線ＣＴ１の内側の領域で、図中上側の切断線ＣＴ１
と近接する部分において、ゲート線駆動用ＩＣの搭載領
域が設けられている。各ゲート線ＧＬは、その延在方向
における該搭載領域と反対側で、切断線ＣＴ１を越えた
その延在部が、ｙ方向に延在する陽極化成用配線を兼ね
るゲート短絡配線（図示省略）を介して接続されてい
る。なお、液晶表示素子完成後は、短絡を解除しなけれ
ば動作しないので、ゲート短絡配線はそれぞれ後の工程
で切断破棄される切断線ＣＴ１の外側の透明絶縁基板Ｓ
ＵＢ１の面に形成されている。本例では、上記ドレイン
線ＤＬ側とは異なり、ゲート線ＧＬ側では、ＩＣ毎の短
絡配線ＳＨｃは設けていない。この理由は、ゲート線駆
動用ＩＣが片側だけに配置され、反対側（ゲート線駆動
用ＩＣを配置していない側）のゲート短絡配線によっ
て、ゲート線ＧＬを相互に短絡させることができるため
である。ただし、ゲート線駆動用ＩＣを両側に配置する
場合や、ゲート短絡配線を配置しない場合は、ゲート線
ＧＬを短絡配線ＳＨｃを介して、ゲート短絡配線につな
げる必要がある。
切断線ＣＴ１の内側の領域で、図中上側の切断線ＣＴ１
と近接する部分において、ゲート線駆動用ＩＣの搭載領
域が設けられている。各ゲート線ＧＬは、その延在方向
における該搭載領域と反対側で、切断線ＣＴ１を越えた
その延在部が、ｙ方向に延在する陽極化成用配線を兼ね
るゲート短絡配線（図示省略）を介して接続されてい
る。なお、液晶表示素子完成後は、短絡を解除しなけれ
ば動作しないので、ゲート短絡配線はそれぞれ後の工程
で切断破棄される切断線ＣＴ１の外側の透明絶縁基板Ｓ
ＵＢ１の面に形成されている。本例では、上記ドレイン
線ＤＬ側とは異なり、ゲート線ＧＬ側では、ＩＣ毎の短
絡配線ＳＨｃは設けていない。この理由は、ゲート線駆
動用ＩＣが片側だけに配置され、反対側（ゲート線駆動
用ＩＣを配置していない側）のゲート短絡配線によっ
て、ゲート線ＧＬを相互に短絡させることができるため
である。ただし、ゲート線駆動用ＩＣを両側に配置する
場合や、ゲート短絡配線を配置しない場合は、ゲート線
ＧＬを短絡配線ＳＨｃを介して、ゲート短絡配線につな
げる必要がある。
【００６１】なお、図５、図６に示すように、短絡配線
ＳＨｃと、１本置きのドレイン端子ＤＴＭおよび入力配
線Ｔｄとは、駆動用ＩＣを基板ＳＵＢ１面上に搭載する
前に、１本の切断線Ｃ１でレーザまたはホトエッチング
等により切断する。したがって、この切断のため、図５
に示すように、切断線Ｃ１のある領域（ＩＣ搭載領域）
には、パッシベーション膜ＰＡＳ１（すなわち、保護膜
ＰＳＶ１）が形成されていない。本例では、切断線Ｃ１
における１本のカットで容易に短絡解除できる。
ＳＨｃと、１本置きのドレイン端子ＤＴＭおよび入力配
線Ｔｄとは、駆動用ＩＣを基板ＳＵＢ１面上に搭載する
前に、１本の切断線Ｃ１でレーザまたはホトエッチング
等により切断する。したがって、この切断のため、図５
に示すように、切断線Ｃ１のある領域（ＩＣ搭載領域）
には、パッシベーション膜ＰＡＳ１（すなわち、保護膜
ＰＳＶ１）が形成されていない。本例では、切断線Ｃ１
における１本のカットで容易に短絡解除できる。
【００６２】なお、切断線Ｃ１の箇所の配線ＤＴＭはレ
ーザ切断においても汚染の少ない透明導電膜ＩＴＯで形
成してあるので、汚染を抑制することができる。また、
この切断は、ホトエッチングによって行なってもよい。
ーザ切断においても汚染の少ない透明導電膜ＩＴＯで形
成してあるので、汚染を抑制することができる。また、
この切断は、ホトエッチングによって行なってもよい。
【００６３】なお、図５には、ドレイン駆動用ＩＣ側に
ついて図示されているが、この短絡配線ＳＨｃを有する
構造は、ゲート走査駆動用ＩＣ側にもＩＣチップの１辺
から出力および入力が出ている場合に適用できることは
言うまでもない。
ついて図示されているが、この短絡配線ＳＨｃを有する
構造は、ゲート走査駆動用ＩＣ側にもＩＣチップの１辺
から出力および入力が出ている場合に適用できることは
言うまでもない。
【００６４】《駆動用ＩＣチップずれ検知用不透明膜パ
ターンＢＡＲ》図６は図５の要部（ドレイン入力側コー
ナー部）の拡大詳細図、図７は図５の要部（ドレイン出
力側コーナー部）の拡大詳細図である。
ターンＢＡＲ》図６は図５の要部（ドレイン入力側コー
ナー部）の拡大詳細図、図７は図５の要部（ドレイン出
力側コーナー部）の拡大詳細図である。
【００６５】図５、６、７において、ＢＡＲは搭載後の
駆動用ＩＣの位置ずれ検知用パターンである。すなわ
ち、駆動用ＩＣのバンプＢＵＭＰと接続される配線ｄ１
および該バンプＢＵＭＰの近傍の基板ＳＵＢ１面上に、
該駆動用ＩＣの位置ずれ検知用の不透明膜を含むパター
ンＢＡＲが設けてある。この位置ずれ検知用パターンＢ
ＡＲは、図６、７に示されるように、前記《透明絶縁基
板ＳＵＢ１の製造方法》のところで述べたＩＴＯ膜から
なる導電膜ｄ１、Ｃｒからなる第２導電膜ｄ２、Ａｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等か
らなる第３導電膜ｄ３、保護膜ＰＳＶ１から構成されて
いる。すなわち、不透明な膜ｄ２、ｄ３を含む。また、
このパターンＢＡＲは、配線およびバンプＢＵＭＰと等
しいピッチで設けられている。なお、透明絶縁基板ＳＵ
Ｂ１面上に実装される駆動用ＩＣの金（Ａｕ）等からな
るバンプと接続される該基板ＳＵＢ１面上に形成された
配線は、従来、透明導電膜ｄ１単層で形成されている。
このため、駆動用ＩＣの実装後、駆動用ＩＣを搭載した
側と反対の透明絶縁基板面側から、該配線ｄ１に対する
駆動用ＩＣの実装位置ずれを判断するのが困難であった
が、本構造では、不透明膜を有するパターンＢＡＲを設
けたので、駆動用ＩＣの実装後、駆動用ＩＣを搭載した
側と反対の透明絶縁基板ＳＵＢ１面側から、目視によ
り、あるいは顕微鏡を用いて、該配線ｄ１に対する駆動
用ＩＣの実装位置ずれを容易に確認できる。したがっ
て、その結果、製造歩留りおよびスループットを向上で
きる。なお、パターンＢＡＲの最上層の保護膜ＰＳＶ１
は、導電膜ｄ２、ｄ３の電食を防止するために設けられ
ている。
駆動用ＩＣの位置ずれ検知用パターンである。すなわ
ち、駆動用ＩＣのバンプＢＵＭＰと接続される配線ｄ１
および該バンプＢＵＭＰの近傍の基板ＳＵＢ１面上に、
該駆動用ＩＣの位置ずれ検知用の不透明膜を含むパター
ンＢＡＲが設けてある。この位置ずれ検知用パターンＢ
ＡＲは、図６、７に示されるように、前記《透明絶縁基
板ＳＵＢ１の製造方法》のところで述べたＩＴＯ膜から
なる導電膜ｄ１、Ｃｒからなる第２導電膜ｄ２、Ａｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等か
らなる第３導電膜ｄ３、保護膜ＰＳＶ１から構成されて
いる。すなわち、不透明な膜ｄ２、ｄ３を含む。また、
このパターンＢＡＲは、配線およびバンプＢＵＭＰと等
しいピッチで設けられている。なお、透明絶縁基板ＳＵ
Ｂ１面上に実装される駆動用ＩＣの金（Ａｕ）等からな
るバンプと接続される該基板ＳＵＢ１面上に形成された
配線は、従来、透明導電膜ｄ１単層で形成されている。
このため、駆動用ＩＣの実装後、駆動用ＩＣを搭載した
側と反対の透明絶縁基板面側から、該配線ｄ１に対する
駆動用ＩＣの実装位置ずれを判断するのが困難であった
が、本構造では、不透明膜を有するパターンＢＡＲを設
けたので、駆動用ＩＣの実装後、駆動用ＩＣを搭載した
側と反対の透明絶縁基板ＳＵＢ１面側から、目視によ
り、あるいは顕微鏡を用いて、該配線ｄ１に対する駆動
用ＩＣの実装位置ずれを容易に確認できる。したがっ
て、その結果、製造歩留りおよびスループットを向上で
きる。なお、パターンＢＡＲの最上層の保護膜ＰＳＶ１
は、導電膜ｄ２、ｄ３の電食を防止するために設けられ
ている。
【００６６】なお、位置ずれ検知用パターンＢＡＲは少
なくとも１層の不透明膜を含んでいればよく、前記導電
膜ｄ２、ｄ３の他、ｉ型非晶質Ｓｉ膜ＡＳ等の色の着い
た膜を使用してもよい。
なくとも１層の不透明膜を含んでいればよく、前記導電
膜ｄ２、ｄ３の他、ｉ型非晶質Ｓｉ膜ＡＳ等の色の着い
た膜を使用してもよい。
【００６７】《複数種の駆動用ＩＣチップに対応》図５
に示す透明絶縁基板ＳＵＢ１では、異なる複数種の駆動
用ＩＣチップが実装できるように予め考慮されて、該駆
動用ＩＣの入力および出力バンプが接続される入力およ
び出力端子およびそれらの配線が該基板ＳＵＢ１上に配
置形成されている。図中の符号ＩＣ１、ＩＣ２は、ｘ方
向の幅が異なる２種の駆動用ＩＣが搭載される位置を示
す。すなわち、駆動用ＩＣの入力バンプが接続される入
力端子ＩＰおよびその配線には、異なる複数種のチップ
に対応するようダミーの入力端子およびその配線を含ま
せて設けられている。つまり、チップの種類によって所
定の信号あるいは電源が入力されるバンプの配置が異な
るが、複数種のチップのバンプ配置に対応できるように
入力端子および配線を予め設けておく。また、駆動用Ｉ
Ｃのバンプが接続される出力配線ＯＬが、該配線伸張方
向（図のｘ方向）の幅が異なる複数種の駆動用ＩＣが実
装できるように、それぞれ平行に所定の長さにわたって
形成されている。従来では、１種類の透明絶縁基板ＳＵ
Ｂ１に対して、駆動用ＩＣをそれぞれ１種類しか実装で
きなかった。したがって、駆動用ＩＣチップが入手でき
なくなった場合やその他の理由で、該チップの種類を変
更する場合は、該チップを搭載する該透明絶縁基板の配
線レイアウトを変更する必要があり、設計し直さなけれ
ばならず、製造コストが増加する問題があった。しか
し、図５に示す基板ＳＵＢ１では、異なる複数種のチッ
プが実装できるように、該チップのバンプが接続される
配線を基板ＳＵＢ１上に配置形成したので、複数種のチ
ップに対し、透明絶縁基板ＳＵＢ１が共用でき、チップ
を変更する場合も、透明絶縁基板ＳＵＢ１の変更が不要
である。したがって、製造コストを低減できる。
に示す透明絶縁基板ＳＵＢ１では、異なる複数種の駆動
用ＩＣチップが実装できるように予め考慮されて、該駆
動用ＩＣの入力および出力バンプが接続される入力およ
び出力端子およびそれらの配線が該基板ＳＵＢ１上に配
置形成されている。図中の符号ＩＣ１、ＩＣ２は、ｘ方
向の幅が異なる２種の駆動用ＩＣが搭載される位置を示
す。すなわち、駆動用ＩＣの入力バンプが接続される入
力端子ＩＰおよびその配線には、異なる複数種のチップ
に対応するようダミーの入力端子およびその配線を含ま
せて設けられている。つまり、チップの種類によって所
定の信号あるいは電源が入力されるバンプの配置が異な
るが、複数種のチップのバンプ配置に対応できるように
入力端子および配線を予め設けておく。また、駆動用Ｉ
Ｃのバンプが接続される出力配線ＯＬが、該配線伸張方
向（図のｘ方向）の幅が異なる複数種の駆動用ＩＣが実
装できるように、それぞれ平行に所定の長さにわたって
形成されている。従来では、１種類の透明絶縁基板ＳＵ
Ｂ１に対して、駆動用ＩＣをそれぞれ１種類しか実装で
きなかった。したがって、駆動用ＩＣチップが入手でき
なくなった場合やその他の理由で、該チップの種類を変
更する場合は、該チップを搭載する該透明絶縁基板の配
線レイアウトを変更する必要があり、設計し直さなけれ
ばならず、製造コストが増加する問題があった。しか
し、図５に示す基板ＳＵＢ１では、異なる複数種のチッ
プが実装できるように、該チップのバンプが接続される
配線を基板ＳＵＢ１上に配置形成したので、複数種のチ
ップに対し、透明絶縁基板ＳＵＢ１が共用でき、チップ
を変更する場合も、透明絶縁基板ＳＵＢ１の変更が不要
である。したがって、製造コストを低減できる。
【００６８】《駆動用ＩＣと基板ＳＵＢ１との位置合わ
せマークＡＬＤ》図５に示す透明絶縁基板ＳＵＢ１の面
上には、駆動用ＩＣが該基板ＳＵＢ１と重なる領域内、
つまり、符号ＩＣ１、ＩＣ２を付した点線の領域内の、
該基板ＳＵＢ１上に、駆動用ＩＣとの位置合わせマーク
ＡＬＤが設けられている。また、駆動用ＩＣの基板ＳＵ
Ｂ１との対向面に、図６に示すように、位置合わせマー
クＡＬＤと対になる位置合わせマークとしてのダミーの
バンプＢＵＭＰが設けられ、該バンプＢＵＭＰは位置合
わせマークＡＬＤよりも小さく、かつ、基板ＳＵＢ１上
に駆動用ＩＣを搭載したとき、位置合わせマークＡＬＤ
が、該バンプＢＵＭＰを囲む形状をしている。位置合わ
せマークＡＬＤは、図６から明らかなように、ＩＴＯ膜
からなる導電膜ｄ１、Ｃｒからなる第２導電膜ｄ２、Ａ
ｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ
等からなる第３導電膜ｄ３、保護膜ＰＳＶ１から構成さ
れている（前記《透明絶縁基板ＳＵＢ１の製造方法》参
照）。第２導電膜ｄ２、第３導電膜ｄ３は不透明膜なの
で、識別が容易である。また、最上層の保護膜ＰＳＶ１
は、導電膜ｄ２、ｄ３の電食を防止するためのものであ
る。これにより、駆動用ＩＣを位置精度良く、基板ＳＵ
Ｂ１上の配線パターンに電気的に接続できる。
せマークＡＬＤ》図５に示す透明絶縁基板ＳＵＢ１の面
上には、駆動用ＩＣが該基板ＳＵＢ１と重なる領域内、
つまり、符号ＩＣ１、ＩＣ２を付した点線の領域内の、
該基板ＳＵＢ１上に、駆動用ＩＣとの位置合わせマーク
ＡＬＤが設けられている。また、駆動用ＩＣの基板ＳＵ
Ｂ１との対向面に、図６に示すように、位置合わせマー
クＡＬＤと対になる位置合わせマークとしてのダミーの
バンプＢＵＭＰが設けられ、該バンプＢＵＭＰは位置合
わせマークＡＬＤよりも小さく、かつ、基板ＳＵＢ１上
に駆動用ＩＣを搭載したとき、位置合わせマークＡＬＤ
が、該バンプＢＵＭＰを囲む形状をしている。位置合わ
せマークＡＬＤは、図６から明らかなように、ＩＴＯ膜
からなる導電膜ｄ１、Ｃｒからなる第２導電膜ｄ２、Ａ
ｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ
等からなる第３導電膜ｄ３、保護膜ＰＳＶ１から構成さ
れている（前記《透明絶縁基板ＳＵＢ１の製造方法》参
照）。第２導電膜ｄ２、第３導電膜ｄ３は不透明膜なの
で、識別が容易である。また、最上層の保護膜ＰＳＶ１
は、導電膜ｄ２、ｄ３の電食を防止するためのものであ
る。これにより、駆動用ＩＣを位置精度良く、基板ＳＵ
Ｂ１上の配線パターンに電気的に接続できる。
【００６９】また、符号ＡＬＣは透明絶縁基板ＳＵＢ１
の面上に、フレキシブル基板ＦＰＣが該基板ＳＵＢ１と
重なる領域内の、該基板ＳＵＢ１上に設けた、フレキシ
ブル基板ＦＰＣとの位置合わせマークである。なお、フ
レキシブル基板ＦＰＣの基板ＳＵＢ１との対向面には、
位置合わせマークＡＬＣと対になる位置合わせマーク
（図示省略）が設けられ、該マークは位置合わせマーク
ＡＬＣよりも大きく、ロの字形で、かつ、基板ＳＵＢ１
上にフレキシブル基板ＦＰＣを実装したとき、位置合わ
せマークＡＬＣを、該マークが囲む形状をしている。位
置合わせマークＡＬＣは、ゲート配線の材料として使用
されている不透明なアルミニウムＡｌ上に透明画素電極
の材料として使用されている透明なＩＴＯ膜を被覆させ
た正方形のパターンである。
の面上に、フレキシブル基板ＦＰＣが該基板ＳＵＢ１と
重なる領域内の、該基板ＳＵＢ１上に設けた、フレキシ
ブル基板ＦＰＣとの位置合わせマークである。なお、フ
レキシブル基板ＦＰＣの基板ＳＵＢ１との対向面には、
位置合わせマークＡＬＣと対になる位置合わせマーク
（図示省略）が設けられ、該マークは位置合わせマーク
ＡＬＣよりも大きく、ロの字形で、かつ、基板ＳＵＢ１
上にフレキシブル基板ＦＰＣを実装したとき、位置合わ
せマークＡＬＣを、該マークが囲む形状をしている。位
置合わせマークＡＬＣは、ゲート配線の材料として使用
されている不透明なアルミニウムＡｌ上に透明画素電極
の材料として使用されている透明なＩＴＯ膜を被覆させ
た正方形のパターンである。
【００７０】《ドレイン出力側およびゲート入力側の端
子ＤＴＭ、ＧＴＭ間の距離とバンプＢＵＭＰ間の距離と
の関係》ドレイン出力側、すなわち、ドレイン駆動用Ｉ
Ｃからの出力端子ＤＴＭにおいて、図７に示すように、
端子ＤＴＭ間の距離Ｌ2よりも、該端子ＤＴＭに接続さ
れるバンプＢＵＭＰ間の距離Ｌ1が小さくなっている。
例えば、Ｌ1は２０μｍ、Ｌ2は３０μｍである。したが
って、端子ＤＴＭの幅よりバンプＢＵＭＰの幅が広いの
で、駆動用ＩＣの位置ずれにより、端子ＤＴＭに対する
バンプＢＵＭＰの位置ずれが生じても、バンプＢＵＭＰ
と端子ＤＴＭとの接触面積が確保されるので、抵抗を低
くできる。また、端子ＤＴＭ間の距離Ｌ2を大きくとる
ことができ、電食が生じやすい透明導電膜ｄ１からなる
端子ＤＴＭの電食を抑制できる。なお、バンプＢＵＭＰ
どうしは接近しているが、バンプＢＵＭＰは電食が生じ
にくい金からできているので、電食の問題はない。最
近、液晶表示素子の高精細化が進み、また、液晶表示モ
ジュールの小型化のため、本例のように、ドレイン駆動
用ＩＣをそれぞれ液晶表示素子の片側のみに配置する片
側引き出しの場合は、駆動用ＩＣへの入力配線のピッチ
が非常に縮小化されているので、端子の電食の問題は無
視できず、本構成は非常に有効である。このように、駆
動用ＩＣと透明絶縁基板ＳＵＢ１上の配線ＤＴＭ間の低
抵抗化と、端子ＤＴＭの耐電食性の向上を両立できる。
子ＤＴＭ、ＧＴＭ間の距離とバンプＢＵＭＰ間の距離と
の関係》ドレイン出力側、すなわち、ドレイン駆動用Ｉ
Ｃからの出力端子ＤＴＭにおいて、図７に示すように、
端子ＤＴＭ間の距離Ｌ2よりも、該端子ＤＴＭに接続さ
れるバンプＢＵＭＰ間の距離Ｌ1が小さくなっている。
例えば、Ｌ1は２０μｍ、Ｌ2は３０μｍである。したが
って、端子ＤＴＭの幅よりバンプＢＵＭＰの幅が広いの
で、駆動用ＩＣの位置ずれにより、端子ＤＴＭに対する
バンプＢＵＭＰの位置ずれが生じても、バンプＢＵＭＰ
と端子ＤＴＭとの接触面積が確保されるので、抵抗を低
くできる。また、端子ＤＴＭ間の距離Ｌ2を大きくとる
ことができ、電食が生じやすい透明導電膜ｄ１からなる
端子ＤＴＭの電食を抑制できる。なお、バンプＢＵＭＰ
どうしは接近しているが、バンプＢＵＭＰは電食が生じ
にくい金からできているので、電食の問題はない。最
近、液晶表示素子の高精細化が進み、また、液晶表示モ
ジュールの小型化のため、本例のように、ドレイン駆動
用ＩＣをそれぞれ液晶表示素子の片側のみに配置する片
側引き出しの場合は、駆動用ＩＣへの入力配線のピッチ
が非常に縮小化されているので、端子の電食の問題は無
視できず、本構成は非常に有効である。このように、駆
動用ＩＣと透明絶縁基板ＳＵＢ１上の配線ＤＴＭ間の低
抵抗化と、端子ＤＴＭの耐電食性の向上を両立できる。
【００７１】以上本発明を実施例に基づいて具体的に説
明したが、本発明は、上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲において種々変更可能
であることは勿論である。例えば、透明絶縁基板ＳＵＢ
１の表面に形成するパッシベーション膜ＰＳＶ１を利用
して、バンプＢＵＭＰが接続される配線ｄ１の周囲に所
定の幅と高さの壁を作ったが、他の膜を用いて導電粒子
の流出抑制手段を形成してもよい。また、前記実施例で
は、アクティブ・マトリクス方式の液晶表示装置に適用
した例を示したが、単純マトリクス方式の液晶表示装置
にも適用可能である。また、前記実施例では、フリップ
チップ方式の液晶表示装置に適用した例を示したが、そ
の他の方式の液晶表示装置にも適用可能である。さら
に、本発明は、異方性導電膜を用い、電気的接続を行う
種々の製品に適用可能である。
明したが、本発明は、上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲において種々変更可能
であることは勿論である。例えば、透明絶縁基板ＳＵＢ
１の表面に形成するパッシベーション膜ＰＳＶ１を利用
して、バンプＢＵＭＰが接続される配線ｄ１の周囲に所
定の幅と高さの壁を作ったが、他の膜を用いて導電粒子
の流出抑制手段を形成してもよい。また、前記実施例で
は、アクティブ・マトリクス方式の液晶表示装置に適用
した例を示したが、単純マトリクス方式の液晶表示装置
にも適用可能である。また、前記実施例では、フリップ
チップ方式の液晶表示装置に適用した例を示したが、そ
の他の方式の液晶表示装置にも適用可能である。さら
に、本発明は、異方性導電膜を用い、電気的接続を行う
種々の製品に適用可能である。
【００７２】
【発明の効果】以上説明したように、本発明によれば、
駆動用ＩＣの実装時に、駆動用ＩＣのバンプ下から異方
性導電膜の導電粒子が流出するのを抑制することがで
き、バンプ下の導電粒子の残存率が高くなり、接続信頼
性を向上できる。
駆動用ＩＣの実装時に、駆動用ＩＣのバンプ下から異方
性導電膜の導電粒子が流出するのを抑制することがで
き、バンプ下の導電粒子の残存率が高くなり、接続信頼
性を向上できる。
【図１】駆動用ＩＣのバンプＢＵＭＰと、透明絶縁基板
ＳＵＢ１の配線とを異方性導電膜ＡＣＦにより接続した
状態を示す要部断面図（図２の１−１切断線における断
面図）である。
ＳＵＢ１の配線とを異方性導電膜ＡＣＦにより接続した
状態を示す要部断面図（図２の１−１切断線における断
面図）である。
【図２】図１に示した部分に対応する透明絶縁基板ＳＵ
Ｂ１の表面を示す要部平面図である。
Ｂ１の表面を示す要部平面図である。
【図３】透明絶縁基板ＳＵＢ１上に駆動用ＩＣを搭載し
た様子を示す平面図である。
た様子を示す平面図である。
【図４】図３のＡ−Ａ切断線における断面図である。
【図５】透明絶縁基板ＳＵＢ１のドレイン駆動用ＩＣの
搭載部周辺と、該基板の切断線ＣＴ１付近の要部平面図
である。
搭載部周辺と、該基板の切断線ＣＴ１付近の要部平面図
である。
【図６】図５の要部（ドレイン入力側コーナー部）の拡
大詳細図である。
大詳細図である。
【図７】図５の要部（ドレイン出力側コーナー部）の拡
大詳細図である。
大詳細図である。
【図８】液晶表示モジュールＭＤＬの分解斜視図であ
る。
る。
【図９】折り曲げ可能な多層フレキシブル基板ＦＰＣ２
の折り曲げ実装方法と、多層フレキシブル基板ＦＰＣ１
とＦＰＣ２との接続部を示す斜視図である。
の折り曲げ実装方法と、多層フレキシブル基板ＦＰＣ１
とＦＰＣ２との接続部を示す斜視図である。
【図１０】駆動用ＩＣとフレキシブル基板ＦＰＣを透明
絶縁基板ＳＵＢ１に搭載する本発明による製造工程の一
部を示す断面図である。
絶縁基板ＳＵＢ１に搭載する本発明による製造工程の一
部を示す断面図である。
【図１１】図１０に示した製造方法の製造フローを示す
図である。
図である。
【図１２】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示
す画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。
す画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。
【図１３】基板ＳＵＢ１側の工程Ｄ〜Ｅの製造工程を示
す画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。
す画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。
【図１４】基板ＳＵＢ１側の工程Ｆ〜Ｇの製造工程を示
す画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。
す画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。
【図１５】従来の駆動用ＩＣを透明絶縁基板ＳＵＢ１に
搭載する製造工程の一部を示す図である。
搭載する製造工程の一部を示す図である。
ＳＵＢ１…透明絶縁基板、ｄ１…配線（ＩＴＯ膜）、Ｐ
ＳＶ１…パッシベーション膜、ＡＣＦ２…異方性導電
膜、ＢＤ…バインダ、ＥＰ…導電粒子、ＢＵＭＰ…バン
プ、ＩＣ…駆動用ＩＣ。
ＳＶ１…パッシベーション膜、ＡＣＦ２…異方性導電
膜、ＢＤ…バインダ、ＥＰ…導電粒子、ＢＵＭＰ…バン
プ、ＩＣ…駆動用ＩＣ。
Claims (4)
- 【請求項１】駆動用ＩＣチップ下面のバンプと、透明絶
縁基板面上に設けた配線とを、微細な導電粒子を多数分
散させた異方性導電膜を介して加熱加圧により接続し、
前記駆動用ＩＣチップを前記透明絶縁基板面に直接実装
したフリップチップ方式の液晶表示装置において、前記
加熱加圧時に前記バンプの下から前記導電粒子が流出す
るのを抑制する手段を設けたことを特徴とする液晶表示
装置。 - 【請求項２】駆動用ＩＣチップ下面のバンプと、透明絶
縁基板面上に設けた配線とを、微細な導電粒子を多数分
散させた異方性導電膜を介して加熱加圧により接続し、
前記駆動用ＩＣチップを前記透明絶縁基板面に直接実装
したフリップチップ方式の液晶表示装置において、前記
バンプの外形線より内側に端部があり、前記加熱加圧時
に前記バンプの下から前記導電粒子が流出するのを抑制
する壁を設けたことを特徴とする液晶表示装置。 - 【請求項３】駆動用ＩＣチップ下面のバンプと、透明絶
縁基板面上に設けた配線とを、微細な導電粒子を多数分
散させた異方性導電膜を介して加熱加圧により接続し、
前記駆動用ＩＣチップを前記透明絶縁基板面に直接実装
したフリップチップ方式の液晶表示装置において、前記
バンプの下に、前記バンプの寸法より小さな開口を有
し、前記開口の端部によって、前記加熱加圧時に前記バ
ンプの下から前記導電粒子が流出するのを抑制する絶縁
膜を設けたことを特徴とする液晶表示装置。 - 【請求項４】前記絶縁膜がパッシベーション膜であるこ
とを特徴とする請求項３記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5286296A JPH09244047A (ja) | 1996-03-11 | 1996-03-11 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5286296A JPH09244047A (ja) | 1996-03-11 | 1996-03-11 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09244047A true JPH09244047A (ja) | 1997-09-19 |
Family
ID=12926688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5286296A Pending JPH09244047A (ja) | 1996-03-11 | 1996-03-11 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09244047A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11258620A (ja) * | 1998-03-11 | 1999-09-24 | Hitachi Ltd | 液晶表示装置 |
| JP2001255553A (ja) * | 2001-02-08 | 2001-09-21 | Seiko Epson Corp | 液晶装置および電子機器 |
| US6677664B2 (en) | 2000-04-25 | 2004-01-13 | Fujitsu Hitachi Plasma Display Limited | Display driver integrated circuit and flexible wiring board using a flat panel display metal chassis |
| KR100467546B1 (ko) * | 2001-04-16 | 2005-01-24 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치, 그 제조 방법 및 전자 기기 |
| JP2008020850A (ja) * | 2006-07-14 | 2008-01-31 | Seiko Epson Corp | 液晶装置、液晶装置の製造方法、及び電子機器 |
| US8013454B2 (en) | 2005-10-05 | 2011-09-06 | Sharp Kabushiki Kaisha | Wiring substrate and display device including the same |
| CN112850243A (zh) * | 2019-11-27 | 2021-05-28 | 大鱼视觉技术(河南)有限公司 | 异方性导电胶膜导电粒子检测机用上料输送装置 |
-
1996
- 1996-03-11 JP JP5286296A patent/JPH09244047A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11258620A (ja) * | 1998-03-11 | 1999-09-24 | Hitachi Ltd | 液晶表示装置 |
| US6677664B2 (en) | 2000-04-25 | 2004-01-13 | Fujitsu Hitachi Plasma Display Limited | Display driver integrated circuit and flexible wiring board using a flat panel display metal chassis |
| JP2001255553A (ja) * | 2001-02-08 | 2001-09-21 | Seiko Epson Corp | 液晶装置および電子機器 |
| KR100467546B1 (ko) * | 2001-04-16 | 2005-01-24 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치, 그 제조 방법 및 전자 기기 |
| US8013454B2 (en) | 2005-10-05 | 2011-09-06 | Sharp Kabushiki Kaisha | Wiring substrate and display device including the same |
| JP2008020850A (ja) * | 2006-07-14 | 2008-01-31 | Seiko Epson Corp | 液晶装置、液晶装置の製造方法、及び電子機器 |
| CN112850243A (zh) * | 2019-11-27 | 2021-05-28 | 大鱼视觉技术(河南)有限公司 | 异方性导电胶膜导电粒子检测机用上料输送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3429775B2 (ja) | 静電気対策に適するアクティブ・マトリックス方式の液晶表示装置 | |
| KR100262899B1 (ko) | 기판에 실장된 구동회로를 가진 액정표시소자 | |
| US7948080B2 (en) | Display device and manufacturing method of the same | |
| US7750457B2 (en) | Semiconductor apparatus, manufacturing method thereof, semiconductor module apparatus using semiconductor apparatus, and wire substrate for semiconductor apparatus | |
| KR101458854B1 (ko) | 연성 인쇄 회로 기판, 그의 제조 방법 및 그를 포함하는표시 장치 | |
| KR20040033264A (ko) | 회로 기판, 볼 그리드 어레이의 실장 구조, 및 전기 광학장치, 및 전자 기기 | |
| JPH0968715A (ja) | 液晶表示装置 | |
| US7508073B2 (en) | Wiring board, semiconductor device using the same, and method for manufacturing wiring board | |
| JPH0926593A (ja) | 液晶表示装置 | |
| JP3366496B2 (ja) | 液晶表示装置 | |
| WO2017138443A1 (ja) | 半導体装置及び表示装置 | |
| KR20050083020A (ko) | 액정표시장치 | |
| JP3406417B2 (ja) | フリップチップ方式の液晶表示素子及び液晶表示モジュール | |
| JPH0926586A (ja) | 液晶表示装置 | |
| JP2007273578A (ja) | 電子部品接続構造 | |
| JPH0926590A (ja) | 液晶表示装置 | |
| JPH08313924A (ja) | フリップチップ方式の液晶表示素子 | |
| JP3366482B2 (ja) | フリップチップ方式の液晶表示素子及び液晶表示モジュール | |
| JPH0926587A (ja) | 液晶表示装置 | |
| JPH08286201A (ja) | フリップチップ方式の液晶表示素子およびその製造方法 | |
| JPH0926589A (ja) | 液晶表示装置 | |
| JPH06223896A (ja) | パネルの実装構造および実装方法 | |
| JPH0926585A (ja) | 液晶表示基板 | |
| JPH09297319A (ja) | 液晶表示装置 | |
| JP2004094273A (ja) | 表示装置 |