JPH08286201A

JPH08286201A - フリップチップ方式の液晶表示素子およびその製造方法

Info

Publication number: JPH08286201A
Application number: JP9055395A
Authority: JP
Inventors: Masataka Natori; 正高名取; Shunichi Kumaoka; 俊一熊岡; Hikari Ito; 光伊藤; Shiro Ueda; 史朗上田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-04-17
Filing date: 1995-04-17
Publication date: 1996-11-01

Abstract

(57)【要約】【目的】フリップチップ方式の液晶表示素子において、
スイッチング素子を形成する側の基板の配線形成後から
駆動用ＩＣを搭載する前までの工程において、静電気対
策を行い、生産性の向上と製造コストの低減を図る。【構成】駆動用ＩＣを搭載する箇所の透明絶縁基板ＳＵ
Ｂ１面上に、透明導電膜からなる短絡配線ＳＨｃを設
け、ドレイン端子ＤＴＭと、前記駆動用ＩＣへの複数本
の入力配線Ｔｄとを短絡配線ＳＨｃに接続し、その後、
前記駆動用ＩＣを基板ＳＵＢ１面上に搭載する前に、短
絡配線ＳＨｃを切断線Ｃ１、Ｃ２、Ｃ３、Ｃ４の箇所で
レーザ等により切断する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、重ね合せた２枚の透明
絶縁基板の一方の基板上に駆動用ＩＣを直接搭載したフ
リップチップ方式の液晶表示素子およびその製造方法に
関する。

【０００２】

【従来の技術】例えば、液晶表示素子（すなわち、液晶
表示パネル）を構成する一方の透明絶縁基板上に駆動用
ＩＣを実装するには、駆動用ＩＣを搭載したテープキャ
リアパッケージ（ＴＣＰ）のアウタリードと、透明絶縁
基板上に形成した配線パターンとを異方性導電膜を用い
て電気接続することが行われている。この異方性導電膜
は微細な導電性粒子を均一に分散させたフィルム状の熱
硬化性の接着剤であり、加熱加圧されることによって対
向するアウタリードと配線パターンとを接続し、ＴＣＰ
部品を上記透明絶縁基板に固定することができる。

【０００３】ところが、近年、液晶表示素子の高密度化
の要求と液晶表示モジュール外形をできる限り縮小した
いとの要求から、ＴＣＰ部品を使用せず、駆動用ＩＣの
バンプ（突起電極）と、液晶表示素子の一方の透明絶縁
基板上の配線パターンとを直接接続する方式が考えられ
ている。このような実装方式をフリップチップ方式、あ
るいは、駆動用ＩＣが透明絶縁基板上に直接搭載される
ため、チップ・オン・ガラス（ＣＯＧ）実装方式とい
う。

【０００４】このフリップチップ方式の接続方法を図１
４を参照して説明する。図１４（ａ）に示すように、駆
動用ＩＣの下面にはバンプ（突起電極）ＢＵＭＰが形成
されており、まず、駆動用ＩＣをボンディングヘッドＨ
ＥＡＤの加圧面に、真空吸着等により保持する。一方、
例えばガラスからなる透明絶縁基板ＳＵＢ１上には、バ
ンプＢＵＭＰと接合させられる配線パターンＤＴＭ（映
像信号線の場合。走査信号線の場合はＧＴＭ）が形成さ
れている。さらに、配線パターンＤＴＭ上には、あらか
じめ異方性導電膜ＡＣＦが貼り付けられている。

【０００５】つぎに、透明絶縁基板ＳＵＢ１の下側に撮
像面ＦＡＣＥを上方に向けて配置した撮像カメラＣＡＭ
ＥＲＡからの信号に基づいて、透明絶縁基板ＳＵＢ１を
ＸＹ方向に駆動し、バンプＢＵＭＰと配線パターンＤＴ
Ｍとを位置合せする。

【０００６】つぎに、図１４（ｂ）に示すように、ボン
ディングヘッドＨＥＡＤを下方に駆動し、駆動用ＩＣの
バンプＢＵＭＰを異方性導電膜ＡＣＦの上面に接触させ
て仮付けし、再度、確実に位置決めされているかを撮像
カメラＣＡＭＥＲＡにより確認し、位置合せが良好なら
ば、ボンディングヘッドＨＥＡＤにより加熱圧着する。

【０００７】このようにして、異方性導電膜ＡＣＦ内の
導電性粒子が、バンプＢＵＭＰと配線パターンＤＴＭと
の間で押し潰された状態となり、電気的に接続が可能と
なる。

【０００８】さらに、図１４には示していないが、駆動
用ＩＣへの入力配線パターンと電気的に接続され、外部
からの信号を送るフレキシブル基板（ＦＰＣ）について
も、同様なボンディング方法により、ＦＰＣ上の配線パ
ターン（通常は銅パターン上に金メッキされている）と
透明絶縁基板ＳＵＢ１上の配線パターン（入力配線Ｔ
ｄ）とを異方性導電膜ＡＣＦを用いて、電気的に接続が
可能となる。

【０００９】

【発明が解決しようとする課題】ところで、液晶表示素
子の製造工程中に発生する静電気（静電破壊）対策に関
しては、従来の方法では不十分であった。すなわち、配
向膜塗布後のラビング処理工程においては、基板面上を
ラビング布が接触するため、静電気が発生し、静電気に
対して極めて弱いスイッチング素子である薄膜トランジ
スタ（ＴＦＴ）の特性不良が生じ、画面上における表示
むらの発生の原因となる。また、基板切断工程において
は、ダイヤモンドカッター等の機械的接触を伴う方法を
用いると、切断作業自体により静電気が発生し、同様の
不良発生の原因となる。さらに、シール材の塗布工程や
２枚の対向基板の貼り合せ工程、あるいは液晶の封入や
封止工程においても、静電気が発生し、薄膜トランジス
タを設けた側の基板に侵入し、同様の不良発生の原因と
なる。

【００１０】本発明の目的は、スイッチング素子を形成
する側の基板の配線形成後から駆動用ＩＣを搭載する前
までの工程において、静電気対策を行い、生産性の向上
と製造コストの低減を図ることができるフリップチップ
方式の液晶表示素子およびその製造方法を提供すること
である。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に、本発明のフリップチップ方式の液晶表示素子は、液
晶層を介して重ね合せた２枚の透明絶縁基板のうち、第
１の前記透明絶縁基板の前記液晶層側の面上に、複数本
の走査信号線と、これと絶縁膜を介して交差する複数本
の映像信号線とをそれぞれ並設し、前記走査信号線と前
記映像信号線との各交点近傍にスイッチング素子を設
け、かつ、同一基板面上に駆動用ＩＣを搭載したフリッ
プチップ方式の液晶表示素子において、前記駆動用ＩＣ
が搭載される箇所の前記基板面上に短絡配線を有し、前
記走査信号線または前記映像信号線と、前記駆動用ＩＣ
への複数本の入力配線とが前記短絡配線に接続されてい
ることを特徴とする。

【００１２】また、前記短絡配線が透明導電膜から形成
されていることを特徴とする。

【００１３】また、前記駆動用ＩＣの出力側の配線部分
である前記走査信号線間または前記映像信号線間に抵抗
体素子が接続されていることを特徴とする。

【００１４】また、前記駆動用ＩＣへの入力配線が、前
記第１の透明絶縁基板の切断線の外側に設けた共通短絡
ラインに接続されていることを特徴とする。

【００１５】また、前記抵抗体素子が光導電性を有する
半導体膜を含んで構成され、かつ、搭載された前記駆動
用ＩＣの下に形成されていることを特徴とする。

【００１６】また、本発明のフリップチップ方式の液晶
表示素子の製造方法は、前記駆動用ＩＣを搭載する箇所
の前記基板面上に短絡配線を設け、前記走査信号線また
は前記映像信号線と、前記駆動用ＩＣへの複数本の入力
配線とが前記短絡配線に接続するようにあらかじめ作製
しておき、その後、前記駆動用ＩＣを前記基板面上に搭
載する前に、前記短絡配線をレーザやホトエッチング等
により切断することを特徴とする。

【００１７】

【作用】本発明では、駆動用ＩＣの下の基板面に短絡配
線を設け、走査信号線（または映像信号線）と、駆動用
ＩＣへの入力配線とをこの短絡配線に接続することによ
り、走査信号線（または映像信号線）と入力配線とを駆
動用ＩＣ毎に短絡する。なお、短絡配線は、駆動用ＩＣ
を基板面上に搭載する前に、レーザまたはホトエッチン
グ等により切断する。また、駆動用ＩＣの出力側の配線
部分である走査信号線間（または映像信号線間）に抵抗
体素子を接続することにより、駆動用ＩＣ毎に走査信号
線（または映像信号線）を抵抗体で短絡する。これによ
り、駆動用ＩＣの通常動作に影響を与えることなく、侵
入した静電気が速やかに分散され、基板面上の配線形成
後から駆動用ＩＣを搭載する前までの工程において、静
電気による影響を抑制できる。なお、短絡配線はレーザ
切断においても汚染の少ない透明導電膜で形成すること
により、汚染を抑制することができる。また、抵抗体素
子を光導電性のある半導体膜を含んで構成し、製造工程
中に光を照射することで、信号線間の抵抗をさらに減少
させ、侵入する静電気をさらに速やかに分散させること
ができる。

【００１８】

【実施例】以下、本発明につき実施例によって具体的に
説明する。

【００１９】図６は、例えばガラスからなる透明絶縁基
板ＳＵＢ１上に駆動用ＩＣを搭載した様子を示す平面図
である。さらに、Ａ−Ａ切断線における断面図を図７に
示す。一方の透明絶縁基板ＳＵＢ２は、一点鎖線で示す
が、透明絶縁基板ＳＵＢ１の上方に位置し、シールパタ
ーンＳＬ（図６参照）により、有効表示部（有効画面エ
リア）ＡＲを含んで液晶ＬＣを封入している。透明絶縁
基板ＳＵＢ１上の電極ＣＯＭは、導電ビーズや銀ペース
ト等を介して、透明絶縁基板ＳＵＢ２側の共通電極パタ
ーンに電気的に接続させる配線である。配線ＤＴＭ（あ
るいはＧＴＭ）は、駆動用ＩＣからの出力信号を有効表
示部ＡＲ内の配線に供給するものである。入力配線Ｔｄ
は、駆動用ＩＣへ入力信号を供給するものである。異方
性導電膜ＡＣＦは、一列に並んだ複数個の駆動用ＩＣ部
分に共通して細長い形状となったものＡＣＦ２と上記複
数個の駆動用ＩＣへの入力配線パターン部分に共通して
細長い形状となったものＡＣＦ１を別々に貼り付ける。
パッシベーション膜（保護膜）ＰＳＶ１は、図６にも示
すが、電食防止のため、できる限り配線部を被覆させ、
露出部分は、異方性導電膜ＡＣＦ１にて覆うようにす
る。

【００２０】さらに、駆動用ＩＣの側面周辺は、シリコ
ーン樹脂ＳＩＬが充填され（図７参照）、保護が多重化
されている。

【００２１】図１２は、液晶表示モジュールＭＤＬの組
立完成図で、液晶表示素子の表面側からみた斜視図であ
る。

【００２２】液晶表示モジュールＭＤＬは、シールドケ
ースＳＨＤ、下側ケースの２種の収納・保持部材を有す
る。

【００２３】ＨＬＤは、当該モジュールＭＤＬを表示部
としてパソコン、ワープロ等の情報処理装置に実装する
ために設けた４個の取付穴で、ねじ等を通して情報処理
装置に固定、実装する。当該モジュールＭＤＬには、輝
度調整用のボリュームＶＲが設けられており、バックラ
イト用のインバーターをＭＩ部分に配置し、接続コネク
タＬＣＴ、ランプケーブルＬＰＣを介してバックライト
に電源を供給する。本体コンピュータ（ホスト）からの
信号および必要な電源は、モジュール裏面に位置するイ
ンターフェイスコネクタＣＴを介して、液晶表示モジュ
ールＭＤＬのコントローラ部および電源部に供給する。

【００２４】図１３は、図１２に示した実施例であるＴ
ＦＴ液晶表示モジュール（薄膜トランジスタＴＦＴをス
イッチング素子として用いたアクティブ・マトリクス方
式液晶表示モジュール）のＴＦＴ液晶表示素子とその外
周部に配置された回路を示すブロック図である。本例で
は、ドレインドライバＩＣ₁〜ＩＣ_Mおよびゲートドライ
バＩＣ₁〜ＩＣ_Nは、図７に示すように、液晶表示素子の
一方の透明絶縁基板ＳＵＢ１上に形成されたドレイン側
引き出し線ＤＴＭおよびゲート側引き出し線ＧＴＭと異
方性導電膜あるいは紫外線硬化樹脂等でチップ・オン・
ガラス実装（ＣＯＧ実装）されている。本例では、ＸＧ
Ａ仕様である１０２４×３×７６８の有効ドットを有す
る液晶表示素子に適用している。このため、液晶表示素
子の透明絶縁基板上には、１９２出力のドレインドライ
バＩＣを対向する各々の長辺に８個ずつ（Ｍ＝１６）
と、１００出力のゲートドライバＩＣを短辺に８個（Ｎ
＝８）とをＣＯＧ実装している。液晶表示素子の上側お
よび下側にはドレインドライバ部１０３が配置され、ま
た、側面部には、ゲートドライバ部１０４、他方の側面
部には、コントローラ部１０１、電源部１０２が配置さ
れる。コントローラ部１０１および電源部１０２、ドレ
インドライバ部１０３、ゲートドライバ部１０４は、そ
れぞれ電気的接続手段ＪＮ１〜４により相互接続させ
る。

【００２５】本例では、ＸＧＡパネルとして１０２４×
３×７６８ドットの１０インチ画面サイズのＴＦＴ液晶
表示モジュールを設計した。このため、赤（Ｒ）、緑
（Ｇ）、青（Ｂ）の各ドットの大きさは、２０７μｍ
（ゲート線ピッチ）×６９μｍ（ドレイン線ピッチ）と
なっており、１画素は、赤色（Ｒ）、緑色（Ｇ）、青色
（Ｂ）の３ドットの組合せで、２０７μｍ角となってい
る。このため、ドレイン線引き出しＤＴＭを片側に１０
２４×３本とすると、引き出し線ピッチは６９μｍ以下
となってしまい、現在使用可能なテープキャリアパッケ
ージ（ＴＣＰ）実装の接続ピッチ限界以下となる。ＣＯ
Ｇ実装では、使用する異方性導電膜等の材料にも依存す
るが、おおよそ駆動用ＩＣチップのバンプＢＵＭＰのピ
ッチで約７０μｍおよび下地配線との交叉面積で約５０
μｍ角が現在使用可能な最小値といえる。このため、本
例では、液晶パネルの対向する２個の長辺側にドレイン
ドライバＩＣを一列に並べ、ドレイン線を２個の長辺側
に交互に引き出して、ドレイン線引き出しＤＴＭのピッ
チを６９×２μｍとした。したがって、駆動用ＩＣチッ
プのバンプＢＵＭＰ（図７参照）ピッチを約１００μｍ
および下地配線との交叉面積を約７０μｍ角に設計で
き、下地配線とより高い信頼性で接続するのが可能とな
った。ゲート線ピッチは２０７μｍと十分大きいため、
片側の短辺側にてゲート線引き出しＧＴＭを引き出して
いるが、さらに高精細になると、ドレイン線と同様に対
向する２個の短辺側にゲート線引き出し線ＧＴＭを交互
に引き出すことも可能である。

【００２６】ドレイン線あるいはゲート線を交互に引き
出す方式では、前述したように、引き出し線ＤＴＭある
いはＧＴＭと駆動ＩＣの出力側ＢＵＭＰとの接続は容易
になるが、周辺回路基板を液晶パネルＰＮＬの対向する
２長辺の外周部に配置する必要が生じ、このため、外形
寸法が片側引き出しの場合よりも大きくなるという問題
があった。特に、表示色数が増えると表示データのデー
タ線数が増加し、情報処理装置の最外形が大きくなる。
このため、本例では、多層フレキシブル基板を使用する
ことで、従来の問題を解決する。また、ＸＧＡパネルと
して、１０インチ以上の画面サイズとなると、ドレイン
線引き出しＤＴＭのピッチは、約１００μｍ以上と大き
くなり、１個の長辺側にドレインドライバＩＣをＣＯＧ
実装にて片側配置できる。

【００２７】本例で採用した駆動ＩＣは、図６におおよ
その外観を示すが、モジュール外形をできる限り小さく
するため、非常に細長い形状であり、例えば、ゲート側
の駆動ＩＣでは、長辺寸法は、約１０〜１１ｍｍ、短辺
寸法は、約１．５〜２ｍｍ、ドレイン側の駆動ＩＣで
は、長辺寸法は、約１５〜１６ｍｍ、短辺寸法は、約
１．５〜２ｍｍである。また、本例では、有効表示部Ａ
Ｒと駆動用ＩＣの出力側バンプＢＵＭＰ部との間の出力
配線パターンは、駆動用ＩＣの長辺方向と短辺方向との
３方向から延在している。

【００２８】例えば、本例では、ゲート側の駆動ＩＣで
は、１００出力のうち１１本を２短辺側から、残り、約
７８本を１長辺側から出力配線する。ドレイン側の駆動
ＩＣでは、１９２出力のうち約１６本を２短辺側から、
残り、１６０本を１長辺側から出力配線する。なお、駆
動ＩＣをさらに細長く設計し、長辺方向のみの出力配線
とすることもでき、その場合も本発明を適用できる。

【００２９】《透明絶縁基板ＳＵＢ１の製造方法》つぎ
に、上述した液晶表示装置の第１の透明絶縁基板ＳＵＢ
１側の製造方法について、図９〜図１１を参照して説明
する。なお、同図において、中央の文字は工程名の略称
であり、左側は画素部分、右側はゲ−ト端子付近の断面
形状で見た加工の流れを示す。工程ＢおよびＤを除き、
工程Ａ〜Ｇの工程は各写真（ホト）処理に対応して区分
けしたもので、各工程のいずれの断面図もホト処理後の
加工が終わり、ホトレジストを除去した段階を示してい
る。なお、上記写真（ホト）処理とは本説明ではホトレ
ジストの塗布からマスクを使用した選択露光を経て、そ
れを現像するまでの一連の作業を示すものとし、繰り返
しの説明は避ける。以下区分した工程にしたがって、説
明する。

【００３０】工程Ａ、図９７０５９ガラス（商品名）からなる第１の透明絶縁基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けた後、５００℃、６０分間のベ−クを行う。
なお、このＳＩＯ膜は透明絶縁基板ＳＵＢ１の表面凹凸
を緩和するために形成するが、凹凸が少ない場合、省略
できる工程である。膜厚が２８００ÅのＡｌ−Ｔａ、Ａ
ｌ−Ｔｉ−Ｔａ、Ａｌ−Ｐｄ等からなる第１導電膜ｇ１
をスパッタリングにより設ける。ホト処理後、リン酸と
硝酸と氷酢酸との混酸液で第１導電膜ｇ１を選択的にエ
ッチングする。

【００３１】工程Ｂ、図９レジスト直描後（前述した陽極酸化パタ−ン形成後）、
３％酒石酸をアンモニヤによりＰＨ６．２５±０．０５
に調整した溶液をエチレングリコ−ル液で１：９に稀釈
した液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、
化成電流密度が０．５ｍＡ／ｃｍ²になるように調整す
る（定電流化成）。つぎに、所定のＡｌ₂Ｏ₃膜厚が得ら
れるのに必要な化成電圧１２５Ｖに達するまで陽極酸化
（陽極化成）を行う。その後、この状態で数１０分保持
することが望ましい（定電圧化成）。これは均一なＡｌ
₂Ｏ₃膜を得る上で大事なことである。それによって、導
電膜ｇ１が陽極酸化され、走査信号線（ゲ−トライン）
ＧＬ上および側面に自己整合的に膜厚が１８００Åの陽
極酸化膜ＡＯＦが形成され、薄膜トランジストＴＦＴの
ゲ−ト絶縁膜の一部となる。

【００３２】工程Ｃ、図９膜厚が１４００ÅのＩＴＯ膜からなる導電膜ｄ１をスパ
ッタリングにより設ける。ホト処理後、エッチング液と
して塩酸と硝酸の混酸液で導電膜ｄ１を選択的にエッチ
ングすることにより、ゲ−ト端子ＧＴＭ、ドレイン端子
ＤＴＭの最上層および透明画素電極ＩＴＯ１を形成す
る。

【００３３】工程Ｄ、図１０プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して膜厚が３００ÅのＮ⁺型の非晶質Ｓｉ膜を設け
る。この成膜は同一ＣＶＤ装置で反応室を変え連続して
行う。

【００３４】工程Ｅ、図１０ホト処理後、ドライエッチングガスとしてＳＦ₆、ＣＣ
ｌ₄を使用してＮ⁺型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜を
エッチングする。続けて、ＳＦ₆を使用して窒化Ｓｉ膜
をエッチングする。もちろん、ＳＦ₆ガスでＮ⁺型非晶質
Ｓｉ膜、ｉ型非晶質Ｓｉ膜および窒化Ｓｉ膜を連続して
エッチングしても良い。

【００３５】このように３層のＣＶＤ膜をＳＦ₆を主成
分とするガスで連続的にエッチングすることが本実施例
の製造工程の特徴である。すなわち、ＳＦ₆ガスに対す
るエッチング速度はＮ⁺型非晶質Ｓｉ膜、ｉ型非晶質Ｓ
ｉ膜、窒化Ｓｉ膜の順に大きい。したがって、Ｎ⁺型非
晶質Ｓｉ膜がエッチング完了し、ｉ型非晶質Ｓｉ膜がエ
ッチングされ始めると上部のＮ⁺型非晶質Ｓｉ膜がサイ
ドエッチされ結果的にｉ型非晶質Ｓｉ膜が約７０度のテ
−パに加工される。また、ｉ型非晶質Ｓｉ膜のエッチン
グが完了し、窒化Ｓｉ膜がエッチングされ始めると、上
部のＮ⁺型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜の順にサイ
ドエッチされ、結果的にｉ型非晶質Ｓｉ膜が約５０度、
窒化シリコン膜が２０度にテ−パ加工される。上記テ−
パ形状のため、その上部にソ−ス電極ＳＤ１が形成され
た場合も断線の確率は著しく低減される。Ｎ⁺型非晶質
Ｓｉ膜のテ−パ角度は９０度に近いが、厚さが３００Å
と薄いために、この段差での断線の確率は非常に小さ
い。したがって、Ｎ⁺型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜、窒化Ｓｉ膜の平面パタ−ンは厳密には同一パタ−ン
ではなく、断面が順テ−パ形状となるため、Ｎ⁺型非晶
質Ｓｉ膜、ｉ型非晶質Ｓｉ膜、窒化Ｓｉ膜の順に大きな
パタ−ンとなる。

【００３６】工程Ｆ、図１１膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等か
らなる第３導電膜ｄ３をスパッタリングにより設ける。
ホト処理後、第３導電膜ｄ３を工程Ａと同様な液でエッ
チングし、第２導電膜ｄ２を硝酸第２セリウムアンモニ
ウム溶液でエッチングし、映像信号線ＤＬ、ソ−ス電極
ＳＤ１、ドレイン電極ＳＤ２を形成する。

【００３７】ここで本実施例では、工程Ｅに示すよう
に、Ｎ⁺型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜、窒化Ｓｉ
膜が順テ−パとなっているため、映像信号線ＤＬの抵抗
の許容度の大きい液晶表示装置では第２導電膜ｄ２のみ
で形成することも可能である。

【００３８】つぎに、ドライエッチング装置にＳＦ₆、
ＣＣｌ₄を導入して、Ｎ⁺型非晶質Ｓｉ膜をエッチングす
ることにより、ソ−スとドレイン間のＮ⁺型半導体層ｄ
０を選択的に除去する。

【００３９】工程Ｇ、図１１プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。ホト処理後、ドライエッチングガスとしてＳＦ₆を
使用してエッチングすることにより、保護膜ＰＳＶ１を
形成する。保護膜としてはＣＶＤで形成したＳｉＮ膜の
みならず、有機材料を用いたものも使用できる。

【００４０】《駆動用ＩＣ下の短絡配線ＳＨｃによる静
電気対策》図１は透明絶縁基板ＳＵＢ１の駆動用ＩＣの
搭載部周辺と、該基板の切断線ＣＴ１付近の要部平面
図、図５は切断線ＣＴ１における切断前の、表面加工す
る過程における透明絶縁基板ＳＵＢ１の全体平面図であ
る。

【００４１】図５において、液晶表示素子を構成する一
方の下部透明絶縁基板ＳＵＢ１は図７に示した上部透明
絶縁基板ＳＵＢ２よりも大きな面積を有し、後の切断工
程により、図中点線で示した切断線ＣＴ１において切断
され、その外方部は放棄される。

【００４２】透明絶縁基板ＳＵＢ１の面上には、まず、
その周辺を除く中央部に、ｘ方向に延在し、ｙ方向に並
設されるゲート線（走査信号線）ＧＬからなるゲート線
群と、ｙ方向に延在し、ｘ方向に並設されるドレイン線
（映像信号線）ＤＬからなるドレイン線群とが形成され
ている。これらゲート線群の各ゲート線ＧＬおよびドレ
イン線群の各ドレイン線ＤＬは、いずれも図中点線で示
した切断部である切断線ＣＴ１を越えて延在して形成さ
れている。なお、図示はしていないが、このゲート線群
とドレイン線群とは、層間絶縁膜（ＧＩ）等を介して互
いに絶縁されている。

【００４３】また、ゲート線群とドレイン線群とが交差
している領域により、表示領域が構成され、互いに隣接
する２本のゲート線ＧＬと２本のドレイン線ＤＬとで囲
まれる領域により、画素領域が形成されている。すなわ
ち、それぞれの画素領域には、スイッチング素子として
の薄膜トランジスタ（ＴＦＴ）と画素電極とが形成さ
れ、ゲート線ＧＬに走査信号が供給されることにより、
薄膜トランジスタがオンし、このオンされた薄膜トラン
ジスタを介してドレイン線ＤＬからの映像信号が画素電
極に供給されるようになっている。

【００４４】各ドレイン線ＤＬは１本おきに互い違いの
方向に、切断線ＣＴ１を越えて延在され、それぞれ図中
ｘ方向に延在するドレイン短絡配線（コモンドレイン
線）ＳＨｄに後で詳述する短絡配線ＳＨｃおよび（ドレ
イン線駆動用ＩＣへの）入力配線Ｔｄを介して接続され
ている。なお、液晶表示素子完成後は、もちろん短絡を
解除しなければ動作しないので、ドレイン短絡配線ＳＨ
ｄはそれぞれ後の工程で切断破棄される切断線ＣＴ１の
外側の透明絶縁基板ＳＵＢ１の面に形成されている。ド
レイン線ＤＬと接続されたドレイン短絡配線ＳＨｄとド
レイン線ＤＬとの間にはドレイン線駆動用ＩＣが搭載さ
れ（図１、図５、図６参照）、この搭載領域（図１にお
いて、符号ＩＣを付した一点鎖線で示す）には、図５、
図１に示すように、短絡配線ＳＨｃが島状に設けられて
いる。そして、ドレイン線ＤＬと、ドレイン線駆動用Ｉ
Ｃへの複数本の入力配線Ｔｄとが短絡配線ＳＨｃに接続
され、駆動用ＩＣ毎に短絡されている。このように、各
ドレイン線ＤＬや入力配線Ｔｄに発生した静電気を、短
絡配線ＳＨｃとドレイン短絡配線ＳＨｄを介して分散す
るようになっている。

【００４５】一方、図５において、各ゲート線ＧＬの形
成領域のうち、切断線ＣＴ１の内側の領域で図中上側の
切断線ＣＴ１と近接する部分において、ゲート線駆動用
ＩＣの搭載領域（図５では、符号ＩＣを付した点線で１
つを例示する。図１参照）が設けられている。各ゲート
線ＧＬは、その延在方向における該搭載領域と反対側
で、切断線ＣＴ１を越えたその延在部が、図中ｙ方向に
延在するゲート短絡配線（陽極化成用共通線）ＡＯを介
して接続されている。なお、液晶表示素子完成後は、短
絡を解除しなければ動作しないので、ゲート短絡配線Ｓ
Ｈｇ、ＡＯはそれぞれ後の工程で切断破棄される切断線
ＣＴ１の外側の透明絶縁基板ＳＵＢ１の面に形成されて
いる。本例では、上記ドレイン線ＤＬ側とは異なり、ゲ
ート線ＧＬ側では、島状の短絡配線ＳＨｃは設けていな
い。この理由は、ゲート線駆動用ＩＣが片側だけに配置
され、反対側（ゲート線駆動用ＩＣを配置していない
側）の陽極化成用共通線ＡＯによって、ゲート線ＧＬを
相互に短絡させることができるためである。ただし、ゲ
ート線駆動用ＩＣを両側に配置する場合や、ゲート短絡
配線ＡＯを配置しない場合は、ゲート線ＧＬを短絡配線
ＳＨｃを介して、ゲート短絡配線ＳＨｇにつなげる必要
がある。

【００４６】また、ドレイン短絡配線ＳＨｄとゲート短
絡配線ＳＨｇ、ＡＯとは、やはり後で切断破棄される部
分の透明絶縁基板ＳＵＢ１の面上において、図５に示す
ように、コンデンサＥＳＤを介して容量接合されてい
る。このコンデンサＥＳＤは、静電気によって各画素領
域に形成されている薄膜トランジスタの破壊（特性が変
化する不良）を防止するためのものであり、したがっ
て、その容量値は薄膜トランジスタのそれよりも小さく
形成されている。

【００４７】さらに、図５の上側に位置するゲート短絡
配線ＳＨｇの両端には、２個の陽極酸化（陽極化成）用
パッドＰＡＤが隣接して形成されている。この陽極酸化
用パッドＰＡＤは、前述の《透明絶縁基板ＳＵＢ１の製
造方法》のところで説明したように、ゲート線ＧＬの表
面を陽極酸化することにより、絶縁膜（陽極酸化膜ＡＯ
Ｆ）を形成する際に、電流を供給するための電極であ
る。

【００４８】さらに、透明絶縁基板ＳＵＢ１は、形成し
たゲート線ＧＬ（またはドレイン線ＤＬ）が断線してい
るか否かの検査を行うことができるように、図示は省略
するが、その検査用端子が、駆動用ＩＣの搭載領域の近
傍における表示領域側の端部に形成されている。これに
より、ゲート短絡配線ＡＯ（またはドレイン短絡配線Ｓ
Ｈｄ）に一方の検査用プローブ（検査用針）を当接さ
せ、各ゲート線ＧＬ（またはドレイン線ＤＬ）のそれぞ
れの検査用端子に順次他方のプローブを当接させること
によって断線有無の検査ができる。

【００４９】上記のように、図１、図５に示したごと
く、ドレイン線ＤＬと接続されたドレイン端子ＤＴＭ
と、駆動用ＩＣへの入力配線Ｔｄとが、駆動用ＩＣの下
の透明絶縁基板ＳＵＢ１面に設けた短絡配線ＳＨｃに接
続され、駆動用ＩＣ毎に短絡され、さらに、これらはド
レイン短絡配線ＳＨｄに接続され、全配線が短絡されて
いる。これにより、負荷を大きくすることができ、侵入
した静電気が速やかに分散され、透明絶縁基板ＳＵＢ１
面上の配線形成後から駆動用ＩＣを搭載する前までの工
程において、静電気による影響を抑制できる。

【００５０】なお、短絡配線ＳＨｃとドレイン端子ＤＴ
Ｍおよび駆動用ＩＣへの入力配線Ｔｄとは、駆動用ＩＣ
を基板ＳＵＢ１面上に搭載する前に、図１の（図２、図
３のバンプ接続部ＢＰの内側の）切断線Ｃ１、Ｃ２、Ｃ
３、Ｃ４の箇所でレーザまたはホトエッチング等により
切断する。したがって、この切断のため、図１に示すよ
うに、切断線Ｃ１〜Ｃ４の近傍の領域には、パッシベー
ション膜ＰＡＳ１（すなわち、保護膜ＰＳＶ１）が形成
されていない。

【００５１】なお、短絡配線ＳＨｃはレーザ切断におい
ても汚染の少ない透明導電膜ＩＴＯで形成したので、汚
染を抑制することができる。また、短絡配線ＳＨｃの切
断は、ホトエッチングによって行ってもよい。

【００５２】また、ホトエッチング等により除去すると
き、短絡配線ＳＨｃを全部除去してもよい。すなわち、
図５において、上側のゲート線ＧＬ側の短絡配線（ＳＨ
ｃ）は除去された状態を示している。

【００５３】《ゲート端子ＧＴＭ間またはドレイン端子
ＤＴＭ間の抵抗体素子ＥＤによる静電気対策》図２は図
１のＤ部の拡大詳細図、図３は図１のＥ部の拡大詳細
図、図４は図２のＦ−Ｆ切断線における断面図である。

【００５４】図１に示す駆動用ＩＣの出力側の配線部分
であるゲート端子ＧＴＭ間（またはドレイン端子ＤＴＭ
間）には、図２、図３、図４に示すように、絶縁膜Ｇ
Ｉ、非晶質半導体膜ＡＳ、半導体膜ｄ０、導電膜ｄ２、
ｄ３からなる抵抗体素子ＥＤが接続されている。また、
その上は保護膜ＰＳＶ１で覆われている。なお、抵抗体
素子ＥＤの絶縁膜ＧＩは薄膜トランジスタＴＦＴのゲー
ト絶縁膜の一部の絶縁膜ＧＩと同一層で同時に形成され
る（図１１（Ｇ）の左側の図参照）。同様に、半導体膜
ＡＳは薄膜トランジスタＴＦＴのチャネル形成用ｉ型非
晶質Ｓｉ膜と、半導体膜ｄ０はＮ⁺型非晶質Ｓｉ膜ｄ０
と、導電膜ｄ２、ｄ３はソース、ドレイン電極ＳＤ１、
ＳＤ２形成用の導電膜ｄ２、ｄ３と同一層で同時に形成
される。なお、図２、図３において、符号ＢＰは、ゲー
ト端子ＧＴＭ、ドレイン端子ＤＴＭ、入力配線Ｔｄにお
いて、駆動用ＩＣのバンプ（図７、図１４の符号ＢＵＭ
Ｐ）がボンディングされるバンプ接続部である。

【００５５】これにより、基板ＳＵＢ１上に、すなわ
ち、抵抗体素子ＥＤに光が照射されている状態において
は、駆動用ＩＣ毎に、ゲート線ＧＬ（またはドレイン線
ＤＬ）と接続されたゲート端子ＧＴＭ（またはドレイン
端子ＤＴＭ）間は、抵抗体素子ＥＤにより接続されてい
る。したがって、スイッチング素子として形成した薄膜
トランジスタのゲート・ドレイン間の抵抗よりも、抵抗
体の負荷を小さくすることができ、侵入した静電気が薄
膜トランジスタを破壊することなく、速やかに分散さ
れ、基板ＳＵＢ１面上の配線形成後から駆動用ＩＣを搭
載する前までの工程において、静電気による影響を抑制
できる。さらに、抵抗体素子ＥＤを光導電性のある半導
体膜ＡＳを含んで構成し、かつ、駆動用ＩＣの下に形成
することにより、静電破壊防止のため短絡させておきた
いときは抵抗体素子ＥＤに必要に応じて光を照射して抵
抗を減少させ、駆動用ＩＣ搭載後の検査時や液晶表示素
子完成後において抵抗減少を解除したいときは、駆動用
ＩＣの搭載により抵抗体素子ＥＤが駆動用ＩＣで覆わ
れ、光が照射されないので、抵抗減少が解除され、液晶
表示素子の正常な動作を復帰できる。

【００５６】《ＴＦＴ基板製造と駆動用ＩＣ搭載までの
製造フロー》つぎに、図８を用いて、薄膜トランジスタ
を形成する側の基板（以下、ＴＦＴ基板と略称する）Ｓ
ＵＢ１の製造フローについて説明する。

【００５７】まず、図９〜図１１を参照して前記《透
明絶縁基板ＳＵＢ１の製造方法》のところで説明したよ
うに、ＴＦＴ基板ＳＵＢ１を製造する（保護膜ＰＳＶ１
まで）。

【００５８】つぎに、保護膜（図１１（Ｇ）の符号Ｐ
ＳＶ１）の上に、配向膜を印刷した後、この配向膜にラ
ビング処理を施す。

【００５９】つぎに、透明絶縁基板ＳＵＢ１、ＳＵＢ
２のいずれか一方の基板面の縁周囲部にシール材を印刷
し、かつ、いずれか一方の基板面に両基板の間隔を規定
する小さな球状のビーズ等からなる多数個のスペーサを
散布した後、２枚の基板ＳＵＢ１、ＳＵＢ２を重ね合せ
て組み立てる。その後、基板ＳＵＢ１の周辺部を図５の
切断線ＣＴ１において切断する。

【００６０】つぎに、シール材で囲まれた領域の両基
板ＳＵＢ１、ＳＵＢ２間に、シール材を一部設けてない
液晶封入口から液晶を封入した後、封入口を樹脂等から
なる封止材で封止する。

【００６１】つぎに、図１において、透明導電膜ＩＴ
Ｏからなる短絡配線ＳＨｃとドレイン端子ＤＴＭおよび
各駆動用ＩＣへの複数本の入力配線Ｔｄとを、例えば図
１〜図３のバンプ接続部ＢＰの内側の切断線Ｃ１、Ｃ
２、Ｃ３、Ｃ４の箇所においてレーザを用いて切断し、
短絡を解除する。

【００６２】つぎに、検査用プローブを用いて点灯検
査を行い、断線、短絡等の不良のものについては修理を
行う。

【００６３】点灯検査の結果、良好と判断されたもの
には異方性導電膜（図７の符号ＡＣＦ２参照）を貼り付
ける。

【００６４】最後に、透明絶縁基板ＳＵＢ１上に、異
方性導電膜を介して駆動用ＩＣを仮付けした後、加熱圧
着し、搭載する（図６、図７、図１４参照）。

【００６５】以上本発明を実施例に基づいて具体的に説
明したが、本発明は、上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲において種々変更可能
であることは勿論である。

【００６６】

【発明の効果】以上説明したように、本発明によれば、
スイッチング素子を形成する側の基板の配線形成後から
駆動用ＩＣを搭載する前までの工程において、静電気対
策を行い、生産性を向上し、製造コストを低減できるフ
リップチップ方式の液晶表示素子およびその製造方法を
提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す透明絶縁基板ＳＵＢ１
の駆動用ＩＣの搭載部周辺と、該基板の切断線ＣＴ１付
近の要部平面図である。

【図２】図１のＤ部の拡大詳細図である。

【図３】図１のＥ部の拡大詳細図である。

【図４】図２のＦ−Ｆ切断線における断面図である。

【図５】本発明の上記実施例を示す切断線ＣＴ１におけ
る切断前の、表面加工する過程における透明絶縁基板Ｓ
ＵＢ１の全体平面図である。

【図６】液晶表示素子の透明絶縁基板ＳＵＢ１上に駆動
用ＩＣを搭載した様子を示す平面図である。

【図７】図６のＡ−Ａ切断線における断面図である。

【図８】ＴＦＴ基板ＳＵＢ１の製造フローを示す図であ
る。

【図９】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示す
画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。

【図１０】基板ＳＵＢ１側の工程Ｄ〜Ｅの製造工程を示
す画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。

【図１１】基板ＳＵＢ１側の工程Ｆ〜Ｇの製造工程を示
す画素部とゲ−ト端子部の断面図のフロ−チャ−トであ
る。

【図１２】液晶表示モジュールの表面側から見た組立て
完成後の斜視図である。

【図１３】液晶表示モジュールの液晶表示パネルとその
周辺に配置された回路を示すブロック図である。

【図１４】駆動用ＩＣを透明絶縁基板ＳＵＢ１に搭載す
る製造工程の一部を示す図である。

【符号の説明】

ＳＵＢ１、ＳＵＢ２…透明絶縁基板、ＳＨｃ…短絡配
線、ＧＬ…ゲート線、ＤＬ…ドレイン線、ＧＴＭ…ゲー
ト端子、ＤＴＭ…ドレイン端子、ＩＣ…駆動用ＩＣ、Ｔ
ｄ…入力配線、Ｃ１、Ｃ２、Ｃ３、Ｃ４…短絡配線の切
断線、ＳＨｇ…ゲート短絡配線、ＳＨｄ…ドレイン短絡
配線、ＣＴ１…基板の切断線、ＰＡＳ１（ＰＳＶ１）…
保護膜、ＥＤ…抵抗体素子、ｄ１、ｄ２、ｄ３…導電
膜、ＧＩ…絶縁膜、ＡＳ、ｄ０…非晶質半導体膜、ＢＰ
…バンプ接続部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者上田史朗千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内

Claims

【特許請求の範囲】

【請求項１】液晶層を介して重ね合せた２枚の透明絶縁
基板のうち、第１の前記透明絶縁基板の前記液晶層側の
面上に、複数本の走査信号線と、これと絶縁膜を介して
交差する複数本の映像信号線とをそれぞれ並設し、前記
走査信号線と前記映像信号線との各交点近傍にスイッチ
ング素子を設け、かつ、同一基板面上に駆動用ＩＣを搭
載したフリップチップ方式の液晶表示素子において、前
記駆動用ＩＣが搭載される箇所の前記基板面上に短絡配
線を有し、前記走査信号線または前記映像信号線と、前
記駆動用ＩＣへの複数本の入力配線とが前記短絡配線に
接続されていることを特徴とする液晶表示素子。
【請求項２】前記短絡配線が透明導電膜から形成されて
いることを特徴とする請求項１記載の液晶表示素子。
【請求項３】液晶層を介して重ね合せた２枚の透明絶縁
基板のうち、第１の前記透明絶縁基板の前記液晶層側の
面上に、複数本の走査信号線と、これと絶縁膜を介して
交差する複数本の映像信号線とをそれぞれ並設し、前記
走査信号線と前記映像信号線との各交点近傍にスイッチ
ング素子を設け、かつ、同一基板面上に駆動用ＩＣを搭
載したフリップチップ方式の液晶表示素子において、前
記駆動用ＩＣの出力側の配線部分である前記走査信号線
間または前記映像信号線間に抵抗体素子が接続されてい
ることを特徴とする液晶表示素子。
【請求項４】前記駆動用ＩＣへの入力配線が、前記第１
の透明絶縁基板の切断線の外側に設けた共通短絡ライン
に接続されていることを特徴とする請求項１または３記
載の液晶表示素子。
【請求項５】前記抵抗体素子が光導電性を有する半導体
膜を含んで構成され、かつ、搭載された前記駆動用ＩＣ
の下に形成されていることを特徴とする請求項３記載の
液晶表示素子。
【請求項６】液晶層を介して重ね合せた２枚の透明絶縁
基板のうち、第１の前記透明絶縁基板の前記液晶層側の
面上に、複数本の走査信号線と、これと絶縁膜を介して
交差する複数本の映像信号線とをそれぞれ並設し、前記
走査信号線と前記映像信号線との各交点近傍にスイッチ
ング素子を設け、かつ、同一基板面上に駆動用ＩＣを搭
載したフリップチップ方式の液晶表示素子の製造方法に
おいて、前記駆動用ＩＣを搭載する箇所の前記基板面上
に短絡配線を設け、前記走査信号線または前記映像信号
線と、前記駆動用ＩＣへの複数本の入力配線とが前記短
絡配線に接続するようにあらかじめ作製しておき、その
後、前記駆動用ＩＣを前記基板面上に搭載する前に、前
記短絡配線を切断することを特徴とする液晶表示素子の
製造方法。
【請求項７】前記切断はレーザまたはホトエッチングに
より行うことを特徴とする請求項６記載の液晶表示素子
の製造方法。