JPH09245694A

JPH09245694A - 電子源基板、その製造方法、及び画像表示装置

Info

Publication number: JPH09245694A
Application number: JP5338596A
Authority: JP
Inventors: Hiroaki Toshima; 博彰戸島
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-03-11
Filing date: 1996-03-11
Publication date: 1997-09-19

Abstract

(57)【要約】【課題】層間絶縁層形成工程における位置合わせマー
ジンが大きく、時間工数の低減された電子源基板をを提
供する。【解決手段】層間絶縁層３を介して互いに略直交する
第１の配線２と第２の配線４とを基板面に形成したマト
リクス配線基板の、第１の配線と第２の配線とで囲まれ
た各領域に、第１の配線と第２の配線とにそれぞれ接続
された一対の略台形の素子電極１、１を形成する。前記
一対の素子電極１、１の微小間隙５に電子放出部を形成
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子源基板、特に
表面伝導型電子放出素子を２次元平面上に複数個配設し
た電子源基板、その製造方法、及び電子源基板を組み込
んだ画像表示装置に関する。

【０００２】

【従来の技術】従来、電子放出素子としては、熱電子源
と冷陰極電子源の２種類が知られている。冷陰極電子源
には、電界放出型（以下、ＦＥと記す）、金属／絶縁層
／金属型（以下、ＭＩＭと記す）や表面伝導型電子放出
素子等がある。

【０００３】ＦＥ型の例としては、W.P.Dyke & W.W.Dol
an, “Field emission”, Advancein Electron Physici
s, 8, 89 (1956)或いはC.A.Spindt, “Physical Proper
ties of thin-film field emission cathodes with mol
ybdenum”, J.Appl.Phys.,47, 5248 (1976) 等が知られ
ている。

【０００４】ＭＩＭ型の例としては、C.A.Mead, “The
tunnel-emission amplifier, J. Appl. Phys., 32, 646
(1961) が知られている。

【０００５】表面伝導型電子放出素子の例としては、M.
I.Elinson, Radio Eng. Electron Phys., 10, (1965)]
等がある。

【０００６】表面伝導型電子放出素子は基板上に形成さ
れた小面積の薄膜に、膜面に平行に電流を流すことによ
り、電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記Elinson 等によ
るＳｎＯ₂ 薄膜を用いたもの、Ａｕ薄膜によるもの［G.
Dittmer:“Thin Solid Films", 9, 317 (1972)]、Ｉｎ₂
Ｏ₃ ／ＳｎＯ₂ 薄膜によるもの［M.Hartwell and C.G.
Fonstad: “IEEE Trans. ED Conf.”,519 (1975)]、カ
ーボン薄膜によるもの［荒木久他：真空、第２６巻、第
１号、２２ページ（１９８３）］等が報告されている。

【０００７】これらの表面伝導型電子放出素子の典型的
な素子構成として、前述のM.Hartwellの素子構成を図１
４に示す。同図において１４１は、基板である。１４２
は導電性薄膜で、スパッタリングで形成されたＨ型形状
の金属酸化物薄膜等からなり、後述するフォーミングと
呼ばれる通電処理により電子放出部１４３が形成され
る。

【０００８】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性薄膜１４２を予め
フォーミングと呼ばれる通電処理することによって、電
子放出部１４３を形成するのが一般的であった。すなわ
ち、通電フォーミングとは、前記導電性薄膜１４２の両
端に直流電圧、或いは非常にゆっくりとした昇電圧、例
えば１Ｖ／分程度を印加通電し、導電性薄膜を局所的に
破壊、変形もしくは変質せしめ、電気的に高抵抗な状態
にした電子放出部１４３を形成することである。なお電
子放出部１４３は導電性薄膜１４２の一部に亀裂が発生
し、その亀裂付近から電子放出が行われる場合もある。

【０００９】上記表面伝導型電子放出素子を多数配列し
て電子源基板を製造する方法としては、従来フォトリソ
グラフィーによっていた（特開平６ー１２９９７）。し
かし、この場合には、層間絶縁層近傍における不具合
による上下配線間で短絡が生じ易い、製造工程におけ
る位置合わせマージンが小さく時間工数が大きい、等の
問題があった。

【００１０】

【発明が解決しようとする課題】本発明は上記事情に鑑
みなされたもので、その目的とするところは、上記問題
を解決した電子源基板、その製造方法、及び画像表示装
置を提供することにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明は層間絶縁層を介して互いに略直交する第１
の配線と第２の配線とを基板面に形成したマトリクス配
線基板と、第１の配線と第２の配線とで囲まれた各領域
にそれぞれ配設されると共に第１の配線と第２の配線と
にそれぞれ接続された一対の素子電極及び前記一対の素
子電極間に形成された電子放出部を有する導電性薄膜と
を有する電子源基板において、前記一対の素子電極が略
直角三角形の電極部及び前記電極部に一体に形成された
接続部とからなり前記一対の電極部の三角形の斜辺部を
たがいに所定間隔離間して対向して配設すると共に各接
続部を前記第１の配線又は第２の配線にそれぞれ接続す
ることにより、電子放出部が第１の配線及び第２の配線
から略等距離に形成されていることを特徴とする電子源
基板を提案するものである。

【００１２】また本発明は、上記の電子源基板の製造方
法において、まず基板上に素子電極を形成し、次いで第
１の配線を形成することを特徴とする電子源基板の製造
方法である。

【００１３】また本発明は上記の電子源基板の製造方法
において、まず基板上に素子電極対を形成し、次いで一
対の素子電極の一方の電極の接続部に重ねて第１の配線
を形成し、次いで第１の配線の上面を覆って層間絶縁層
を形成した後、一対の素子電極の他方の電極の接続部に
重ねて第２の配線を形成することを特徴とする電子源基
板の製造方法である。

【００１４】また本発明は上記の電子源基板の製造方法
において、まず基板上に素子電極を形成し、次いで一対
の素子電極の一方の電極の接続部に重ねて第１の配線を
形成し、次いで一対の素子電極の他方の電極の接続部に
重ねると共に前記接続部上方に接続用切り欠き部を有す
る層間絶縁層を第１の配線と直交させて形成した後、層
間絶縁層の上面に第２の配線を形成することを特徴とす
る電子源基板の製造方法である。

【００１５】また本発明は上記の電子源基板の製造方法
において、まず基板上に素子電極対を形成し、次いで一
対の素子電極の一方の電極の接続部に重ねて第１の配線
を形成し、次いで第１の配線の上面であってかつ第１の
配線と第２の配線との交差予定部を覆って層間絶縁層を
形成した後、一対の素子電極の他方の電極の接続部に重
ねて第２の配線を形成することを特徴とする電子源基板
の製造方法である。

【００１６】また本発明は第１の配線、第２の配線、層
間絶縁層、又は素子電極を厚膜印刷法によって形成する
上記の電子源基板の製造方法である。

【００１７】また本発明は電子放出素子が導電性薄膜に
通電処理を施すことにより電子放出部が形成される表面
伝導型電子放出素子である上記の電子源基板の製造方法
である。

【００１８】また本発明は上記製造方法によって製造さ
れた電子源基板である。

【００１９】また本発明は上記電子源基板の各電子放出
素子と対向する位置に、電子の照射により可視光を発す
る蛍光体を配設することにより画素を形成せしめる画像
表示装置である。

【００２０】本発明は上記構成とすることにより、単純
マトリクス配線基板において、第１の配線（第２の配線）に接続される素子電極が隣
接する２つの第２の配線（第１の配線）の中央に配置で
きる。素子電極を略台形とすることにより、一対の素子電極
で形成する微小間隙内の各点から第１の配線および第２
の配線に至る距離が略等しくなる。

【００２１】これらによって、（Ａ）上記の場合、素子電極の接続箇所が隣接する配
線から最も遠い位置になるため、第１の配線と第２の配
線との短絡が著しく低減する。（Ｂ）上記の場合、一対の素子電極によって構成され
る微小間隙の長さは、設計上最も長くすることができ
る。（Ｃ）上記の場合、各配線から微小間隙内の任意の各
点までの距離が等しくなるので、電位分布が改善され
る。

【００２２】

【発明の実施の形態】以下、図面を参照して本発明を詳
細に説明する。

【００２３】図１に、本発明の電子源基板に用いる代表
的な電子放出素子の構成（平面図）を示す。

【００２４】図２に、その製造方法の工程フロー図を示
す。図中、１は素子電極、２は第１の配線（信号側配線
又は走査側配線）、３は第１の配線と第２の配線との間
の層間絶縁層、４は第２の配線（走査側配線又は信号側
配線）、５は素子電極により形成される微小間隙であ
る。この微小間隙の部分に、電子放出部形成用膜が形成
される。

【００２５】以下、図２の工程フロー図にしたがって、
本発明による電子源基板の製造方法を詳細に説明する。

【００２６】まず、予め洗浄された基板に、左右非等長
構造をもった素子電極１を形成する（図２（ａ））。本
電極は、導電性薄膜と上下各配線とのオーム接触を良好
にするために設けられるものである。通常、導電性薄膜
は、配線用の導体層と比べて著しく薄い膜であるため、
「ヌレ性」、「膜厚保持性」等の問題を回避するために
設けているものである。

【００２７】前記素子電極１は一体に形成した略直角三
角形状の電極部１５と、略長方形状の接続部１７とから
なり、全体として略台形状である。一対の素子電極１、
１は前記略直角三角形の電極部１５の斜辺１９を互いに
対向させて所定間隔離れて配設することにより、微小間
隔５を形成している。

【００２８】ここで、本発明の特徴について述べると、
一対の素子電極により形成された微小間隙５内の任意の
点が、素子電極と接続する第１の配線及び第２の配線の
各配線の接続部から等距離になるように素子電極のパタ
ーンを形成することにある。

【００２９】この構成により、後述する実施例１に示す
ように素子電極１と第２の配線４との接続部分を層間絶
縁層３に形成する際に自由度が増す。好ましいこの例と
しては、隣接する２本の第１の配線のちょうど中点部分
に接続部分を形成することである。一般に印刷ペースト
による配線は印刷時にダレ等により、配線幅が若干広が
るが、上記のような構成により、ダレ等による上下間配
線の短絡が著しく低減される。

【００３０】さらに、最も良い例は後述する実施例２に
示すように、素子電極形成工程のすぐ次の工程にて第２
の配線を形成することである。こうすることにより、層
間絶縁層に接続部分を形成する必要がなくなる。したが
って、印刷ペーストのダレ等による問題は回避される。

【００３１】電極の形成方法としては、真空蒸着法、ス
パッタリング法、プラズマＣＶＤ法等の真空系を用いる
方法や、溶媒に金属成分及びガラス成分を混合した厚膜
ペーストを印刷、焼成することにより形成する厚膜印刷
法がある。

【００３２】本発明の効果を最大限に引き出すには、フ
ォトリソ工程を必要としない厚膜印刷法を用いることに
よって最も工程及び時間工数の短縮を図ることができ
る。しかしながら素子電極の膜厚は薄いことが望まし
い。そこで、厚膜印刷法を用いる場合は、その際使用す
るペーストとして、有機金属化合物により構成された所
謂ＭＯＤペーストを使用することが好ましい。もちろ
ん、これ以外の成膜方法を用いても差し支えなく、ま
た、構成材料としては、電気伝導性のある材料であれ
ば、特に限定されるものではない。

【００３３】さらに、本発明の内、最も簡単な工程を構
成する場合には、既述の素子電極１、さらには外部回路
との接続用電極（不図示）との部分を同時に形成するこ
とが可能である。この場合も、厚膜印刷法を用いること
が簡便であるが、もちろんスパッタリング法等により成
膜し、フォトリソ法によりパターンを形成しても、一向
に構わない。

【００３４】次に、第１の配線２を形成する（図２
（ｂ））。配線２の形成方法には、素子電極１の形成方
法と同様の形成方法が適用可能であるが、配線２の場合
には、素子電極１と異なり、膜厚は厚い方が電気抵抗を
低減でき有利である。そこで、厚膜印刷を用いるのが有
利である。もちろん、薄膜配線の適用も可能であるが、
膜厚を厚くするのには時間が必要であり、また、極厚膜
は、現実性がない。

【００３５】次に、層間絶縁層３を形成する（図２
（ｃ））。ここで、図１及び図２においては例（最も複
雑な例）として、層間絶縁層に第２の配線４との接続用
切り欠き部２０（凹型のパターン）を形成してある。

【００３６】層間絶縁層の構成材料としては、絶縁性を
保てるものであればよく、例えばＳｉＯ₂ 薄膜、金属成
分を含まない厚膜ペーストによる膜等がある。

【００３７】次に、第２の配線４を形成する（図２
（ｄ））。形成方法は第１の配線２と同様の方法が適用
可能である。

【００３８】最後に、導電性薄膜を形成して、冷陰極電
子ビーム源用の素子（１素子分）が完成する。成膜方法
及び電子放出部分の形成方法は、従来の方法をそのまま
適用することが可能である（後述）。

【００３９】本図では、一素子部分のみを図示してある
が、これを複数個、同時に形成するようにすることで、
単純マトリクス構成の電子源基板の構成が完成する。

【００４０】なお、マトリクス構成については、さらに
簡単な構成にすることも可能で、例えば、実施例２に示
すように素子電極を形成する工程の次工程で走査側配線
を形成すれば、実施例１の複雑な例のような、層間絶縁
層に凹型の部分を形成することなく、素子電極と走査側
の配線の接続が可能となる。

【００４１】本発明は、画像表示装置の中でも、表面伝
導型電子放出素子を用いた単純マトリクス方式の画像表
示装置において、また特に厚膜印刷法を用いた製造方法
において、優れた効果をもたらすものである。

【００４２】表面伝導型電子放出素子の代表的な構成、
製造方法及び特性については、例えば特開平２−５６８
２２に開示されている。

【００４３】以下に、本発明にかかわる表面伝導型電子
放出素子の基本的な構成と製造方法及び特性について概
説する。図３（ａ）は、本発明にかかわる模式的な電子
放出素子の構成を示す図面（原理図）である。図におい
て、３１は基板、３５と３６は素子電極、３４は導電性
薄膜、３３は電子放出部である。また、３７、３８はそ
れぞれ図２における上配線及び下配線に相当する配線部
分である。

【００４４】導電性薄膜３４の具体例としては、Ｐｄ，
Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚ
ｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、ＰｄＯ，ＳｎＯ
₂ ，Ｉｎ₂ Ｏ₃ ，ＰｂＯ，Ｓｂ₂ Ｏ₃ 等の酸化物、Ｈｆ
Ｂ₂ ，ＬａＢ₆ ，ＣｅＢ₆ ，ＹＢ₄ ，ＧｄＢ₄ 等のホウ
化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ
等の炭化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓ
ｉ，Ｇｅ等の半導体、さらにはカーボン等である。

【００４５】また、該薄膜の形成方法としては、真空蒸
着法、スパッタリング法、化学的気相成長法、分散塗布
法、ディッピング法、スピナー法等がある。

【００４６】表面伝導型電子放出素子の形成方法として
は様々な方法が考えられるが、その一例を図４に示す。
３４は導電性薄膜で、例えば微粒子膜が挙げられる。

【００４７】なお、ここで述べる微粒子膜とは複数の微
粒子が集合した膜であり、その微細構造として、微粒子
が個々に分散配置した状態のみならず、微粒子が互いに
隣接、あるいは重なり合った状態（島状も含む）の膜を
指しており、微粒子の粒径は数ｎｍから数１００ｎｍで
あり、好ましくは１ｎｍより２０ｎｍである。

【００４８】電子放出部３３は導電性薄膜３４の一部に
形成された高抵抗の亀裂であり、通電フォーミング等に
より形成される。また、亀裂内には数ｎｍから数１０ｎ
ｍの粒径の導電性微粒子を有することもある。この導電
性微粒子は導電性薄膜３４を構成する物質の少なくとも
一部の元素を含んでいる。また、電子放出部３３及びそ
の近傍の導電性薄膜３４は炭素及び炭素化合物を有する
こともある。

【００４９】以下、図３、図４及び図５を参照しつつ、
素子の形成方法を説明する。

【００５０】以下の説明は、単一の素子の形成方法を説
明したものであるが、既述の本発明による新規な電子源
基板の製造方法にも適用されるものである。

【００５１】１）絶縁性基板１を洗剤、純水及び有機溶
剤により十分に洗浄後、真空蒸着技術、フォトリソグラ
フィー技術により、該絶縁性基板３１の面上に素子電極
３５，３６を形成する（図４（ａ１））。素子電極の材
料としては電気伝導性を有するものであればどのような
ものであっても構わないが、例えばニッケル金属が挙げ
られ、素子電極間隔Ｌ１は２０μｍ（１０〜３０μｍが
好ましい。）、素子電極長さＷ２は３００μｍ（１００
〜５００μｍが好ましい。）、素子電極３５，３６の膜
厚ｄは１００ｎｍ（５０〜３００ｎｍが好ましい。）で
ある。素子電極（電子放出部近傍電極）の形成方法とし
て、厚膜印刷法を用いても一向に差し支えない。印刷法
の場合の材料としては有機金属ペースト（ＭＯＤ）等が
ある。

【００５２】次いで、導体配線部３７、３８を形成する
（図４（ａ２））。

【００５３】２）基板３１上に設けられた素子電極３５
と３６との間に、素子電極３５と３６を形成した基板３
１上に、有機金属溶液を塗布して放置することにより、
有機金属薄膜を形成する。なお、有機金属溶液とは、前
記Ｐｄ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，
Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｄ等の金属を主元素と
する有機金属化合物の溶液である。この後、有機金属薄
膜を加熱焼成処理して、リフトオフ、エッチング等によ
りパターニングし、導電性薄膜３４を形成する（図４
（ｂ））。

【００５４】３）続いて、フォーミングと呼ばれる通電
処理を素子電極３５，３６間に電圧を印加することによ
り、導電性薄膜３４の部分に、構造の変化した電子放出
部３３が形成される（図４（ｃ））。この通電処理によ
り導電性薄膜３４を局所的に破壊、変形もしくは変質せ
しめ、構造の変化した部位を電子放出部３３と呼ぶ。先
に説明したように電子放出部３３は金属微粒子で構成さ
れていることを本出願人らは観察している。

【００５５】フォーミング処理中の電圧波形を図５に示
す。電圧波形は特にパルス波形が好ましく、パルス波高
値が一定の電圧パルスを連続的に印加する場合（図５
（ａ））と、パルス波高値を増加させながら、電圧パル
スを印加する場合（図５（ｂ））とがある。まず、パル
ス波高値を一定電圧とした場合（図５（ａ））について
説明する。

【００５６】図５（ａ）のにおけるＴ１及びＴ２は電圧
波形のパルス幅とパルス間隔であり、Ｔ１を１マイクロ
秒〜１０ミリ秒、Ｔ２を１０マイクロ秒〜１００ミリ秒
とし、三角波の波高値（通電フォーミング時のピーク電
圧）は、表面伝導型電子放出素子の形態に応じて適宜選
択し、適当な真空度、例えば１０^-5ｔｏｒｒ程度の真空
雰囲気下で、数秒から数十分間印加する。

【００５７】図５（ｂ）におけるＴ１及びＴ２は図５
（ａ）と同様であり、三角波の波高値（通電フォーミン
グ時のピーク電圧）は、例えば０．１Ｖステップ程度ず
つ増加させ適当な真空雰囲気下で印加する。なお、この
場合の通電フォーミング処理はパルス間隔Ｔ２中に、導
電性薄膜２を局所的に破壊、変形しない程度の電圧、例
えば０．１Ｖ程度の電圧で素子電流を測定し、抵抗値を
求め、例えば１ＭΩ以上の抵抗を示したときに通電フォ
ーミングを終了とする。

【００５８】次に通電フォーミングが終了した素子に活
性化工程と呼ぶ処理を施すことが望ましい。活性化工程
とは、例えば１０^-4〜１０^-5ｔｏｒｒ程度の真空度で、
通電フォーミング同様、パルス波高値が一定の電圧パル
スを繰り返し印加する処理のことであり、真空中に存在
する有機物質に起因する炭素もしくは炭素化合物を導電
性薄膜上に堆積させ、素子電極Ｉｆ、放電電流Ｉｅを著
しく変化させる処理である。活性化工程は素子電流Ｉｆ
と放出電流Ｉｅを測定しながら、例えば放出電流Ｉｅが
飽和した時点で終了する。また、印加する電圧パルスは
動作駆動電圧で行うことが好ましい。

【００５９】以上、説明した電子放出部を形成する際
に、素子の電極間に三角波パルスを印加してフォーミン
グ処理を行っているが、素子の電極間に印加する波形は
三角波に限定することはなく、矩形波等所望の波形を用
いてもよく、その波高値及びパルス幅、パルス間隔等に
ついても上述の値に限るものではなく、電子放出部が良
好に形成されれば所望の値を選択することができる。

【００６０】なお、ここで炭素もしくは炭素化合物とは
グラファイト（単、多結晶双方を指す）、非晶質カーボ
ン（非晶質カーボン及び多結晶グラファイトとの混合物
を指す）であり、その膜厚は５０ｎｍ以下が好ましく、
より好ましくは３０ｎｍ以下である。

【００６１】こうして作成した電子放出素子をフォーミ
ング工程、活性化工程における真空度よりも高い真空度
の雰囲気下において動作駆動させるのがよい。また、さ
らに高い真空度の雰囲気下で８０℃〜１５０℃の加熱後
動作駆動させることが望ましい。なお、フォーミング工
程、活性化処理した真空度より高い真空度とは、例えば
約１０^-6以上の真空度であり、より好ましくは超高真空
系であり、新たに炭素もしくは炭素化合物が導電性薄膜
上にほとんど堆積しない真空度である。こうすることに
よって素子電流Ｉｆ、放出電流Ｉｅを安定化させること
が可能になる。

【００６２】上述のような素子構成と製造方法によって
作成された本発明にかかわる電子放出素子の基本特性に
ついて図６と図７を用いて説明する。

【００６３】図６は、図３で示した構成を有する素子の
電子放出特性を測定するための測定評価装置の概略構成
図である。図６において、３１は絶縁性基板、３５，３
６は素子電極、３４は導電性薄膜、３３は電子放出部を
示す。また、６１は素子に素子電圧Ｖｆを印加するため
の電源、６０は素子電極３５，３６間の導電性薄膜３４
を流れる素子電流Ｉｆを測定するための電流計、６４は
素子の電子放出部より放出される放出電流Ｉｅを捕捉す
るためのアノード電極、６３はアノード電極６４に電圧
を印加するための高圧電源、６２は素子の電子放出部３
３より放出される放出電流Ｉｅを測定するための電流計
である。電子放出素子の上記素子電流Ｉｆ、放出電流Ｉ
ｅの測定にあたっては、素子電極３５，３６に電源６１
と電流計６０とを接続し、該電子放出素子の上方に電源
６３と電流計６２とを接続したアノード電極６４を配置
している。また、本電子放出素子及びアノード電極６４
は真空装置６５内に設置され、その真空装置には不図示
の排気ポンプ及び真空計等の真空装置に必要な機器が具
備されており、所望の真空下にて本素子の測定評価を行
えるようになっている。なお、アノード電極の電圧は１
〜１０ｋＶ、アノード電極と電子放出素子との距離Ｈは
３〜８ｍｍの範囲で測定することが、好ましい。

【００６４】図６に示した測定評価装置により測定され
た放出電流Ｉｅ及び素子電流Ｉｆと素子電圧Ｖｆの関係
の典型的な例を図７に示す。なお、図７は任意単位で示
されており、放出電流Ｉｅは素子電流Ｉｆのおよそ１０
００分の１程度である。図から明らかなように、電子放
出素子は放出電流Ｉｅに対して３つの特性を有する。

【００６５】第一に、本素子はある電圧（閾値電圧と呼
ぶ、図７中のＶｔｈ）以上の素子電圧を印加すると、急
激に放出電流Ｉｅが増加し、一方、閾値電圧以下では放
出電流Ｉｅがほとんど検出されない。すなわち、放出電
流Ｉｅに対する明確な閾値電圧Ｖｔｈをもった非線形素
子である。

【００６６】第二に、放出電流Ｉｅが素子電圧Ｖｆに依
存するため、放出電流Ｉｅは素子電圧Ｖｆで制御でき
る。

【００６７】第三に、アノード電極６４に捕捉される電
荷量は、素子電圧Ｖｆを印加する時間により制御でき
る。

【００６８】以上のような特性を有するため、本発明に
かかわる電子放出素子は、多方面への応用が期待され
る。また、素子電流Ｉｆは素子電圧Ｖｆに対して単調増
加する（ＭＩ）特性の例を図７に示したが、この他に
も、素子電流Ｉｆが素子電圧Ｖｆに対して電圧制御型負
性抵抗（ＶＣＮＲ）特性を示す場合もある（不図示）。
この場合も電子放出素子は上述した３つの特性を有す
る。なお、予め導電性微粒子を分散して構成した表面伝
導型電子放出素子においては、前記本発明の基本的な素
子構成の、基本的な製造方法の一部を変更しても構成で
きる。

【００６９】また、本発明が適用されるカラー画像表示
装置の代表的な構成としては、まず、上記本発明による
製造方法により作成される電子放出素子を複数個、基板
３１上に形成する（図８）。該基板３１をリアプレート
３２上に固定した後、基板３１の５ｍｍ上方にフェース
プレート４０（ガラス基板３７の内面に蛍光体膜３８と
メタルバック３９が形成されて構成される）を支持枠４
３を介して配置し、フェースプレート４０、支持枠４
３、リアプレート３２の接合部にフリットガラスを塗布
し、大気中もしくは窒素雰囲気中にて４００℃ないし５
００℃で１０分間以上焼成することで封着できる（図
８）。また、リアプレート３２への基板３１の固定もフ
リットガラスによりできる。図８において、３４は電子
放出部、３５，３６はそれぞれ第１、第２の配線２、
４、に接続された素子電極である。なお、ここではフェ
ースプレート４０、支持枠４３、リアプレート３２で外
囲器４１を構成したが、リアプレート３２は主に基板３
１の強度を補強する目的で設けられるため、基板３１自
体で十分な強度をもつ場合には、別体のリアプレート３
２は不要であり、基板３１に直接、支持枠４３を封着
し、フェースプレート４０、支持枠４３、基板３１にて
外囲器４１を構成する。また、蛍光体膜３８の内面側に
は通常メタルバック３９が設けられる。

【００７０】メタルバックの目的は、蛍光体の発光のう
ち内面側への光をフェースプレート４０側へ鏡面反射す
ることにより輝度を向上することで、電子ビーム加速電
圧を印加するための電極として作用すること、外囲器内
で発生した負イオンの衝突によるダメージからの蛍光体
の保護等である。

【００７１】メタルバックは、蛍光体膜作成後、蛍光体
膜の内面の平滑処理（通常フィルミングと呼ばれる）を
行い、その後Ａｌを真空蒸着することで作成する。フェ
ースプレート４０には、さらに蛍光体膜３８の電気伝導
性を高めるため、蛍光体膜３８の外面側に透明電極（図
示せず）が設けられる場合もある。前述の封着を行う
際、カラー画像表示装置の場合には、各色に対応する蛍
光体と電子放出素子との位置合わせを十分に行う必要が
ある。このようにして作成されるガラス容器内の雰囲気
を排気管（図示せず）を通じて真空ポンプにて排気し、
十分な真空度に達した後、容器外端子Ｄｘ１〜Ｄｘｍと
Ｄｙ１〜Ｄｙｎ（不図示）を通じ素子電極３５，３６間
に電圧を印加し、前述のフォーミングを実施して、電子
放出部３４を形成し電子放出素子を作成する。最後に、
１０^-6ｔｏｒｒ程度の真空度にて、排気管を熱して溶着
して外囲器の封止を行い画像表示装置を完成する。さら
に、封止後に真空度を維持するために、ゲッター処理な
る工程を実施する。これは、封止を行う直前あるいは封
止後に、抵抗加熱あるいは高周波加熱とにより、画像表
示装置の所定の位置（図示せず）に配設されたゲッター
を加熱してゲッター蒸着膜を形成する処理である。ゲッ
ターとしては、通常、Ｂａ等が主成分であり、該蒸着膜
の吸着作用により真空度を維持するものである。

【００７２】以上のような製造方法により構成される画
像表示装置において、各電子放出素子には容器外端子Ｄ
ｘ１〜ＤｘｍないしＤｙ１〜Ｄｙｎを通じて電圧を印加
することにより電子放出させ、また高圧端子Ｈｖを通じ
メタルバック３９または透明電極に数ｋＶ以上の高圧を
印加し電子ビームを加速して蛍光体膜３８に衝突させて
蛍光体を励起、発光させることにより画像が形成され
る。もちろん、これらの構成は画像表示装置を作成する
上で必要な構成の概略であり、各部材の材料等は上述の
内容に限るものではない。

【００７３】蛍光体膜３８は、モノクローム表示の場合
には蛍光体のみからなるが、カラー表示の場合は蛍光体
の配列によりブラックストライプあるいはブラックマト
リクスと呼ばれる黒色部材９２と蛍光体９３とで構成さ
れる（図９）。黒色部材が設けられる目的は、カラー表
示の場合に必要となる三原色蛍光体の、各蛍光体９３の
塗り分け部分を黒くすることで混色等を目立たなくする
こと、蛍光体膜３８における外光反射によるコントラス
トの低下を抑制することである。該黒色材料としては、
通常、黒鉛を主成分とするものが多いが、電気伝導性が
あり、光の透過及び反射が少ない材料であれば、これに
限るものではない。

【００７４】ガラス基板３７に蛍光体を塗布する方法と
しては、モノクロームの場合には沈澱法、印刷法等があ
る。カラーでは、スラリー法等がある。もちろん、カラ
ーにて印刷法を用いることも可能である。

【００７５】

【実施例】次に、実施例により、電子源基板、特に表面
伝導型電子放出素子を用いた画像表示装置、及びそれら
の製造方法について具体的に説明する。

【００７６】［実施例１］第１の実施例を、図１及び図
２を参照しつつ説明する。図１は平面図、図２は作製プ
ロセスを説明する工程図である。本実施例は、層間絶縁
層に素子電極と第２の配線（走査側配線）との接続部分
に切り欠き部２０（凹部分）を形成した例で、本発明に
おける最も複雑な構造の製造方法である。

【００７７】まず、洗浄されたガラス基板（ここでは、
ソーダライムガラス基板を使用）に、素子電極１を形成
した。本実施例では、膜の成膜方法としては、スクリー
ン印刷法を使用した。ここで使用した厚膜ペースト材料
は、ＭＯＤペーストで、金属成分はＡｕである。印刷の
方法はスクリーン印刷法である。印刷の後、７０℃で１
０分乾燥し、次に本焼成を実施した。焼成温度は５８０
℃で、ピーク保持時間は約８分である。印刷、焼成後の
膜厚は、〜０．３μｍであった。

【００７８】パターンは、図２に記載の通り、左右非等
長の略台形のパターンを形成した。また、このとき同時
に、外部駆動回路との接続用引出電極（不図示）を形成
した。このことにより工程が１工程短縮される。もちろ
ん、別々に形成しても一向に差し支えない。

【００７９】次に第１の配線（信号側配線）を形成し
た。膜の形成方法は、スクリーン印刷法を用い、ペース
ト材料としては、ノリタケカンパニー製Ａｇ含有厚膜ペ
ーストＮＰ−４０２８Ａを使用した。印刷、焼成後の膜
厚は〜１３μｍであった。

【００８０】次に、層間絶縁層３を形成した。本実施例
では配線と同様に、厚膜スクリーン印刷法を用いた。ペ
ースト材料はＰｂＯを主成分としてガラスバインダーを
混合したペーストである。焼成温度は５８０℃、ピーク
保持時間は約８分である。印刷、焼成後の膜厚は〜３０
μｍであった。また、通常、絶縁層は上下の第１の配線
と第２の配線との層間の絶縁性を確保するために、印
刷、焼成を２回ずつ実施する。厚膜ペーストにより形成
される膜は通常ポーラスな膜である。このため、１回印
刷、焼成後、再度印刷を行い１回目の膜のポーラス状態
を埋め込むようにして２回目の膜を印刷、焼成する。こ
れにより絶縁性が確保されることになる。本実施例もこ
れに従った。ここで、本発明の特徴である、素子電極に
より形成される微小間隙５と第２の配線とが４５度であ
ることの効果が発揮される。すなわち、本発明の構成に
よれば、素子電極と第２の配線（走査側配線）層との接
続部分（凹部分）を形成する位置は、第１の配線（信号
側配線）層の間であれば、どの位置にでも形成すること
が可能である。ここで、第１の配線の丁度中点部分に接
続部分を形成することにより、上下配線間での短絡を著
しく低減することが可能となる。

【００８１】最後に、第２の配線（走査側配線）層を形
成する。第１の配線と同様に、形成方法は厚膜スクリー
ン印刷法を用い、ペースト材料としては、ノリタケカン
パニーのＮＰ−４０３５Ｃを使用した。焼成温度は４５
０℃、ピーク保持時間は約８分である。印刷、焼成後の
膜厚は、〜１５μｍであった。

【００８２】以上で、マトリクス配線の部分が完成す
る。もちろん、ペースト材料、印刷方法等はここに記し
たものに限るものではない。

【００８３】配線完成後、電子放出部を形成する。ま
ず、上記印刷方法で形成された、電子放出部への通電用
素子電極１の上層に有機パラジウム（ＣＣＰ４２３０、
奥野製薬工業（株）製）をスピンナーにより回転塗布
後、３００℃で１０分間の加熱処理を行いＰｄＯからな
る導電性薄膜５を形成する。このようにして形成された
導電性薄膜は、Ｐｄを主元素とする微粒子から構成さ
れ、その膜厚は１０ｎｍ、シート抵抗値は５×１０⁴Ω
／□であった。なお、ここで述べる微粒子膜としては複
数の微粒子が集合した膜であり、その微細構造としては
微粒子が個々に分散配置した状態のみならず、微粒子が
互いに隣接、あるいは、重なり合った状態（島状も含
む）の膜をも指し、その粒径とは、前記状態で粒子形状
が認識可能な微粒子についての径をいう。

【００８４】このパラジウム膜をフォトリソグラフィー
法を用いて、パターニングすることによりフォーミング
前までの素子の製造工程が完了する。

【００８５】フォーミング方法は、従来の方法を採用す
ることができる。本実施例では、以下の条件とした（図
５参照）。図５中、Ｔ１及びＴ２は電圧波形のパルス幅
とパルス間隔であり、本実施例ではＴ１を１ミリ秒、Ｔ
２を１０ミリ秒とし、三角波の波高値（フォーミング時
のピーク電圧）は１４Ｖとしフォーミング処理は約１×
１０^ー6ｔｏｒｒの真空雰囲気下で６０秒間実施した。

【００８６】次に、すべての表面伝導型電子放出素子の
フォーミングが終了後、１×１０^ー6ｔｏｒｒ程度の真空
度で排気管（不図示）をガスバーナーで熱して溶着し外
囲器の封止を行った。

【００８７】最後に、封止後の真空度を維持するため
に、ゲッター処理を行った。これは、封止を行う直前に
高周波加熱等の加熱法により、画像表示装置内の所定の
位置（不図示）に配置されたゲッターを加熱し、蒸着膜
を形成する処理である。ゲッターはＢａ等を主成分とす
るものである。

【００８８】以上のようにして完成した本発明の画像表
示装置において、各電子放出素子には、容器外端子Ｄｘ
１ないしＤｘｍ、Ｄｙ１ないしＤｙｎを通じて、走査信
号及び変調信号を信号発生手段（不図示）により、それ
ぞれ印加することにより、電子放出させ、高圧端子Ｈｖ
を通じて、メタルバック膜に数ｋＶの高圧を印加し、電
子ビームを加速して蛍光膜に衝突、励起、発光させるこ
とで画像を表示させた。

【００８９】［実施例２］第２の実施例を、図１０及び
図１１を参照しつつ説明する。図１０は平面図、図１１
は工程図である。本実施例の電子源基板の構成は、本発
明中、最も簡便な構成である。

【００９０】まず、実施例１と同様にして、洗浄された
ガラス基板（ここでは、ソーダライムガラス基板を使
用）に、素子電極８１を形成する（図１１（ａ））。本
実施例でも、実施例１と同様に、膜の成膜方法として
は、厚膜印刷法を使用した。ここで使用した厚膜ペース
ト材料は、ＭＯＤペーストで、本実施例では金属成分と
してＰｔを用いた。印刷の方法はスクリーン印刷法であ
る。印刷の後、７０℃で１０分乾燥し、次に本焼成を実
施した。焼成温度は５８０℃で、ピーク保持時間は約８
分であった。印刷、焼成後の膜厚は、〜０．２５μｍで
あった。

【００９１】パターンは、左右非対称な略台形パターン
を形成した。また、このとき同時に、外部駆動回路との
接続用引出電極（不図示）を形成する。このことにより
工程が１工程短縮される。

【００９２】次に、本実施例では、走査側の配線層８４
を形成する（図１１（ｂ））。

【００９３】ここで、本発明の特徴である、素子電極に
より形成される微小間隙８５と走査側の配線層８４とが
４５度であることの効果が発揮される。すなわち、本発
明の構成によれば、素子電極と走査側配線層８４との接
続部分が大きくとれ、かつ次工程で形成される層間絶縁
層８３に接続用の例えば凹部分等を設ける必要がない。
このことは、層間絶縁層を印刷で形成する際にパターン
の崩れ等がなく良好な膜が形成できる。また、凹部分が
ないことから、信号側の配線層を形成した際のペースト
のダレ等のによる上下間の短絡等がなくなる。

【００９４】次に、層間絶縁素膜８３を形成する。本実
施例では厚膜印刷法を用いた。ペースト材料はＰｂＯを
主成分としてガラスバインダー及び樹脂を混合したペー
ストである。焼成温度は５８０℃、ピーク保持時間は約
８分であった。印刷、焼成後の膜厚は〜３０μｍであっ
た。形成方法は実施例１と同様に２回印刷、２回焼成し
た（図１１（ｃ））。

【００９５】最後に、信号側配線層８２を形成した（図
１１（ｄ））。走査側配線層と同様に、形成方法は厚膜
スクリーン印刷法を用い、ペースト材料としては、ノリ
タケカンパニーのＮＰ−４０３５Ｃを使用した。焼成温
度は４５０℃、ピーク保持時間は約８分である。印刷、
焼成後の膜厚は、〜１５μｍであった。

【００９６】以上で、マトリクス配線の部分が完成す
る。もちろん、ペースト材料、印刷方法等はここに記し
たものに限るものではない。

【００９７】これ以降の工程は実施例１と同様にして作
製した。

【００９８】［実施例３］第３の実施例を図１２及び図
１３に示した。図１１は平面図、図１３は工程図であ
る。本実施例は、実施例２をさらに簡略化した例で、層
間絶縁層９３を上下の配線（第１、第２の配線９２、９
４）の交差する部分近傍にのみ形成したものである。そ
の他の構成は実施例１と同様であるからその説明を省略
する。

【００９９】なお、９１は素子電極である。

【０１００】このような構成にすることで、電子放出部
分より放出される電子ビームの軌道に与える影響が緩和
される。

【０１０１】なお、本実施例の場合、層間絶縁層が上下
配線の交差部分のみであることから走査側配線と信号側
配線の形成順序を逆にすることも可能である。

【０１０２】

【発明の効果】以上説明したように、本発明においては
電子源基板を上記のように構成したので、層間絶縁層に走査側配線と素子電極との接続用の切り
欠き部を形成する場合には、隣接する信号側配線の中点
部分に形成することが可能となる。素子電極を略台形とすることで、素子電極が切る走査
側及び信号側の各配線から、一対の素子電極で形成され
る微小間隙内の任意の点が各電極から等距離に位置する
ように形成できる。これらにより、（Ａ）上記の場
合、接続部分が、隣接する各信号側配線から最も遠い位
置にくるため、上下配線間の短絡確率が著しく低減す
る、（Ｂ）上記の場合、素子電極により形成される微
小間隙の長さは設計上、最も長くできる、という効果が
あり、特に厚膜スクリーン印刷法を用いて電子源基板を
作製する場合に、信頼性が高くかつ、製造工程の容易な
方法で製造が可能となる。

【図面の簡単な説明】

【図１】本発明の電子源基板の素子部分の基本構成を示
す概略平面図である。

【図２】（ａ），〜（ｄ）は本発明の電子源基板の製造
方法の一例を示す工程図である。

【図３】本発明に用いる表面伝導型電子放出素子の典型
的な構成を示す（ａ）は平面図、（ｂ）は側面図であ
る。

【図４】（ａ１）〜（ｃ）は表面伝導型電子の放出素子
の製造方法の各プロセス工程を示す説明図である。

【図５】（ａ），（ｂ）はフォーミング電圧波形を示す
グラフである。

【図６】電子放出素子の電子放出特性測定評価装置の構
成を示す概略図である。

【図７】表面伝導型電子放出素子の典型的な放電特性を
示すグラフである。

【図８】本発明の画像表示装置の構成例を示す斜視図で
ある。

【図９】（ａ），（ｂ）は蛍光体の構成を示す平面図で
ある。

【図１０】実施例２の素子構成を示す平面図である。

【図１１】（ａ）〜（ｄ）は実施例２の製造工程を示す
説明図である。

【図１２】実施例３の素子の構成を示す平面図である。

【図１３】（ａ）〜（ｄ）は実施例３の製造工程を示す
説明図である。

【図１４】従来の表面伝導型電子放出素子の構成を示す
平面図である。

【符号の説明】

１素子電極２第１の配線３層間絶縁層４第２の配線５微小間隙６切り欠き部

Claims

【特許請求の範囲】

【請求項１】層間絶縁層を介して互いに略直交する第
１の配線と第２の配線とを基板面に形成したマトリクス
配線基板と、第１の配線と第２の配線とで囲まれた各領
域にそれぞれ配設されると共に第１の配線と第２の配線
とにそれぞれ接続された一対の素子電極及び前記一対の
素子電極間に形成された電子放出部を有する導電性薄膜
とを有する電子源基板において、前記一対の素子電極が
略直角三角形の電極部及び前記電極部に一体に形成され
た接続部とからなり前記一対の電極部の三角形の斜辺部
をたがいに所定間隔離間して対向して配設すると共に各
接続部を前記第１の配線又は第２の配線にそれぞれ接続
することにより、電子放出部が第１の配線及び第２の配
線から略等距離に形成されていることを特徴とする電子
源基板。
【請求項２】請求項１に記載の電子源基板の製造方法
において、まず基板上に素子電極を形成し、次いで第１
の配線を形成することを特徴とする電子源基板の製造方
法。
【請求項３】請求項１に記載の電子源基板の製造方法
において、まず基板上に素子電極対を形成し、次いで一
対の素子電極の一方の電極の接続部に重ねて第１の配線
を形成し、次いで第１の配線の上面を覆って層間絶縁層
を形成した後、一対の素子電極の他方の電極の接続部に
重ねて第２の配線を形成することを特徴とする電子源基
板の製造方法。
【請求項４】請求項１に記載の電子源基板の製造方法
において、まず基板上に素子電極を形成し、次いで一対
の素子電極の一方の電極の接続部に重ねて第１の配線を
形成し、次いで一対の素子電極の他方の電極の接続部に
重ねると共に前記接続部上方に接続用切り欠き部を有す
る層間絶縁層を第１の配線と直交させて形成した後、層
間絶縁層の上面に第２の配線を形成することを特徴とす
る電子源基板の製造方法。
【請求項５】請求項１に記載の電子源基板の製造方法
において、まず基板上に素子電極対を形成し、次いで一
対の素子電極の一方の電極の接続部に重ねて第１の配線
を形成し、次いで第１の配線の上面であってかつ第１の
配線と第２の配線との交差予定部を覆って層間絶縁層を
形成した後、一対の素子電極の他方の電極の接続部に重
ねて第２の配線を形成することを特徴とする電子源基板
の製造方法。
【請求項６】第１の配線、第２の配線、層間絶縁層、
又は素子電極を厚膜印刷法によって形成する請求項２乃
至５のいずれかに記載された電子源基板の製造方法。
【請求項７】電子放出素子が導電性薄膜に通電処理を
施すことにより電子放出部が形成される表面伝導型電子
放出素子である請求項２乃至６のいずれかに記載された
電子源基板の製造方法。
【請求項８】請求項２乃至７のいずれかに記載された
製造方法によって製造された電子源基板。
【請求項９】請求項１又は８に記載された電子源基板
の各電子放出素子と対向する位置に、電子の照射により
可視光を発する蛍光体を配設することにより画素を形成
せしめる画像表示装置。