JPH09246459A - マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法および評価装置 - Google Patents
マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法および評価装置Info
- Publication number
- JPH09246459A JPH09246459A JP8056315A JP5631596A JPH09246459A JP H09246459 A JPH09246459 A JP H09246459A JP 8056315 A JP8056315 A JP 8056315A JP 5631596 A JP5631596 A JP 5631596A JP H09246459 A JPH09246459 A JP H09246459A
- Authority
- JP
- Japan
- Prior art keywords
- mounting substrate
- semiconductor chip
- semiconductor
- electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩチップなどの半導体チップとの電気的
な接続における信頼性および電気的特性が優れているマ
ウント用基板およびそれを用いた半導体装置、さらに半
導体チップの評価方法および評価装置を提供する。 【解決手段】 複数の半導体チップを電気的に接続する
ことができるマウント用基板であって、フレキシブル導
電性体２が配線ベース１の上面に電気的に接続されてお
り、フレキシブル導電性体２はシリコーンゴムなどの弾
性を有する絶縁性弾性部材７の上面および下面に絶縁層
８を備えており、絶縁性弾性部材７および絶縁層８に形
成されている複数の貫通穴に金線などの導電性細線９が
埋め込まれており、しかもフレキシブル導電性体２の上
面に導電性細線９と電気的に接続されている電極１０が
形成されているものである。
な接続における信頼性および電気的特性が優れているマ
ウント用基板およびそれを用いた半導体装置、さらに半
導体チップの評価方法および評価装置を提供する。 【解決手段】 複数の半導体チップを電気的に接続する
ことができるマウント用基板であって、フレキシブル導
電性体２が配線ベース１の上面に電気的に接続されてお
り、フレキシブル導電性体２はシリコーンゴムなどの弾
性を有する絶縁性弾性部材７の上面および下面に絶縁層
８を備えており、絶縁性弾性部材７および絶縁層８に形
成されている複数の貫通穴に金線などの導電性細線９が
埋め込まれており、しかもフレキシブル導電性体２の上
面に導電性細線９と電気的に接続されている電極１０が
形成されているものである。
Description
【０００１】
【発明の属する技術分野】本発明は、マウント用基板お
よびそれを用いた半導体装置ならびに半導体チップの評
価方法および半導体チップの評価装置に関し、特に、多
ピンのマウント用基板に複数の半導体チップが電気的に
接続されている半導体装置および複数の半導体チップを
一括して評価を行うことができる半導体チップの評価方
法および半導体チップの評価装置に関するものである。
よびそれを用いた半導体装置ならびに半導体チップの評
価方法および半導体チップの評価装置に関し、特に、多
ピンのマウント用基板に複数の半導体チップが電気的に
接続されている半導体装置および複数の半導体チップを
一括して評価を行うことができる半導体チップの評価方
法および半導体チップの評価装置に関するものである。
【０００２】
【従来の技術】最近、ＬＳＩ（Large Scale Integrated
Circuit）などの半導体装置は、そのＬＳＩチップの試
験、検査、エージングなどの評価方法に際し各評価方法
に対応した評価用配線基板が使用されており、また、Ｌ
ＳＩチップの実装において種々のマウント用基板が使用
されている。
Circuit）などの半導体装置は、そのＬＳＩチップの試
験、検査、エージングなどの評価方法に際し各評価方法
に対応した評価用配線基板が使用されており、また、Ｌ
ＳＩチップの実装において種々のマウント用基板が使用
されている。
【０００３】ところで、本発明者は、ＬＳＩチップのバ
ーンイン試験などの評価方法およびＬＳＩチップのマウ
ント用基板について検討した。以下は、本発明者によっ
て検討された技術であり、その概要は次のとおりであ
る。
ーンイン試験などの評価方法およびＬＳＩチップのマウ
ント用基板について検討した。以下は、本発明者によっ
て検討された技術であり、その概要は次のとおりであ
る。
【０００４】すなわち、ＬＳＩ評価を行うバーンイン試
験方法において、ＬＳＩチップと試験用の補助支持基板
におけるテストピンとの間にベビーボードと呼ばれてい
るテスト基板を設けて行われている。この場合、ベビー
ボードは機械的緩衝材の役割を果たすものとして挿入さ
れているものである。
験方法において、ＬＳＩチップと試験用の補助支持基板
におけるテストピンとの間にベビーボードと呼ばれてい
るテスト基板を設けて行われている。この場合、ベビー
ボードは機械的緩衝材の役割を果たすものとして挿入さ
れているものである。
【０００５】また、モジュール、マザーボード、ドータ
ボードまたはプリント基板などのマウント用基板にＬＳ
Ｉチップを搭載する際には、ＬＳＩチップの電極をマウ
ント用基板に直接的に固定することによって、ＬＳＩチ
ップをマウント用基板に搭載している。
ボードまたはプリント基板などのマウント用基板にＬＳ
Ｉチップを搭載する際には、ＬＳＩチップの電極をマウ
ント用基板に直接的に固定することによって、ＬＳＩチ
ップをマウント用基板に搭載している。
【０００６】なお、半導体集積回路装置を検査する評価
技術について記載されている文献としては、例えば１９
９４年８月２０日、株式会社プレスジャーナル発行の
「月刊Semiconductor World １９９４年９月号」ｐ７２
〜ｐ７６に記載されているものがある。
技術について記載されている文献としては、例えば１９
９４年８月２０日、株式会社プレスジャーナル発行の
「月刊Semiconductor World １９９４年９月号」ｐ７２
〜ｐ７６に記載されているものがある。
【０００７】
【発明が解決しようとする課題】ところが、前述したベ
ビーボードはＬＳＩチップの個別単体試験の時に使用さ
れ、その後のシステムへの搭載の際にはＬＳＩチップか
ら取り外される。したがって、ベビーボードはＬＳＩチ
ップの個別単体試験時にのみ各々一個ずつＬＳＩチップ
に使用されているので、多数のベビーボードが必要とな
るという問題点がある。しかも、種々のＬＳＩチップに
対応した態様のベビーボードを使用する必要があること
によって、種々の態様のベビーボードが種々のＬＳＩチ
ップの試験を行う数に応じて多数必要となる。その結
果、試験用のコストが増加し、半導体装置の製造コスト
を低減する上で妨げとなる。
ビーボードはＬＳＩチップの個別単体試験の時に使用さ
れ、その後のシステムへの搭載の際にはＬＳＩチップか
ら取り外される。したがって、ベビーボードはＬＳＩチ
ップの個別単体試験時にのみ各々一個ずつＬＳＩチップ
に使用されているので、多数のベビーボードが必要とな
るという問題点がある。しかも、種々のＬＳＩチップに
対応した態様のベビーボードを使用する必要があること
によって、種々の態様のベビーボードが種々のＬＳＩチ
ップの試験を行う数に応じて多数必要となる。その結
果、試験用のコストが増加し、半導体装置の製造コスト
を低減する上で妨げとなる。
【０００８】一方、前述したＬＳＩチップの電極をマウ
ント用基板に直接的に固定する際に、マウント用基板に
弾性がないので、ＬＳＩチップの電極が異常に変形した
り、ＬＳＩチップの電極がマウント用基板の電極に電気
的に接続された場合に接続に際して信頼性および電気的
特性が悪化するという問題点がある。
ント用基板に直接的に固定する際に、マウント用基板に
弾性がないので、ＬＳＩチップの電極が異常に変形した
り、ＬＳＩチップの電極がマウント用基板の電極に電気
的に接続された場合に接続に際して信頼性および電気的
特性が悪化するという問題点がある。
【０００９】本発明の目的は、ＬＳＩチップなどの半導
体チップとの電気的な接続における信頼性および電気的
特性が優れているマウント用基板およびそれを用いた半
導体装置を提供することにある。
体チップとの電気的な接続における信頼性および電気的
特性が優れているマウント用基板およびそれを用いた半
導体装置を提供することにある。
【００１０】本発明の他の目的は、多数の半導体チップ
を高信頼度をもって同時に評価を行うことができる半導
体チップの評価方法および評価装置を提供することにあ
る。
を高信頼度をもって同時に評価を行うことができる半導
体チップの評価方法および評価装置を提供することにあ
る。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１３】すなわち、（１）．本発明のマウント用基
板は、複数の半導体チップを電気的に接続することがで
きるものであって、フレキシブル導電性体が配線ベース
の上面に電気的に接続されており、フレキシブル導電性
体はシリコーンゴムなどの弾性を有する絶縁性弾性部材
の上面および下面に絶縁層を備えており、絶縁性弾性部
材および絶縁層に形成されている複数の貫通穴に金線な
どの導電性細線が埋め込まれており、しかもフレキシブ
ル導電性体の上面に導電性細線と電気的に接続されてい
る電極が形成されているものである。
板は、複数の半導体チップを電気的に接続することがで
きるものであって、フレキシブル導電性体が配線ベース
の上面に電気的に接続されており、フレキシブル導電性
体はシリコーンゴムなどの弾性を有する絶縁性弾性部材
の上面および下面に絶縁層を備えており、絶縁性弾性部
材および絶縁層に形成されている複数の貫通穴に金線な
どの導電性細線が埋め込まれており、しかもフレキシブ
ル導電性体の上面に導電性細線と電気的に接続されてい
る電極が形成されているものである。
【００１４】（２）．本発明の半導体装置は、前記
（１）のマウント用基板の上面の電極に複数のＬＳＩチ
ップなどの半導体チップにおける電極が固定されている
ものである。
（１）のマウント用基板の上面の電極に複数のＬＳＩチ
ップなどの半導体チップにおける電極が固定されている
ものである。
【００１５】（３）．本発明の半導体チップの評価方法
は、前記（１）のマウント用基板の上面の電極に複数の
半導体チップの電極を電気的に接続した後、マウント用
基板を用いて複数の半導体チップの評価を同時に行う工
程と、評価後、マウント用基板から半導体チップを取り
除く工程とを有するものである。
は、前記（１）のマウント用基板の上面の電極に複数の
半導体チップの電極を電気的に接続した後、マウント用
基板を用いて複数の半導体チップの評価を同時に行う工
程と、評価後、マウント用基板から半導体チップを取り
除く工程とを有するものである。
【００１６】（４）．本発明の半導体チップの評価装置
は、前記（１）のマウント用基板の上面の電極に複数の
半導体チップの電極が電気的に接続されている状態をも
って評価装置に組み込み、マウント用基板を用いて複数
の半導体チップの評価を同時に行うものである。
は、前記（１）のマウント用基板の上面の電極に複数の
半導体チップの電極が電気的に接続されている状態をも
って評価装置に組み込み、マウント用基板を用いて複数
の半導体チップの評価を同時に行うものである。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。
【００１８】（実施の形態１）図１は、本発明の一実施
の形態であるマウント用基板を示す概略平面図である。
図２は、図１におけるＡ−Ａ矢視断面を示す概略断面図
である。図３は、図２の一部を拡大して示す概略断面図
である。同図を用いて、本発明のマウント用基板を具体
的に説明する。
の形態であるマウント用基板を示す概略平面図である。
図２は、図１におけるＡ−Ａ矢視断面を示す概略断面図
である。図３は、図２の一部を拡大して示す概略断面図
である。同図を用いて、本発明のマウント用基板を具体
的に説明する。
【００１９】本実施の形態のマウント用基板は、配線ベ
ース１の上面にフレキシブル導電性体２を電気的に接続
している。
ース１の上面にフレキシブル導電性体２を電気的に接続
している。
【００２０】配線ベース１は、多層の配線層３が絶縁膜
４を介在させて形成されているものであり、配線層３は
例えばアルミニウムなどからなり、絶縁膜４は例えばセ
ラミックスなどからなる。配線ベース１の上面にはフレ
キシブル導電性体２と電気的に接続されているパッドな
どの電極５が設けられており、下面にはピンなどの外部
電極６が設けられている。なお、配線ベース１の態様と
して、半導体装置の種々のパッケージまたは半導体チッ
プを搭載する種々の配線基板などとして使用されている
先行技術のものを適用することができる。
４を介在させて形成されているものであり、配線層３は
例えばアルミニウムなどからなり、絶縁膜４は例えばセ
ラミックスなどからなる。配線ベース１の上面にはフレ
キシブル導電性体２と電気的に接続されているパッドな
どの電極５が設けられており、下面にはピンなどの外部
電極６が設けられている。なお、配線ベース１の態様と
して、半導体装置の種々のパッケージまたは半導体チッ
プを搭載する種々の配線基板などとして使用されている
先行技術のものを適用することができる。
【００２１】フレキシブル導電性体２は、例えばシリコ
ーンゴムなどの絶縁性ゴムからなる絶縁性弾性部材７と
その上面および下面に例えばポリイミド層などの絶縁層
８とを有し、絶縁性弾性部材７および絶縁層８に複数の
貫通穴が形成されており、その貫通穴に金線または金メ
ッキが行われている真鍮線などの導電性細線９が埋め込
まれている。フレキシブル導電性体２の上面および下面
には導電性細線９と電気的に接続されている金フラット
パッドまたは金バンプなどの電極１０が形成されてい
る。本実施の形態のフレキシブル導電性体２の上面の電
極１０は、例えば１６個のＬＳＩチップの電極と電気的
に接続することができるように配置されている。フレキ
シブル導電性体２の下面の電極１０は、設計仕様に応じ
て取り除き、その下面に露出している導電性細線９を配
線ベース１の上面の電極５に直接的に接続した態様とす
ることができる。なお、フレキシブル導電性体２の電極
１０は、両面ともバンプ構造またはフラットパッド構造
としたり、片面だけをバンプ構造とし他面をフラットパ
ッド構造のものとするなど設計仕様に応じて種々の態様
を採用することができる。
ーンゴムなどの絶縁性ゴムからなる絶縁性弾性部材７と
その上面および下面に例えばポリイミド層などの絶縁層
８とを有し、絶縁性弾性部材７および絶縁層８に複数の
貫通穴が形成されており、その貫通穴に金線または金メ
ッキが行われている真鍮線などの導電性細線９が埋め込
まれている。フレキシブル導電性体２の上面および下面
には導電性細線９と電気的に接続されている金フラット
パッドまたは金バンプなどの電極１０が形成されてい
る。本実施の形態のフレキシブル導電性体２の上面の電
極１０は、例えば１６個のＬＳＩチップの電極と電気的
に接続することができるように配置されている。フレキ
シブル導電性体２の下面の電極１０は、設計仕様に応じ
て取り除き、その下面に露出している導電性細線９を配
線ベース１の上面の電極５に直接的に接続した態様とす
ることができる。なお、フレキシブル導電性体２の電極
１０は、両面ともバンプ構造またはフラットパッド構造
としたり、片面だけをバンプ構造とし他面をフラットパ
ッド構造のものとするなど設計仕様に応じて種々の態様
を採用することができる。
【００２２】絶縁性弾性部材７の厚さは１ｍｍ程度であ
り、絶縁層８の厚さは２５μｍ程度であり、絶縁性弾性
部材７が絶縁層８の内部に挟まれた構造となっている。
また、絶縁性弾性部材７における複数の貫通穴は、絶縁
性弾性部材７の上面に対して傾斜（例えば、本実施の形
態では上面に対し４５度傾斜）して形成されており、そ
の貫通穴に導電性細線９が埋め込まれている。
り、絶縁層８の厚さは２５μｍ程度であり、絶縁性弾性
部材７が絶縁層８の内部に挟まれた構造となっている。
また、絶縁性弾性部材７における複数の貫通穴は、絶縁
性弾性部材７の上面に対して傾斜（例えば、本実施の形
態では上面に対し４５度傾斜）して形成されており、そ
の貫通穴に導電性細線９が埋め込まれている。
【００２３】本実施の形態の絶縁層８における複数の貫
通穴は、絶縁性弾性部材７と同時に形成されており、絶
縁層８の上面に対して傾斜（例えば、本実施の形態では
上面に対し４５度傾斜）して形成されており、その貫通
穴に導電性細線９が埋め込まれている。絶縁層８におけ
る複数の貫通穴の態様として、絶縁性弾性部材７とは別
の工程により形成し、絶縁層８の上面に対して垂直状に
形成されて、その貫通穴に埋め込まれた導電性部材に絶
縁性弾性部材７に埋め込まれている導電性細線９を電気
的に接続したものなど種々の態様とすることができる。
通穴は、絶縁性弾性部材７と同時に形成されており、絶
縁層８の上面に対して傾斜（例えば、本実施の形態では
上面に対し４５度傾斜）して形成されており、その貫通
穴に導電性細線９が埋め込まれている。絶縁層８におけ
る複数の貫通穴の態様として、絶縁性弾性部材７とは別
の工程により形成し、絶縁層８の上面に対して垂直状に
形成されて、その貫通穴に埋め込まれた導電性部材に絶
縁性弾性部材７に埋め込まれている導電性細線９を電気
的に接続したものなど種々の態様とすることができる。
【００２４】本実施の形態のマウント用基板は、配線ベ
ース１の上面に絶縁性弾性部材７を有するフレキシブル
導電性体２を電気的に接続していることにより、フレキ
シブル導電性体２の上面の電極１０に例えばＬＳＩチッ
プなどの半導体チップにおける電極を固定する際に、フ
レキシブル導電性体２に外部から荷重がかかっても、両
者の電極にかかる応力や接続方向にかかる力を緩和する
ことができる。また、フレキシブル導電性体２における
絶縁性弾性部材７に埋め込まれている導電性細線９は、
フレキシブル導電性体２の上面に対して傾斜して設けら
れていることにより、外部から荷重がかかっても、導電
性細線９が切断することを防止できる。
ース１の上面に絶縁性弾性部材７を有するフレキシブル
導電性体２を電気的に接続していることにより、フレキ
シブル導電性体２の上面の電極１０に例えばＬＳＩチッ
プなどの半導体チップにおける電極を固定する際に、フ
レキシブル導電性体２に外部から荷重がかかっても、両
者の電極にかかる応力や接続方向にかかる力を緩和する
ことができる。また、フレキシブル導電性体２における
絶縁性弾性部材７に埋め込まれている導電性細線９は、
フレキシブル導電性体２の上面に対して傾斜して設けら
れていることにより、外部から荷重がかかっても、導電
性細線９が切断することを防止できる。
【００２５】その結果、両者の電極の接続を確実に、し
かも高精度に行うことができるので、両者の電極の接続
の信頼性および電気的特性を向上させることができる。
かも高精度に行うことができるので、両者の電極の接続
の信頼性および電気的特性を向上させることができる。
【００２６】また、本実施の形態のマウント用基板は、
フレキシブル導電性体２の上面の電極１０のピッチを短
縮することができるので、微細加工化された短ピッチの
電極１０とすることができ、しかも電気的特性を向上さ
せた状態で配線ベース１の多ピン化を行うことができ
る。したがって、本実施の形態のマウント用基板によれ
ば、これに搭載するＬＳＩチップなどの半導体チップの
電極であるピンの多ピン化、各々のピン間の短ピッチ化
および高集積化を促進することができる。
フレキシブル導電性体２の上面の電極１０のピッチを短
縮することができるので、微細加工化された短ピッチの
電極１０とすることができ、しかも電気的特性を向上さ
せた状態で配線ベース１の多ピン化を行うことができ
る。したがって、本実施の形態のマウント用基板によれ
ば、これに搭載するＬＳＩチップなどの半導体チップの
電極であるピンの多ピン化、各々のピン間の短ピッチ化
および高集積化を促進することができる。
【００２７】（実施の形態２）図４は、本発明の他の実
施の形態であるマウント用基板を示す概略断面図であ
る。
施の形態であるマウント用基板を示す概略断面図であ
る。
【００２８】本実施の形態のマウント用基板は、前述し
た実施の形態１の配線ベース１の上面に螺旋状に卷かれ
た導電性細線９を有するフレキシブル導電性体２を電気
的に接続している。
た実施の形態１の配線ベース１の上面に螺旋状に卷かれ
た導電性細線９を有するフレキシブル導電性体２を電気
的に接続している。
【００２９】本実施の形態のフレキシブル導電性体２
は、絶縁性弾性部材７とその上面および下面に絶縁層８
とを有し、絶縁層８の上面に対して垂直に形成されてい
る貫通穴に埋め込まれた導電性部材１１と、絶縁性弾性
部材７に埋め込まれている導電性細線９とを電気的に接
続したものであり、導電性細線９は螺旋状に卷かれたも
のとしていることによって、導電性細線９がばねの機能
を有するものとなるので導電性細線９の弾性を高めるこ
とができる。
は、絶縁性弾性部材７とその上面および下面に絶縁層８
とを有し、絶縁層８の上面に対して垂直に形成されてい
る貫通穴に埋め込まれた導電性部材１１と、絶縁性弾性
部材７に埋め込まれている導電性細線９とを電気的に接
続したものであり、導電性細線９は螺旋状に卷かれたも
のとしていることによって、導電性細線９がばねの機能
を有するものとなるので導電性細線９の弾性を高めるこ
とができる。
【００３０】本実施の形態のマウント用基板は、前述し
た実施の形態１と同様にフレキシブル導電性体２の上面
の電極１０に例えばＬＳＩチップなどの半導体チップに
おける電極を固定する際に、フレキシブル導電性体２に
外部から荷重がかかっても、両者の電極にかかる応力や
接続方向にかかる力を緩和することができる。また、フ
レキシブル導電性体２における絶縁性弾性部材７に埋め
込まれている導電性細線９は、螺旋状に卷かれたものと
していることによって、導電性細線９がばねの機能を有
するものとなるので導電性細線９の弾性を高めることが
でき、外部から荷重がかかっても、導電性細線９が切断
することを防止できる。
た実施の形態１と同様にフレキシブル導電性体２の上面
の電極１０に例えばＬＳＩチップなどの半導体チップに
おける電極を固定する際に、フレキシブル導電性体２に
外部から荷重がかかっても、両者の電極にかかる応力や
接続方向にかかる力を緩和することができる。また、フ
レキシブル導電性体２における絶縁性弾性部材７に埋め
込まれている導電性細線９は、螺旋状に卷かれたものと
していることによって、導電性細線９がばねの機能を有
するものとなるので導電性細線９の弾性を高めることが
でき、外部から荷重がかかっても、導電性細線９が切断
することを防止できる。
【００３１】その結果、両者の電極の接続を確実に、し
かも高精度に行うことができるので、両者の電極の接続
の信頼性および電気的特性を向上させることができる。
かも高精度に行うことができるので、両者の電極の接続
の信頼性および電気的特性を向上させることができる。
【００３２】（実施の形態３）図５は、本発明の他の実
施の形態であるマウント用基板を用いた半導体装置を示
す概略断面図である。
施の形態であるマウント用基板を用いた半導体装置を示
す概略断面図である。
【００３３】本実施の形態の半導体装置は、前述した実
施の形態１のマウント用基板の上面に１６個のＬＳＩチ
ップ１２を固定したものである。
施の形態１のマウント用基板の上面に１６個のＬＳＩチ
ップ１２を固定したものである。
【００３４】すなわち、本実施の形態の半導体装置は、
前述した実施の形態１のマウント用基板の上面の電極１
０に各ＬＳＩチップ１２の例えばはんだバンプなどの電
極１３を電気的に接続して、各ＬＳＩチップ１２をマウ
ント用基板の上面の電極１０に固定した後、各ＬＳＩチ
ップ１２の上面に放熱フィン１４を接続材１５を用いて
設置しているものである。
前述した実施の形態１のマウント用基板の上面の電極１
０に各ＬＳＩチップ１２の例えばはんだバンプなどの電
極１３を電気的に接続して、各ＬＳＩチップ１２をマウ
ント用基板の上面の電極１０に固定した後、各ＬＳＩチ
ップ１２の上面に放熱フィン１４を接続材１５を用いて
設置しているものである。
【００３５】本実施の形態の半導体装置は、前述した実
施の形態１のマウント用基板の上面に複数のＬＳＩチッ
プ１２を固定したものであることにより、フレキシブル
導電性体２の上面の電極１０にＬＳＩチップ１２におけ
る電極１３を固定する際に、フレキシブル導電性体２に
外部から荷重がかかっても、両者の電極にかかる応力や
接続方向にかかる力を緩和することができる。
施の形態１のマウント用基板の上面に複数のＬＳＩチッ
プ１２を固定したものであることにより、フレキシブル
導電性体２の上面の電極１０にＬＳＩチップ１２におけ
る電極１３を固定する際に、フレキシブル導電性体２に
外部から荷重がかかっても、両者の電極にかかる応力や
接続方向にかかる力を緩和することができる。
【００３６】その結果、フレキシブル導電性体２の上面
の電極１０とＬＳＩチップ１２の電極１３の接続を確実
に、しかも高精度に行うことができるので、両者の電極
の接続の信頼性および電気的特性を向上させることがで
きる。
の電極１０とＬＳＩチップ１２の電極１３の接続を確実
に、しかも高精度に行うことができるので、両者の電極
の接続の信頼性および電気的特性を向上させることがで
きる。
【００３７】なお、本実施の形態の半導体装置の他の態
様として、前述した実施の形態２のマウント用基板の上
面に複数のＬＳＩチップ１２を固定しても、前述した本
実施の形態の半導体装置と同様な効果を得ることができ
る。
様として、前述した実施の形態２のマウント用基板の上
面に複数のＬＳＩチップ１２を固定しても、前述した本
実施の形態の半導体装置と同様な効果を得ることができ
る。
【００３８】また、マウント用基板の上面に複数のＬＳ
Ｉチップ１２などの半導体チップを固定する態様とし
て、多ピンＭＣＣ（Micro Carrier for LSI Chip）用パ
ッド、多ピンＣＣＢ（Controlled Collapse Bonding)用
パッドまたはＴＡＢ（Tape Automated Bonding）用電極
などの種々の電極構造を有するＬＳＩチップなどの半導
体チップを適用することができる。また、マウント用基
板の配線ベース１として、モジュール、マザーボード、
ドータボードまたはプリント基板などに適用できる他、
ＢＧＡ（Ball Grid Array)またはＰＧＡ（Pin Grid Arr
ay）などの種々のパッケージ構造のものにも適用でき、
マルチチップモジュール化したＬＳＩなどの半導体装置
とすることができる。
Ｉチップ１２などの半導体チップを固定する態様とし
て、多ピンＭＣＣ（Micro Carrier for LSI Chip）用パ
ッド、多ピンＣＣＢ（Controlled Collapse Bonding)用
パッドまたはＴＡＢ（Tape Automated Bonding）用電極
などの種々の電極構造を有するＬＳＩチップなどの半導
体チップを適用することができる。また、マウント用基
板の配線ベース１として、モジュール、マザーボード、
ドータボードまたはプリント基板などに適用できる他、
ＢＧＡ（Ball Grid Array)またはＰＧＡ（Pin Grid Arr
ay）などの種々のパッケージ構造のものにも適用でき、
マルチチップモジュール化したＬＳＩなどの半導体装置
とすることができる。
【００３９】（実施の形態４）図６は、本発明の他の実
施の形態であるマウント用基板を用いた半導体チップの
評価方法および半導体チップの評価装置を説明するため
の概略断面図である。
施の形態であるマウント用基板を用いた半導体チップの
評価方法および半導体チップの評価装置を説明するため
の概略断面図である。
【００４０】本実施の形態の半導体チップの評価方法に
ついて説明すると、ベビーボードと呼ばれているテスト
基板を適用した配線ベース１６の上面の電極１７に前述
した実施の形態１のフレキシブル導電性体２の下面の電
極１０を乗せた後、フレキシブル導電性体２の上面の電
極１０に放熱フィン１４が取り付けられているＬＳＩチ
ップ１２の電極１３を配置する。その後、ＬＳＩチップ
１２とフレキシブル導電性体２と配線ベース１６とを位
置決めした状態でそれらを保持部材１８により固定す
る。この場合、保持部材１８は、ＬＳＩチップ１２とフ
レキシブル導電性体２と配線ベース１６とを挟むことに
よって、三者の位置決めを行っており、しかも着脱可能
な状態で固定化を行っている。
ついて説明すると、ベビーボードと呼ばれているテスト
基板を適用した配線ベース１６の上面の電極１７に前述
した実施の形態１のフレキシブル導電性体２の下面の電
極１０を乗せた後、フレキシブル導電性体２の上面の電
極１０に放熱フィン１４が取り付けられているＬＳＩチ
ップ１２の電極１３を配置する。その後、ＬＳＩチップ
１２とフレキシブル導電性体２と配線ベース１６とを位
置決めした状態でそれらを保持部材１８により固定す
る。この場合、保持部材１８は、ＬＳＩチップ１２とフ
レキシブル導電性体２と配線ベース１６とを挟むことに
よって、三者の位置決めを行っており、しかも着脱可能
な状態で固定化を行っている。
【００４１】次に、この状態で複数のＬＳＩチップ１２
を例えばバーンイン装置などの評価装置に組み込んで、
スクリーニング試験などを行い、複数のＬＳＩチップ１
２を同時に評価する。評価後、評価装置からＬＳＩチッ
プ１２などを取り出して、保持部材１８をＬＳＩチップ
１２などから取り除くことにより、ＬＳＩチップ１２の
評価工程を終了する。
を例えばバーンイン装置などの評価装置に組み込んで、
スクリーニング試験などを行い、複数のＬＳＩチップ１
２を同時に評価する。評価後、評価装置からＬＳＩチッ
プ１２などを取り出して、保持部材１８をＬＳＩチップ
１２などから取り除くことにより、ＬＳＩチップ１２の
評価工程を終了する。
【００４２】本実施の形態の半導体チップの評価方法に
よれば、配線ベース１６の上面に前述した実施の形態１
のフレキシブル導電性体２を電気的に接続していること
により、フレキシブル導電性体２の上面の電極１０に複
数のＬＳＩチップ１２における電極１３を配置する際
に、フレキシブル導電性体２に外部から荷重がかかって
も、両者の電極にかかる応力や接続方向にかかる力を緩
和することができる。その結果、両者の電極の接続を確
実に、しかも高精度に行うことができるので、両者の電
極の接続の信頼性および電気的特性を向上させることが
できる。
よれば、配線ベース１６の上面に前述した実施の形態１
のフレキシブル導電性体２を電気的に接続していること
により、フレキシブル導電性体２の上面の電極１０に複
数のＬＳＩチップ１２における電極１３を配置する際
に、フレキシブル導電性体２に外部から荷重がかかって
も、両者の電極にかかる応力や接続方向にかかる力を緩
和することができる。その結果、両者の電極の接続を確
実に、しかも高精度に行うことができるので、両者の電
極の接続の信頼性および電気的特性を向上させることが
できる。
【００４３】また、本実施の形態の半導体チップの評価
方法によれば、複数のＬＳＩチップ１２とフレキシブル
導電性体２と配線ベース１６とを位置決めした状態でそ
れらを保持部材１８により固定した状態で、複数のＬＳ
Ｉチップ１２を同時に評価するものであることにより、
多数のＬＳＩチップ１２を同時に評価を容易に行うこと
ができる。また、ＬＳＩチップ１２の電極１３とテスト
基板を適用した配線ベース１６との接続の際に、はんだ
リフローやフラックス洗浄などを行う必要がなく、保持
部材１８を用いて多数のＬＳＩチップ１２とテスト基板
を適用した配線ベース１６の電気的な接続と着脱を簡単
に行うことができる。その結果、多数のＬＳＩチップ１
２を高信頼度をもって同時に評価を容易に行うことがで
き、半導体装置の製造コストを低減することができる。
方法によれば、複数のＬＳＩチップ１２とフレキシブル
導電性体２と配線ベース１６とを位置決めした状態でそ
れらを保持部材１８により固定した状態で、複数のＬＳ
Ｉチップ１２を同時に評価するものであることにより、
多数のＬＳＩチップ１２を同時に評価を容易に行うこと
ができる。また、ＬＳＩチップ１２の電極１３とテスト
基板を適用した配線ベース１６との接続の際に、はんだ
リフローやフラックス洗浄などを行う必要がなく、保持
部材１８を用いて多数のＬＳＩチップ１２とテスト基板
を適用した配線ベース１６の電気的な接続と着脱を簡単
に行うことができる。その結果、多数のＬＳＩチップ１
２を高信頼度をもって同時に評価を容易に行うことがで
き、半導体装置の製造コストを低減することができる。
【００４４】本実施の形態の半導体チップの評価装置に
よれば、前述した半導体チップの評価方法を適用したも
のであることにより、多数のＬＳＩチップ１２を高信頼
度をもって同時に評価を行うことができるので、評価す
る際のコストの低減化が図れ、その結果、半導体装置の
製造コストを低減することができる。
よれば、前述した半導体チップの評価方法を適用したも
のであることにより、多数のＬＳＩチップ１２を高信頼
度をもって同時に評価を行うことができるので、評価す
る際のコストの低減化が図れ、その結果、半導体装置の
製造コストを低減することができる。
【００４５】また、本実施の形態の半導体チップの評価
方法および評価装置によれば、保持部材１８を用いて多
数のＬＳＩチップ１２とテスト基板を適用した配線ベー
ス１６の電気的な接続と着脱を簡単に行うことができ
る。その結果、評価後の多数のＬＳＩチップ１２の評価
結果に応じた選別、ＬＳＩチップ１２の再度の評価操作
およびＬＳＩチップ１２の取り替え作業などを容易に行
うことができる。また、配線ベース１６およびフレキシ
ブル導電性体２の修正または補修作業などを容易に行う
ことができる。したがって、半導体チップを評価する際
のコストの低減化が図れ、その結果、半導体装置の製造
コストを低減することができる。
方法および評価装置によれば、保持部材１８を用いて多
数のＬＳＩチップ１２とテスト基板を適用した配線ベー
ス１６の電気的な接続と着脱を簡単に行うことができ
る。その結果、評価後の多数のＬＳＩチップ１２の評価
結果に応じた選別、ＬＳＩチップ１２の再度の評価操作
およびＬＳＩチップ１２の取り替え作業などを容易に行
うことができる。また、配線ベース１６およびフレキシ
ブル導電性体２の修正または補修作業などを容易に行う
ことができる。したがって、半導体チップを評価する際
のコストの低減化が図れ、その結果、半導体装置の製造
コストを低減することができる。
【００４６】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００４７】例えば、本発明のマウント用基板における
配線ベース１は、半導体装置を実装する種々のパッケー
ジにおける配線体または試験または検査などの種々の評
価を行う際に使用するテスト基板などの種々の配線ベー
スを適用することができる。
配線ベース１は、半導体装置を実装する種々のパッケー
ジにおける配線体または試験または検査などの種々の評
価を行う際に使用するテスト基板などの種々の配線ベー
スを適用することができる。
【００４８】また、本発明のマウント用基板における絶
縁性弾性部材７は、シリーコンゴムなどの絶縁性ゴムの
他に、ポリイミド系の樹脂または種々のポリマーなどの
弾性を有する絶縁物を材料とすることができる。
縁性弾性部材７は、シリーコンゴムなどの絶縁性ゴムの
他に、ポリイミド系の樹脂または種々のポリマーなどの
弾性を有する絶縁物を材料とすることができる。
【００４９】さらに、本発明のマウント用基板を用いた
半導体装置は、マウント用基板に固定したＬＳＩチップ
１２に設置している放熱フィン１４の他に、冷却ジャケ
ットなどの種々の付帯部品を設置することができる。本
発明のマウント用基板を用いた半導体装置は、計算機に
おけるメインフレームまたはワークステーション、パソ
コン、通信装置などの回路システムに使用されている半
導体チップなどをマウント用基板に搭載した態様とする
ことができる。
半導体装置は、マウント用基板に固定したＬＳＩチップ
１２に設置している放熱フィン１４の他に、冷却ジャケ
ットなどの種々の付帯部品を設置することができる。本
発明のマウント用基板を用いた半導体装置は、計算機に
おけるメインフレームまたはワークステーション、パソ
コン、通信装置などの回路システムに使用されている半
導体チップなどをマウント用基板に搭載した態様とする
ことができる。
【００５０】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００５１】（１）．本発明のマウント用基板によれ
ば、配線ベースの上面に絶縁性弾性部材を有するフレキ
シブル導電性体を電気的に接続していることにより、フ
レキシブル導電性体の上面の電極に半導体チップにおけ
る電極を固定する際に、フレキシブル導電性体に外部か
ら荷重がかかっても、両者の電極にかかる応力や接続方
向にかかる力を緩和することができる。また、フレキシ
ブル導電性体における絶縁性弾性部材に埋め込まれてい
る導電性細線は、フレキシブル導電性体の上面に対して
傾斜したものまたは螺旋状に卷かれたものとしているこ
とによって、外部から荷重がかかっても、導電性細線が
切断することを防止できる。その結果、両者の電極の接
続を確実に、しかも高精度に行うことができるので、両
者の電極の接続の信頼性および電気的特性を向上させる
ことができる。
ば、配線ベースの上面に絶縁性弾性部材を有するフレキ
シブル導電性体を電気的に接続していることにより、フ
レキシブル導電性体の上面の電極に半導体チップにおけ
る電極を固定する際に、フレキシブル導電性体に外部か
ら荷重がかかっても、両者の電極にかかる応力や接続方
向にかかる力を緩和することができる。また、フレキシ
ブル導電性体における絶縁性弾性部材に埋め込まれてい
る導電性細線は、フレキシブル導電性体の上面に対して
傾斜したものまたは螺旋状に卷かれたものとしているこ
とによって、外部から荷重がかかっても、導電性細線が
切断することを防止できる。その結果、両者の電極の接
続を確実に、しかも高精度に行うことができるので、両
者の電極の接続の信頼性および電気的特性を向上させる
ことができる。
【００５２】（２）．本発明のマウント用基板によれ
ば、フレキシブル導電性体の上面の電極のピッチを短縮
することができるので、微細加工化された短ピッチの電
極とすることができ、しかも電気的特性を向上させた状
態で配線ベースの多ピン化を行うことができる。したが
って、本実施の形態のマウント用基板によれば、これに
搭載するＬＳＩチップなどの半導体チップの電極である
ピンの多ピン化、各々のピン間の短ピッチ化および高集
積化を促進することができる。
ば、フレキシブル導電性体の上面の電極のピッチを短縮
することができるので、微細加工化された短ピッチの電
極とすることができ、しかも電気的特性を向上させた状
態で配線ベースの多ピン化を行うことができる。したが
って、本実施の形態のマウント用基板によれば、これに
搭載するＬＳＩチップなどの半導体チップの電極である
ピンの多ピン化、各々のピン間の短ピッチ化および高集
積化を促進することができる。
【００５３】（３）．本発明の半導体集積回路装置など
の半導体装置によれば、マウント用基板の上面に複数の
ＬＳＩチップなどの半導体チップを固定したものである
ことにより、フレキシブル導電性体の上面の電極に半導
体チップにおける電極を固定する際に、フレキシブル導
電性体に外部から荷重がかかっても、両者の電極にかか
る応力や接続方向にかかる力を緩和することができる。
その結果、フレキシブル導電性体の上面の電極と半導体
チップの電極の接続を確実に、しかも高精度に行うこと
ができるので、両者の電極の接続の信頼性および電気的
特性を向上させることができる。
の半導体装置によれば、マウント用基板の上面に複数の
ＬＳＩチップなどの半導体チップを固定したものである
ことにより、フレキシブル導電性体の上面の電極に半導
体チップにおける電極を固定する際に、フレキシブル導
電性体に外部から荷重がかかっても、両者の電極にかか
る応力や接続方向にかかる力を緩和することができる。
その結果、フレキシブル導電性体の上面の電極と半導体
チップの電極の接続を確実に、しかも高精度に行うこと
ができるので、両者の電極の接続の信頼性および電気的
特性を向上させることができる。
【００５４】（４）．本発明の半導体集積回路装置など
の半導体装置によれば、マウント用基板の上面に複数の
ＬＳＩチップなどの半導体チップを固定したものである
ことにより、多ピンＭＣＣ用パッド、多ピンＣＣＢ用パ
ッドまたはＴＡＢ用電極などの種々の電極構造を有する
ＬＳＩチップなどの半導体チップを適用することができ
る。また、マウント用基板の配線ベースとして、モジュ
ール、マザーボード、ドータボードまたはプリント基板
などに適用できる他、ＢＧＡまたはＰＧＡなどの種々の
パッケージ構造のものにも適用でき、マルチチップモジ
ュール化したＬＳＩなどの半導体装置とすることができ
る。
の半導体装置によれば、マウント用基板の上面に複数の
ＬＳＩチップなどの半導体チップを固定したものである
ことにより、多ピンＭＣＣ用パッド、多ピンＣＣＢ用パ
ッドまたはＴＡＢ用電極などの種々の電極構造を有する
ＬＳＩチップなどの半導体チップを適用することができ
る。また、マウント用基板の配線ベースとして、モジュ
ール、マザーボード、ドータボードまたはプリント基板
などに適用できる他、ＢＧＡまたはＰＧＡなどの種々の
パッケージ構造のものにも適用でき、マルチチップモジ
ュール化したＬＳＩなどの半導体装置とすることができ
る。
【００５５】（５）．本発明の半導体チップの評価方法
によれば、配線ベースの上面にフレキシブル導電性体を
電気的に接続していることにより、フレキシブル導電性
体の上面の電極に複数のＬＳＩチップにおける電極を配
置する際に、フレキシブル導電性体に外部から荷重がか
かっても、両者の電極にかかる応力や接続方向にかかる
力を緩和することができる。その結果、両者の電極の接
続を確実に、しかも高精度に行うことができるので、両
者の電極の接続の信頼性および電気的特性を向上させる
ことができる。
によれば、配線ベースの上面にフレキシブル導電性体を
電気的に接続していることにより、フレキシブル導電性
体の上面の電極に複数のＬＳＩチップにおける電極を配
置する際に、フレキシブル導電性体に外部から荷重がか
かっても、両者の電極にかかる応力や接続方向にかかる
力を緩和することができる。その結果、両者の電極の接
続を確実に、しかも高精度に行うことができるので、両
者の電極の接続の信頼性および電気的特性を向上させる
ことができる。
【００５６】（６）．本発明の半導体チップの評価方法
によれば、複数のＬＳＩチップとフレキシブル導電性体
と配線ベースとを位置決めした状態でそれらを保持部材
により固定した状態で、複数のＬＳＩチップを同時に評
価するものであることにより、多数のＬＳＩチップを同
時に評価を容易に行うことができる。また、ＬＳＩチッ
プの電極とテスト基板を適用した配線ベースとの接続の
際に、はんだリフローやフラックス洗浄などを行う必要
がなく、保持部材を用いて多数のＬＳＩチップとテスト
基板を適用した配線ベースの電気的な接続と着脱を簡単
に行うことができる。その結果、多数のＬＳＩチップを
高信頼度をもって同時に評価を容易に行うことができ、
半導体装置の製造コストを低減することができる。
によれば、複数のＬＳＩチップとフレキシブル導電性体
と配線ベースとを位置決めした状態でそれらを保持部材
により固定した状態で、複数のＬＳＩチップを同時に評
価するものであることにより、多数のＬＳＩチップを同
時に評価を容易に行うことができる。また、ＬＳＩチッ
プの電極とテスト基板を適用した配線ベースとの接続の
際に、はんだリフローやフラックス洗浄などを行う必要
がなく、保持部材を用いて多数のＬＳＩチップとテスト
基板を適用した配線ベースの電気的な接続と着脱を簡単
に行うことができる。その結果、多数のＬＳＩチップを
高信頼度をもって同時に評価を容易に行うことができ、
半導体装置の製造コストを低減することができる。
【００５７】（７）．本発明の半導体チップの評価装置
によれば、前述した半導体チップの評価方法を適用した
ものであることにより、多数のＬＳＩチップを高信頼度
をもって同時に評価を行うことができるので、半導体チ
ップを評価する際のコストの低減化が図れ、その結果、
半導体装置の製造コストを低減することができる。
によれば、前述した半導体チップの評価方法を適用した
ものであることにより、多数のＬＳＩチップを高信頼度
をもって同時に評価を行うことができるので、半導体チ
ップを評価する際のコストの低減化が図れ、その結果、
半導体装置の製造コストを低減することができる。
【００５８】（８）．本発明の半導体チップの評価方法
および評価装置によれば、保持部材を用いて多数のＬＳ
Ｉチップとテスト基板を適用した配線ベースの電気的な
接続と着脱を簡単に行うことができる。その結果、評価
後の多数のＬＳＩチップの評価結果に応じた選別、ＬＳ
Ｉチップの再度の評価操作およびＬＳＩチップの取り替
え作業などを容易に行うことができる。また、配線ベー
スおよびフレキシブル導電性体の修正または補修作業な
どを容易に行うことができる。したがって、半導体チッ
プを評価する際のコストの低減化が図れ、その結果、半
導体装置の製造コストを低減することができる。
および評価装置によれば、保持部材を用いて多数のＬＳ
Ｉチップとテスト基板を適用した配線ベースの電気的な
接続と着脱を簡単に行うことができる。その結果、評価
後の多数のＬＳＩチップの評価結果に応じた選別、ＬＳ
Ｉチップの再度の評価操作およびＬＳＩチップの取り替
え作業などを容易に行うことができる。また、配線ベー
スおよびフレキシブル導電性体の修正または補修作業な
どを容易に行うことができる。したがって、半導体チッ
プを評価する際のコストの低減化が図れ、その結果、半
導体装置の製造コストを低減することができる。
【図１】本発明の一実施の形態であるマウント用基板を
示す概略平面図である。
示す概略平面図である。
【図２】図１におけるＡ−Ａ矢視断面を示す概略断面図
である。
である。
【図３】図２の一部を拡大して示す概略断面図である。
【図４】本発明の他の実施の形態であるマウント用基板
を示す概略断面図である。
を示す概略断面図である。
【図５】本発明の他の実施の形態であるマウント用基板
を用いた半導体装置を示す概略断面図である。
を用いた半導体装置を示す概略断面図である。
【図６】本発明の他の実施の形態であるマウント用基板
を用いた半導体チップの評価方法および評価装置を説明
するための概略断面図である。
を用いた半導体チップの評価方法および評価装置を説明
するための概略断面図である。
１ 配線ベース ２ フレキシブル導電性体 ３ 配線層 ４ 絶縁膜 ５ 電極 ６ 外部電極 ７ 絶縁性弾性部材 ８ 絶縁層 ９ 導電性細線 １０ 電極 １１ 導電性部材 １２ ＬＳＩチップ １３ 電極 １４ 放熱フィン １５ 接続材 １６ 配線ベース １７ 電極 １８ 保持部材
Claims (9)
- 【請求項１】 複数の半導体チップを電気的に接続する
フレキシブル導電性体が配線ベースの上面に電気的に接
続されたマウント用基板であって、前記フレキシブル導
電性体は、絶縁性弾性部材の上面および下面に絶縁層が
設けられていると共に、前記絶縁性弾性部材および前記
絶縁層に形成されている複数の貫通穴に導電性細線が埋
め込まれており、前記フレキシブル導電性体の上面には
前記導電性細線と電気的に接続された電極が形成されて
いることを特徴とするマウント用基板。 - 【請求項２】 請求項１記載のマウント用基板におい
て、前記フレキシブル導電性体の下面に前記導電性細線
と電気的に接続された電極が形成されていることを特徴
とするマウント用基板。 - 【請求項３】 請求項１または２記載のマウント用基板
において、前記導電性細線は、前記絶縁性弾性部材の上
面に対し傾斜していることを特徴とするマウント用基
板。 - 【請求項４】 請求項１または２記載のマウント用基板
において、前記導電性細線は、螺旋状に卷かれているこ
とを特徴とするマウント用基板。 - 【請求項５】 請求項１〜４のいずれか１項に記載のマ
ウント用基板において、前記絶縁性弾性部材は絶縁性ゴ
ムであり、前記絶縁層はポリイミドからなることを特徴
とするマウント用基板。 - 【請求項６】 請求項１〜５のいずれか１項に記載のマ
ウント用基板の上面の電極に半導体チップの電極が固定
されていることを特徴とする半導体装置。 - 【請求項７】 請求項６記載の半導体装置において、前
記半導体チップはＬＳＩチップであることを特徴とする
半導体装置。 - 【請求項８】 請求項１〜５のいずれか１項に記載のマ
ウント用基板の上面の電極に半導体チップの電極を電気
的に接続する工程と、前記マウント用基板を用いて前記
半導体チップの評価を行う工程と、評価後、前記マウン
ト用基板から前記半導体チップを取り除く工程とを有す
ることを特徴とする半導体チップの評価方法。 - 【請求項９】 請求項１〜５のいずれか１項に記載のマ
ウント用基板の上面の電極に複数の半導体チップの電極
が電気的に接続されている状態をもって評価装置に組み
込み、前記マウント用基板を用いて前記半導体チップの
評価を行うことを特徴とする半導体チップの評価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05631596A JP3707857B2 (ja) | 1996-03-13 | 1996-03-13 | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05631596A JP3707857B2 (ja) | 1996-03-13 | 1996-03-13 | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09246459A true JPH09246459A (ja) | 1997-09-19 |
| JP3707857B2 JP3707857B2 (ja) | 2005-10-19 |
Family
ID=13023732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05631596A Expired - Fee Related JP3707857B2 (ja) | 1996-03-13 | 1996-03-13 | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3707857B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200496306Y1 (ko) * | 2022-05-16 | 2022-12-26 | 주식회사 엠이티 | Bga칩 테스트용 변환기판 조립체 |
-
1996
- 1996-03-13 JP JP05631596A patent/JP3707857B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200496306Y1 (ko) * | 2022-05-16 | 2022-12-26 | 주식회사 엠이티 | Bga칩 테스트용 변환기판 조립체 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3707857B2 (ja) | 2005-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534784A (en) | Method for probing a semiconductor wafer | |
| US6208025B1 (en) | Microelectronic component with rigid interposer | |
| US6370032B1 (en) | Compliant microelectronic mounting device | |
| US5468157A (en) | Non-destructive interconnect system for semiconductor devices | |
| JP5079493B2 (ja) | マルチ・チップ・モジュールの製造方法 | |
| US6358627B2 (en) | Rolling ball connector | |
| US7129730B2 (en) | Probe card assembly | |
| JP2000306961A (ja) | プローブカード及び半導体装置の試験方法 | |
| US20050088190A1 (en) | Modularized probe head | |
| JP2000512065A (ja) | 超小型電子素子のコネクタ | |
| JPH10223826A (ja) | 半導体装置の実装構造および実装方法 | |
| JP2004138405A (ja) | 半導体装置測定用プローブ | |
| US20010040464A1 (en) | Electric contact device for testing semiconductor device | |
| KR20060130683A (ko) | 반도체 집적회로 장치의 제조 방법 | |
| US5568057A (en) | Method for performing a burn-in test | |
| JP2003506833A (ja) | コンプライアンスを制御したファインピッチ配線 | |
| US5086335A (en) | Tape automated bonding system which facilitate repair | |
| JP2004138391A (ja) | 半導体装置の製造方法 | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JP3707857B2 (ja) | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 | |
| US6281693B1 (en) | Semiconductor device test board and a method of testing a semiconductor device | |
| JP3318891B2 (ja) | メンブレン型プローブ装置 | |
| JP2000321303A (ja) | プローブカード及びコンタクタ | |
| JP2921995B2 (ja) | 多層配線基板の検査方法 | |
| JP3891728B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050623 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050802 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |