JPH10223826A - 半導体装置の実装構造および実装方法 - Google Patents

半導体装置の実装構造および実装方法

Info

Publication number
JPH10223826A
JPH10223826A JP9020575A JP2057597A JPH10223826A JP H10223826 A JPH10223826 A JP H10223826A JP 9020575 A JP9020575 A JP 9020575A JP 2057597 A JP2057597 A JP 2057597A JP H10223826 A JPH10223826 A JP H10223826A
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting
tape carrier
electrode
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9020575A
Other languages
English (en)
Other versions
JP2980046B2 (ja
Inventor
Hironobu Ikeda
博伸 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9020575A priority Critical patent/JP2980046B2/ja
Priority to US09/015,079 priority patent/US6087716A/en
Priority to DE69834064T priority patent/DE69834064T2/de
Priority to EP98250036A priority patent/EP0856889B1/en
Priority to KR1019980002765A priority patent/KR100281667B1/ko
Priority to CN98100094A priority patent/CN1124652C/zh
Publication of JPH10223826A publication Critical patent/JPH10223826A/ja
Application granted granted Critical
Publication of JP2980046B2 publication Critical patent/JP2980046B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/453—Leadframes comprising flexible metallic tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の電気特性を容易に検査できると
ともに半導体装置の外形と略同一な大きさの半導体装置
の実装構造を提供する。 【解決手段】 半導体装置１０と、この半導体装置１０
の下部に配置された接続基板３０と、一端が半導体装置
１０の外部接続端子１２に接続されて折り返されるとと
もに他端が接続基板３０上に設けられたリード２０とを
含む。接続基板３０は複数のキャリア基板３１、３２、
３３および３４から構成される。複数のキャリア基板３
１、３２、３３、および３４の各々は直角ニ等辺三角形
形状を呈しており、半導体装置１０の下部で略四角形形
状に形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の実装
構造およびその実装方法に関し、特に半導体装置と略同
一な大きさで実装することができる半導体装置の実装構
造に関する。
【０００２】
【従来の技術】従来この種の半導体装置の実装構造が特
表平７−５０９３５２号公報に開示されている。
【０００３】この公報記載の半導体装置の実装構造で
は、シート状の支持構造体にギャップが設けられ該支持
構造体が中央部と外側固定素子とに分割される。該中央
部に複数の中央端子が設けられるとともに該外側固定素
子に複数の外部端子が設けられ、複数の中央端子と複数
の外側端子との各々が上記ギャップを介して接続するリ
ードが設けられる。該支持構造体を半導体装置に重ね合
わせ、該半導体装置の周辺部に配置されている複数の電
極と上記支持構造体のギャップ上に位置するリードとを
各々接続することによって、半導体装置の外形より内側
に電極、すなわち、前記中央端子が設けられた半導体装
置の実装構造が実現される。
【０００４】
【発明が解決しようとする課題】一般に、半導体装置単
体では詳細な特性検査や回路動作検査が困難であるた
め、パッケージとして実装された状態で検査が実施され
る。これにより、検査用ソケット等の治具が脱着容易に
なる。
【０００５】しかしながら、上述の従来技術では、半導
体装置の回路面上に外部との電気的導通を取るための中
央端子が設けられているため、実装後の半導体装置検査
工程において中央端子に検査用電極が押しつけられる
と、検査用電極の押圧力が半導体装置の回路面に直接加
わってしまう。例えば、中央端子の数が１００であり、
検査用電極が導通を取るために必要な押圧力が端子当た
り５０グラムであるとした場合、押圧力の合計は５００
０グラムとなってしまうため、該押圧力が半導体装置の
回路面に加わったときには該半導体装置を破壊してしま
う危険性がある。このように、上述の従来技術では、半
導体装置の回路面上に端子が設けられているため、パッ
ケージの信頼性に悪影響を及ぼしてしまうという問題が
ある。
【０００６】また、上記検査方法とは別の検査方法とし
て、パッケージを検査用基板に半田付け実装を行って検
査を実施し、検査完了後に該検査用基板から該パッケー
ジを取り外すという方法がある。しかしながら、この方
法は時間やコストがかかるだけでなく、検査用基板への
取り付け及び取り外しを行う場合にに半田溶融温度まで
パッケージの温度を上昇させる必要があるため、パッケ
ージ自身の熱履歴が増加し、この結果、パッケージの信
頼性へ悪影響を及ぼしてしまうという問題がある。
【０００７】本発明の目的は、パッケージ外形がＬＳＩ
チップ外形と略同一な大きさであり高密度実装が可能な
半導体装置の実装構造を提供することにある。
【０００８】また、本発明の他の目的は、検査工程にお
いて半導体装置の回路面に押圧力を加えずにすむ半導体
装置の実装構造を提供することにある。
【０００９】さらに、本発明の他の目的は、検査工程に
おいて、検査用基板に半田付け実装を行う場合に半導体
装置に熱を加えずにすむ半導体装置の実装構造を提供す
ることにある。
【００１０】また、本発明の他の目的は、従来の標準的
なＴＡＢ実装プロセスを用いて実装面が半導体装置の主
面の外形と略同一な大きさを有する半導体装置の実装構
造を提供することにある。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に本発明の半導体装置の実装構造は、半導体装置と、こ
の半導体装置の下部に配置された接続基板と、一端が前
記半導体装置の外部接続端子に接続されて折り返される
とともに他端が前記接続基板の所定の配線に接続された
リードとを含む。
【００１２】また、本発明の他の半導体装置の実装構造
は、前記接続基板は複数の実装用電極が設けられた実装
面を含み、前記所定の配線と前記複数の実装用電極とが
接続されていることを特徴とする。
【００１３】さらに、本発明の他の半導体装置の実装構
造は、前記接続基板は複数の実装用電極が設けられた実
装面を含み、前記所定の配線は前記接続基板の前記実装
面と異なる主面に設けられていることを特徴とする。
【００１４】また、本発明の他の半導体装置の実装構造
は、前記接続基板は複数の可撓性基板から構成されるこ
とを特徴とする。
【００１５】さらに、本発明の他の半導体装置の実装構
造は、前記複数の可撓性基板から構成される前記接続基
板は前記半導体集積装置の外形と同一または類似の形状
に形成されていることを特徴とする。
【００１６】また、本発明の他の半導体装置の実装構造
は、前記複数の可撓性基板の各々の形状は直角２等辺三
角形であることを特徴とする。
【００１７】さらに、本発明の他の半導体装置の実装構
造は、前記半導体装置と前記基板との間隙および前記リ
ードを封止する封止樹脂を含む。
【００１８】また、本発明の他の半導体装置の実装構造
は、前記半導体装置と前記接続基板との間に設けられ、
該半導体装置および該基板の各々に当接する絶縁膜を含
む。
【００１９】さらに、本発明の他の半導体装置の実装構
造は、前記複数の実装用電極が格子状に配置されている
ことを特徴とする。
【００２０】また、本発明の他の半導体装置の実装構造
は、下面に外部接続端子が設けられた半導体装置と、実
装面に実装用電極が設けられ該実装面と反対の面および
前記半導体装置の下面が対向する向きに積み重ねられた
接続基板と、前記外部接続端子と前記実装用電極とを接
続するよう折り返されたリードとを含む。
【００２１】さらに、本発明の他の半導体装置の実装構
造は、下面に外部接続端子が設けられた半導体装置と、
実装面に実装用電極が設けられるとともに該実装面と反
対の面に配線が設けられ前記半導体装置の下面と該実装
面と反対の面とが対向する向きに積み重ねられた接続基
板と、前記外部接続端子と前記配線とを接続するよう折
り返されたリードとを含む。
【００２２】また、本発明の他の半導体装置の実装構造
は、前記接続基板は該接続基板を貫通し前記実装用電極
と前記配線とを接続するスルーホールを含む。
【００２３】本発明の半導体装置の実装方法は、実装用
電極と該実装用電極に接続されたリードと該リードの一
端が突出するデバイスホールとが設けられたテープキャ
リアを用いて下面に外部接続電極が設けられた半導体装
置を実装する半導体装置の実装方法であって、前記半導
体装置の外部接続電極を前記テープキャリアの前記デバ
イスホールに突出した前記リードの一端に接続して該半
導体装置を該テープキャリアに搭載する工程と、前記半
導体装置が搭載されたテープキャリアを前記実装用電極
が設けられている外形に沿って切り抜く工程と、切り抜
かれた前記テープキャリアを前記リード上の点を中心と
して折り返す工程と、前記半導体装置と折り返された前
記テープキャリアとを固定する工程とを含む。
【００２４】また、本発明の他の半導体装置の実装方法
は、前記半導体装置が搭載された前記テープキャリア上
にデバイスホールの１辺を斜辺とする直角２等辺三角形
状に電極を配置させる工程を含む。
【００２５】さらに、本発明の他の半導体装置の実装方
法は、実装用電極と該実装用電極に接続されたリードと
該リードの一端が突出するデバイスホールとが設けられ
たテープキャリアを用いて下面に外部接続電極が設けら
れた半導体装置を実装する半導体装置の実装方法であっ
て、前記半導体装置の外部接続電極を前記テープキャリ
アの前記デバイスホールに突出した前記リードの一端に
接続して該半導体装置を該テープキャリアに搭載する工
程と、前記半導体装置が搭載されたテープキャリアを前
記実装用電極が設けられている外形に沿って切り抜く工
程と、切り抜かれた前記テープキャリアと前記半導体装
置とで絶縁部材を挟み込むように該テープキャリアを前
記リード上の点を中心として折り返す工程と、前記半導
体装置と折り返された前記テープキャリアとを固定する
工程とを含む。
【００２６】
【発明の実施の形態】次に本発明の半導体装置の実装構
造の実施の形態について図面を参照して詳細に説明す
る。
【００２７】図１を参照すると、本発明の半導体装置の
実装構造の第一の実施の形態は、半導体装置１０と、こ
の半導体装置１０の下部に配置された接続基板３０と、
一端が半導体装置１０の外部接続電極１２に接続されて
折り返されるとともに他端が接続基板３０上の実装用電
極４０に接続されたリード２０とを含む。
【００２８】接続基板３０は、該接続基板３０の実装用
電極４０が設けられた主面が半導体装置１０の回路面１
１と対抗しない向きに配置されている。接続基板３０の
実装用電極４０が設けられた主面には実装用電極４０に
接続された配線が設けられている。
【００２９】外部接続電極１２は半導体装置１０の回路
面１１の周辺部に設けられたＴＡＢボンディング用の電
極である。
【００３０】リード２０は、半導体装置１０の回路面１
１に設けられた外部接続電極１２と接続基板３０の実装
用電極４０とを接続するように折り返されており、イン
ナーリード部２１と折り返し部２２とアウターリード部
２３とを含む。リード２０は銅に金メッキが施されてい
るものが好ましい。銅は抵抗値が低いため配線抵抗を減
らすことができ、配線間の電圧降下を抑えることができ
る。金メッキは母材の銅の酸化を防ぎ、同時に半導体装
置１０の外部接続電極１２との接続を容易にする。
【００３１】インナーリード部２１は半導体装置１０の
回路面１１上に配置された外部接続電極１２に接続され
ている。
【００３２】アウターリード部２３は接続基板３０に設
けられた複数の実装用電極４０に接続されている。
【００３３】折り返し部２２は、インナーリード部２１
とアウターリード部２３との間に設けられ、リード２０
が１８０度折曲げられた部位である。
【００３４】図１および図２を参照すると、接続基板３
０は、１枚のキャリアフィルムから形抜きされて形成さ
れた複数のキャリア基板によって構成される。本実施の
形態では、接続基板３０は４枚のキャリア基板３１、３
２、３３および３４から構成され、半導体装置１０の外
形と同一または類似の形状に形成される。キャリア基板
３１、３２、３３および３４の各々の形状は直角２等辺
三角形の形状を呈するよう形成されるのが好ましい。こ
のとき、４つのキャリア基板３１、３２、３３および３
４は正方形の形状が形成されるよう配置される。また、
キャリア基板３１、３２、３３および３４の材質はポリ
イミドであることが望ましい。
【００３５】実装用電極４０は、接続基板３０上に格子
状に設けられている。本実施の形態では、実装用電極４
０を１２０個備えている。実装用電極４０のピッチを
１．２７ｍｍで配列した場合、小型ＬＳＩパッケージ１
００の外形は１７ｍｍ×１７ｍｍ程度であり、半導体装
置１０の外形としては約１５ｍｍ×１５ｍｍ程度、各辺
の外部接続電極１２は３０個であり、ピッチは０．５ｍ
ｍ程度のものに採用可能である。以下の図面では本発明
の構造を理解し易くするため外部接続電極１２の数やリ
ード２０の数を少なく描いている。
【００３６】半導体装置１０と接続基板３０の間には封
止樹脂５０が充填されている。封止樹脂５０はリード２
０も覆っている。
【００３７】図３を参照すると、本実施の形態の半導体
装置の実装構造を有する半導体パッケージ１００が配線
基板２００に実装されている。半導体パッケージ１００
の実装用電極４０と配線基板２００上の接続パッド２０
１とが半田６０によって接続される。
【００３８】図４を参照すると、複数の半導体パッケー
ジ１００が配線基板２００に高密度に実装される。
【００３９】次に本発明の半導体装置の実装構造の製造
方法について図面を参照して詳細に説明する。
【００４０】図５および図６を参照すると、テープキャ
リア３００にデバイスホール３１０と実装用電極４０と
が設けられる。
【００４１】テープキャリア３００は有機絶縁材料テー
プ上に金属配線が施されたものである。有機絶縁材料テ
ープの材料はポリイミドが好ましい。耐溶剤性、耐熱性
が高く、電子部品パッケージを製造する加熱工程や洗浄
工程等によるダメージを受けず、電子部品パッケージ用
材料として非常に適しているからである。
【００４２】金属配線の材料は銅の母材に金メッキを施
したものが好ましい。
【００４３】テープキャリア３００の有機絶縁材料テー
プ表面に銅箔層を接着剤を用いて貼り合わせ、半導体装
置１０取り付け用のデバイスホール３１０に突出するイ
ンナーリード部２１を有するリード２０のパターンと、
有機絶縁材料テープの片面に配線基板２００との接続端
子となる実装用電極４０が形成される。
【００４４】実装用電極４０はデバイスホール８の各辺
を底辺とする直角二等辺三角形状に配列される。この理
由は後述するがＬＳＩパッケージ組み立てが完了したと
き外部電極の数が多く、効率的に配置できるからであ
る。
【００４５】また、実装用電極４０とリード２０間のテ
ープキャリア３００上の導体配線はソルダーレジスト等
の絶縁材料の塗布を施しておく。この理由は組み立てら
れたＬＳＩパッケージとして配線基板２００上に半田付
け実装するときに露出するリード２０間でのショートを
防ぐためである。
【００４６】図７を参照すると、テープキャリア３００
のデバイスホール３１０に半導体装置１０が搭載され
る。まず、テープキャリア３００の実装用電極４０が設
けられていない主面と半導体装置１０の回路面１１とが
対向させられる。次に、半導体装置１０の回路面１１に
設けられた外部接続電極１２とテープキャリア３００の
デバイスホール３１０内に突出したインナーリード部２
１とが重なり合うように位置合わせが行われ、インナー
リード部２１と外部接続電極１２とがボンディング接続
される。
【００４７】外部接続電極１２の表面には金メッキが施
されており、インナーリード部２１の金メッキと金金熱
圧着ボンディングにより接続が行われる。この工程を完
了することによって半導体装置１０の外部接続電極１２
とテープキャリア３００上の実装用電極４０とが電気的
に接続される。
【００４８】この状態では半導体装置１０の電気検査を
非常に容易に行うことが可能である。一般に、半導体装
置の外部接続電極のピッチは非常に微細であり、面積も
非常に小さく、かつ、該半導体装置の回路面のすぐ近く
に配置されている。このため、検査用のソケットを作る
のが非常に困難であり、コストも非常にかかる。微細な
検査用プローブ等を用いて半導体装置の外部接続電極に
該プローブを接触させる場合、誤って回路面に触れ半導
体装置を破壊する危険性がある。本発明の構造ではテー
プキャリア３００の実装用電極４０を表裏から挟み込む
ような圧接型コネクタ等を用いることにより非常に簡単
に半導体装置との導通を取ることが可能であり、かつ半
導体装置１には触れる必要が無いため半導体装置１にダ
メージを与えることがない。電気検査にて良品と判断さ
れた物は次の組立工程へ進む。
【００４９】図８および図９を参照すると、テープキャ
リア３００が型抜きされる。半導体装置１０の各辺に接
続されたテープキャリア３００の実装用電極４０を囲む
ように同じ外形の直角二等辺三角形で切断し、４つの型
抜きされたキャリア基板３１、３２、３３および３４に
分割される。
【００５０】図１０を参照すると、分割された各辺の４
個のキャリア基板３１、３２、３３および３４を半導体
装置１０の外部接続電極１２から外側へ突出したリード
の部分を中心に半導体装置１０の回路面２上に１８０度
折り返される。型抜きされたキャリア基板３１、３２、
３３および３４はそれぞれ直角二等辺三角形であるた
め、半導体装置１０の回路面１１上で正方形を呈する接
続基板３０が形成される。接続基板３０は半導体装置１
０の回路面１１のほぼ全面を覆い尽くすので実装用電極
４０を数多く、効率的に配置することができる。
【００５１】図１を参照すると、接続基板３０と半導体
装置１０の回路面との間および折り返されたリード２０
を覆うように封止樹脂５０が充填される。加熱が必要な
場合は加熱硬化される。封止樹脂５０の材料としては、
通常のプラスチックパッケージに採用されている絶縁性
モールド樹脂材料でよいが、接続基板３０と半導体装置
１０の回路面１１との間隙が小さい場合封止材料が内部
まで流れ込み難い場合がある。その場合は粘性を柔らか
くした絶縁性エポキシ樹脂等が好ましい。
【００５２】図３を参照すると、本実施の形態の半導体
装置の実装構造を有する半導体パッケージ１００が配線
基板２００上に実装される。一つの実装方法として例を
あげると、通常使用されているＢＧＡ（ボールグリッド
アレイ）と同様に、まず半導体パッケージ１００の実装
用電極４０上に半田ボールを供給し、配線基板２００上
の接続パッド２０１上にはクリーム半田をスクリーン印
刷で供給する。次に、半導体パッケージ１００を配線基
板２００上の接続パッド２０１に位置合わせして搭載
し、加熱リフローを行うことにより実装が完了する。半
田としてＳｎ６３／Ｐｂ３７Ｗｔ％の共晶半田が使用さ
れる場合、加熱リフローの温度は２１０度ぐらいが好ま
しい。
【００５３】このように、本実施の形態では、半導体装
置１０がテープキャリア３００に搭載されたときに該半
導体装置１０の検査が行われ、検査後にテープキャリア
３００を形抜きしてキャリア基板３１、３２、３３およ
び３４を形成し、該キャリア基板３１、３２、３３およ
び３４が半導体装置１０の回路面１１と対向するよう折
り返される。このため、半導体装置１０を検査するとき
には、実装用端子４０が半導体装置１０上に存在してい
ないため、検査用の治具が半導体装置１０に触れること
が無く、半導体装置１０にダメージを与えずにすむとい
う効果がある。また、配線基板２００に搭載する場合に
は、外形が半導体装置１０の主面の外形と略同一な大き
さであるとともに実装用電極４０の数が多い半導体装置
の実装構造が得られるという効果もある。
【００５４】また、キャリア基板３１、３２、３３およ
び３４の各々がデバイスホール３１０の各辺を底辺とす
る二等辺三角形形状に切断されて半導体装置１０の回路
面１１に折り返されるため、キャリア基板３１、３２、
３３および３４によって略正方形状を呈した実装面が得
られる。このため、配線基板２００との接続に用いられ
る実装用電極４０をより多く設けることができる。
【００５５】次に、本発明の第二の実施の形態につい
て、図面を参照して詳細に説明する。この第二の実施の
形態の特徴は接続基板３０と半導体装置１０の回路面１
１との間に絶縁性シート７０が設けられている点にあ
る。他の構成は第一の実施の形態と同様である。
【００５６】図１１（ｂ）を参照すると、絶縁性シート
７０が半導体装置１０の回路面１１および接続基板３０
の間に設けられており、回路面１１および接続基板３０
のそれぞれと当接されている。絶縁性シート７０は接続
基板３０を構成するキャリア基板３１、３２、３３およ
び３４の各々が半導体装置１０の回路面１１に折り返さ
れた場合、キャリア基板３１、３２、３３および３４に
よって構成される実装面が平坦になるような厚さに形成
される。
【００５７】絶縁性シート７０の材料はシリコーンラバ
ーシートが好ましい。シリコーンラバーは弾性を有して
おり、キャリア基板３１、３２、３３および３４を折り
返して当説させたときに半導体装置１０の回路面１１に
加わる力をシリコーンラバーが分散させるため、該回路
面１１へのダメージを軽減することができる。
【００５８】次に本実施の形態の製造方法について説明
する。
【００５９】図１２（ａ）を参照すると、半導体装置１
０の回路面１１に外部接続電極１２より内側に入る大き
さの絶縁性シート７０が配けられる。
【００６０】図１２（ｂ）を参照すると、キャリア基板
３１、３２、３３および３４を折り返して絶縁性シート
７０に当接させる。この状態で封止樹脂７が充填され
る。
【００６１】このように、本実施の形態によると、半導
体装置１０の回路面１１と接続基板３０との間に絶縁性
シート７０が設けられるため、接続基板３０の平坦度を
より向上させることができる。
【００６２】上記実施の形態において、絶縁性シート７
０の表裏に粘着材を施してもよい。このとき、半導体装
置をさらに容易に実装することができる。
【００６３】次に、本発明の第三の実施の形態につい
て、図面を参照して詳細に説明する。この第三の実施の
形態の特徴はリードの下部に基板が設けられている点に
ある。他の構成は第一の実施の形態と同様である。
【００６４】図１３を参照すると、接続基板８０はリー
ド２０の下部に設けられている。すなわち、リード２０
のアウターリード部２３は接続基板８０の実装面とは異
なる主面に接続されている。接続基板８０には、アウタ
ーリード部２３が接続される電極と、この電極と接続さ
れ接続基板８０を貫通するスルーホール８１と、スルー
ホール８１に接続され接続基板８０の実装面に設けられ
た配線８２と、配線８２に接続された複数の実装用電極
４１が設けられている。複数の実装用電極４１の各々
は、接続基板８０に貫通されたスルーホール８１を介し
てリード２０と電気的に接続される。
【００６５】次に、本実施の形態の製造方法について説
明する。
【００６６】テープキャリアの両主面の所望の位置に配
線が施され、該両主面の配線を互いに接続するスルーホ
ール８１が設けられる。テープキャリアの一方の主面に
リード２０が設けられ、他方の主面に実装用電極４１が
設けられる。テープキャリアの実装用電極４１が設けら
れている主面と半導体装置１０の回路面１１とが対向さ
せられ位置合わせされてインナーリード部２１と外部接
続電極１２とがボンディング接続される。この後の工程
は、上記第一の実施の形態と同様である。
【００６７】このように、本実施の形態によると、リー
ド２０の下部に接続基板３０が設けられるため、配線基
板２００に搭載された場合にリード２０と配線基板２０
０上の配線とにより生じるノイズをより削減することが
できる。これは、接続基板３０がリード２０と配線基板
２００上の配線との間の絶縁材として機能するためであ
る。
【００６８】本実施の形態において、上記第二の実施の
形態の絶縁性シートを半導体装置１０の回路面１１とリ
ード２０との間に設けてもよい。絶縁性シートは接続基
板３０が平坦となるような厚さに形成される。
【００６９】
【発明の効果】以上の説明で明らかなように、本発明
は、半導体装置が搭載されたテープキャリアを該テープ
キャリア上の実装用端子の外周で切断し、切断されたキ
ャリア基板をリードを中心として該半導体装置の回路面
側に折り返して封止樹脂により固着される。このため、
従来一般的に採用されてきたＴＡＢテープのボンディン
グ技術を用いて実装面が半導体装置１０の主面の外形と
略同一な大きさを有する半導体装置の実装構造が得られ
るという効果がある。
【００７０】また、本発明では、半導体装置をテープキ
ャリアに取り付けたときに、該半導体装置の外部電極が
該半導体装置上に位置しておらず半導体装置の回路面に
触れることなく半導体装置の電気検査を容易に行うこと
ができるため、半導体装置の検査がより容易になるとい
う効果がある。
【００７１】さらに、本発明では、半導体装置の実装構
造の外形が該半導体装置の外形と比較して折り返された
リードと封止樹脂とからなるわずかな部分だけ大きくな
るだけであるため、ＰＧＡ（ピングリッドアレイ）やＱ
ＦＰ（クワッドフラットパッケージ）と比べ非常に小さ
くできる。この結果、より少ない占有面積で数多く搭載
することが可能であるため、半導体装置を高密度に実装
できるという効果がある。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態の断面図である。
【図２】本発明の第一の実施の形態の下面図である。
【図３】本発明の第一の実施の形態の断面図である。
【図４】本発明の第一の実施の形態の断面図である。
【図５】本発明の第一の実施の形態の製造方法を示す上
面図である。
【図６】図５の線Ａ−Ａについての断面図である。
【図７】本発明の第一の実施の形態の製造方法を示す上
面図である。
【図８】本発明の第一の実施の形態の製造方法を示す上
面図である。
【図９】図８の線Ｂ−Ｂについての断面図である。
【図１０】本発明の第一の実施の形態の製造方法を示す
断面図である。
【図１１】本発明の第ニの実施の形態の製造方法を示す
断面図である。
【図１２】本発明の第三の実施の形態を示す断面図であ
る。
【符号の説明】
１０ 半導体装置 １１ 回路面 １２ 外部接続電極 ２０ リード ２１ インナーリード部 ２２ 折り返し部 ２３ アウターリード部 ３０ キャリア基板 ４０ 実装用電極 ５０ 封止樹脂 ６０ 半田 ７０ 絶縁性シート １００ 半導体パッケージ ２００ 配線基板 ３００ テープキャリア ３１０ デバイスホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 1/18 Ｈ０５Ｋ 1/18 Ｈ

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置と、 この半導体装置の下部に配置された接続基板と、 一端が前記半導体装置の外部接続端子に接続されて折り
    返されるとともに他端が前記接続基板の所定の配線に接
    続されたリードとを含むことを特徴とする半導体装置の
    実装構造。
  2. 【請求項２】 前記接続基板は複数の実装用電極が設け
    られた実装面を含み、 前記所定の配線と前記複数の実装用電極とが接続されて
    いることを特徴とする請求項１記載の半導体装置の実装
    構造。
  3. 【請求項３】 前記接続基板は複数の実装用電極が設け
    られた実装面を含み、 前記所定の配線は前記接続基板の前記実装面と異なる主
    面に設けられていることを特徴とする請求項１記載の半
    導体装置の実装構造。
  4. 【請求項４】 前記接続基板は複数の可撓性基板から構
    成されることを特徴とする請求項１記載の半導体装置の
    実装構造。
  5. 【請求項５】 前記複数の可撓性基板から構成される前
    記接続基板は前記半導体集積装置の外形と同一または類
    似の形状に形成されていることを特徴とする請求項４記
    載の半導体装置の実装構造。
  6. 【請求項６】 前記複数の可撓性基板の各々の形状は直
    角２等辺三角形であることを特徴とする請求項４記載の
    半導体装置の実装構造。
  7. 【請求項７】 前記半導体装置と前記基板との間隙およ
    び前記リードを封止する封止樹脂を含むことを特徴とす
    る請求項１記載の半導体装置の実装構造。
  8. 【請求項８】 前記半導体装置と前記接続基板との間に
    設けられ、該半導体装置および該基板の各々に当接する
    絶縁膜を含むことを特徴とする請求項１記載の半導体装
    置の実装構造。
  9. 【請求項９】 前記複数の実装用電極が格子状に配置さ
    れていることを特徴とする請求項２または３記載の半導
    体装置の実装構造。
  10. 【請求項１０】 下面に外部接続端子が設けられた半導
    体装置と、 実装面に実装用電極が設けられ該実装面と反対の面およ
    び前記半導体装置の下面が対向する向きに積み重ねられ
    た接続基板と、 前記外部接続端子と前記実装用電極とを接続するよう折
    り返されたリードとを含むことを特徴とする半導体装置
    の実装構造。
  11. 【請求項１１】 下面に外部接続端子が設けられた半導
    体装置と、 実装面に実装用電極が設けられるとともに該実装面と反
    対の面に配線が設けられ前記半導体装置の下面と該実装
    面と反対の面とが対向する向きに積み重ねられた接続基
    板と、 前記外部接続端子と前記配線とを接続するよう折り返さ
    れたリードとを含むことを特徴とする半導体装置の実装
    構造。
  12. 【請求項１２】 前記接続基板は該接続基板を貫通し前
    記実装用電極と前記配線とを接続するスルーホールを含
    むことを特徴とする請求項１１記載の半導体装置の実装
    構造。
  13. 【請求項１３】 実装用電極と該実装用電極に接続され
    たリードと該リードの一端が突出するデバイスホールと
    が設けられたテープキャリアを用いて下面に外部接続電
    極が設けられた半導体装置を実装する半導体装置の実装
    方法において、 前記半導体装置の外部接続電極を前記テープキャリアの
    前記デバイスホールに突出した前記リードの一端に接続
    して該半導体装置を該テープキャリアに搭載する工程
    と、 前記半導体装置が搭載された前記テープキャリアを前記
    実装用電極が設けられている外形に沿って切り抜く工程
    と、 切り抜かれた前記テープキャリアを前記リード上の点を
    中心として折り返す工程と、 前記半導体装置と折り返された前記テープキャリアとを
    固定する工程とを含むことを特徴とする半導体装置の実
    装方法。
  14. 【請求項１４】 前記半導体装置が搭載された前記テー
    プキャリア上にデバイスホールの１辺を斜辺とする直角
    ２等辺三角形状に電極を配置させる工程を含むことを特
    徴とする請求項１３記載の半導体装置の実装方法。
  15. 【請求項１５】 実装用電極と該実装用電極に接続され
    たリードと該リードの一端が突出するデバイスホールと
    が設けられたテープキャリアを用いて下面に外部接続電
    極が設けられた半導体装置を実装する半導体装置の実装
    方法において、 前記半導体装置の外部接続電極を前記テープキャリアの
    前記デバイスホールに突出した前記リードの一端に接続
    して該半導体装置を該テープキャリアに搭載する工程
    と、 前記半導体装置が搭載されたテープキャリアを前記実装
    用電極が設けられている外形に沿って切り抜く工程と、 切り抜かれた前記テープキャリアと前記半導体装置とで
    絶縁部材を挟み込むように該テープキャリアを前記リー
    ド上の点を中心として折り返す工程と、 前記半導体装置と折り返された前記テープキャリアとを
    固定する工程とを含むことを特徴とする半導体装置の実
    装方法。
JP9020575A 1997-02-03 1997-02-03 半導体装置の実装構造および実装方法 Expired - Fee Related JP2980046B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP9020575A JP2980046B2 (ja) 1997-02-03 1997-02-03 半導体装置の実装構造および実装方法
US09/015,079 US6087716A (en) 1997-02-03 1998-01-29 Semiconductor device package having a connection substrate with turned back leads and method thereof
DE69834064T DE69834064T2 (de) 1997-02-03 1998-01-31 Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung
EP98250036A EP0856889B1 (en) 1997-02-03 1998-01-31 Semiconductor device mount structure and semiconductor device mounting method
KR1019980002765A KR100281667B1 (ko) 1997-02-03 1998-02-02 반도체 장치 실장 구조 및 반도체 장치 실장 방법
CN98100094A CN1124652C (zh) 1997-02-03 1998-02-04 半导体器件装配构造和半导体器件装配方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9020575A JP2980046B2 (ja) 1997-02-03 1997-02-03 半導体装置の実装構造および実装方法

Publications (2)

Publication Number Publication Date
JPH10223826A true JPH10223826A (ja) 1998-08-21
JP2980046B2 JP2980046B2 (ja) 1999-11-22

Family

ID=12031012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9020575A Expired - Fee Related JP2980046B2 (ja) 1997-02-03 1997-02-03 半導体装置の実装構造および実装方法

Country Status (6)

Country Link
US (1) US6087716A (ja)
EP (1) EP0856889B1 (ja)
JP (1) JP2980046B2 (ja)
KR (1) KR100281667B1 (ja)
CN (1) CN1124652C (ja)
DE (1) DE69834064T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007058134A1 (ja) * 2005-11-15 2007-05-24 Nec Corporation 半導体パッケージ、電子部品、及び電子機器

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4110303B2 (ja) * 1998-06-02 2008-07-02 沖電気工業株式会社 樹脂封止型半導体装置の製造方法
DE10009171B4 (de) * 2000-02-26 2005-08-11 Robert Bosch Gmbh Stromrichter und sein Herstellverfahren
US6828663B2 (en) * 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
JP2004140079A (ja) * 2002-10-16 2004-05-13 Canon Inc エリアアレイ型半導体装置とそれを用いた電子回路基板
KR20040059741A (ko) * 2002-12-30 2004-07-06 동부전자 주식회사 반도체용 멀티 칩 모듈의 패키징 방법
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
KR100640580B1 (ko) * 2004-06-08 2006-10-31 삼성전자주식회사 측면이 봉지재로 감싸진 반도체 패키지 및 그 제조방법
JP2006108431A (ja) * 2004-10-06 2006-04-20 Sharp Corp 半導体装置
CN105826345B (zh) * 2007-01-17 2018-07-31 伊利诺伊大学评议会 通过基于印刷的组装制造的光学系统
US8742602B2 (en) * 2007-03-16 2014-06-03 Invensas Corporation Vertical electrical interconnect formed on support prior to die mount
US7656236B2 (en) 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
JP5763924B2 (ja) 2008-03-12 2015-08-12 インヴェンサス・コーポレーション ダイアセンブリを電気的に相互接続して取り付けられたサポート
US8179045B2 (en) 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
TWI570879B (zh) * 2009-06-26 2017-02-11 英維瑟斯公司 半導體總成及晶粒堆疊總成
TWI520213B (zh) 2009-10-27 2016-02-01 英維瑟斯公司 加成法製程之選擇性晶粒電絕緣
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
EP3422393A4 (en) * 2016-02-23 2020-02-05 Renesas Electronics Corporation SEMICONDUCTOR COMPONENT AND PRODUCTION METHOD THEREFOR
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
CN113643984A (zh) * 2021-06-24 2021-11-12 日月光半导体制造股份有限公司 扇出式基板及其形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677458A (en) * 1983-11-04 1987-06-30 Control Data Corporation Ceramic IC package attachment apparatus
JPS6295935A (ja) * 1985-10-19 1987-05-02 トヨタ自動車株式会社 車両用発電機制御装置
JPH0610249B2 (ja) * 1986-06-30 1994-02-09 三菱レイヨン株式会社 エポキシ樹脂組成物
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JPH07502141A (ja) * 1991-09-30 1995-03-02 ゼネラル・ダイナミックス・インフォメーション・システムズ・インコーポレーテッド めっきしたしなやかなリード線
US5177326A (en) * 1991-10-21 1993-01-05 Gec-Marconi Electronic Systems Corp. Lead wire array for a leadless chip carrier
JPH05166874A (ja) * 1991-12-18 1993-07-02 Toshiba Corp 半導体電子部品
EP0569949A3 (en) * 1992-05-12 1994-06-15 Akira Kitahara Surface mount components and semifinished products thereof
JPH05326643A (ja) * 1992-05-19 1993-12-10 Hitachi Cable Ltd Ｔａｂ用フィルムキャリア
WO1994003036A1 (en) * 1992-07-24 1994-02-03 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
JP3218724B2 (ja) * 1992-09-29 2001-10-15 松下電器産業株式会社 半導体素子実装体及びその製造方法
JPH06295935A (ja) * 1993-04-07 1994-10-21 Hitachi Ltd 半導体パッケージ
JPH06310618A (ja) * 1993-04-23 1994-11-04 Toshiba Corp 半導体装置およびその製造方法
JPH07201912A (ja) * 1993-12-28 1995-08-04 Hitachi Cable Ltd フィルムキャリア方式半導体装置及びフィルムキャリア
JPH0831868A (ja) * 1994-07-21 1996-02-02 Hitachi Cable Ltd Ｂｇａ型半導体装置
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
JP2728858B2 (ja) * 1995-04-17 1998-03-18 山一電機株式会社 Ｉｃソケットとｉｃ間の接触媒介基板
JPH0922956A (ja) * 1995-07-05 1997-01-21 Hitachi Ltd 半導体装置
US5789809A (en) * 1995-08-22 1998-08-04 National Semiconductor Corporation Thermally enhanced micro-ball grid array package
JP3527350B2 (ja) * 1996-02-01 2004-05-17 株式会社ルネサステクノロジ 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007058134A1 (ja) * 2005-11-15 2007-05-24 Nec Corporation 半導体パッケージ、電子部品、及び電子機器
US7847389B2 (en) 2005-11-15 2010-12-07 Nec Corporation Semiconductor package, electronic part and electronic device
JP5104315B2 (ja) * 2005-11-15 2012-12-19 日本電気株式会社 半導体パッケージ、電子部品、及び電子機器

Also Published As

Publication number Publication date
DE69834064D1 (de) 2006-05-18
EP0856889A3 (en) 2000-06-28
CN1124652C (zh) 2003-10-15
KR19980070993A (ko) 1998-10-26
EP0856889B1 (en) 2006-04-05
US6087716A (en) 2000-07-11
EP0856889A2 (en) 1998-08-05
JP2980046B2 (ja) 1999-11-22
DE69834064T2 (de) 2006-11-23
KR100281667B1 (ko) 2001-02-15
CN1191391A (zh) 1998-08-26

Similar Documents

Publication Publication Date Title
JP2980046B2 (ja) 半導体装置の実装構造および実装方法
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP2570637B2 (ja) Ｍｃｍキャリア
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JPS63239832A (ja) Ｉｃチップ用パッケージおよびその製造方法
US6507118B1 (en) Multi-metal layer circuit
US6222738B1 (en) Packaging structure for a semiconductor element flip-chip mounted on a mounting board having staggered bump connection location on the pads and method thereof
JPH09293751A (ja) テープキャリアパッケージ及び接続方法
JP2606603B2 (ja) 半導体装置及びその製造方法及びその実装検査方法
JP2715793B2 (ja) 半導体装置及びその製造方法
JPH08191128A (ja) 電子装置
JPH0558657B2 (ja)
US5470796A (en) Electronic package with lead wire connections and method of making same
JPH0563138A (ja) 半導体集積回路装置
JPH11163054A (ja) 半導体装置の構造及びその製造方法
JP3033662B2 (ja) 半導体素子実装用フィルムと半導体素子実装構造
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP3895465B2 (ja) 基板の実装方法、基板の実装構造
JP3061728B2 (ja) 半導体パッケージ
JP2652222B2 (ja) 電子部品搭載用基板
JPH08213497A (ja) 半導体装置及びその製造方法
JP3586867B2 (ja) 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板
JP2001326245A (ja) 半導体装置およびその製造方法
JP2004288814A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees