JPH09246466A - Ic package device - Google Patents

Ic package device

Info

Publication number
JPH09246466A
JPH09246466A JP8085880A JP8588096A JPH09246466A JP H09246466 A JPH09246466 A JP H09246466A JP 8085880 A JP8085880 A JP 8085880A JP 8588096 A JP8588096 A JP 8588096A JP H09246466 A JPH09246466 A JP H09246466A
Authority
JP
Japan
Prior art keywords
package
packages
stage
heat dissipation
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8085880A
Other languages
Japanese (ja)
Inventor
Katsuhisa Shiraishi
克久 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP8085880A priority Critical patent/JPH09246466A/en
Publication of JPH09246466A publication Critical patent/JPH09246466A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the heat radiation of IC packages drastically by arranging the long type pins of predetermined length on a group of the surfaces of IC packages that oppose each other and forming lands on which the pins are connected on the other group of the surfaces. SOLUTION: IC packages 12 are mounted on a printed board 1 with soldering as a first stage and the long type pin 16 of which length is 5mm or more and 12mm or less is joined to each land 14 on the surface of the first stage with a conductive adhesive. By arranging the long type pins 16 between the IC package 12 of the first stage and the IC package 15 of the second stage, the space of the height of 5mm or more is secured between each IC package 12 and IC package 15. By the free flow of the air through the secured space of which height is 5mm or more, heat generation from each chip 7 of each IC package 12 and 15 is effectively radiated and the heat radiation of the whole device is drastically improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、プリント基板など
の実装基板の上にその平面とほぼ垂直な方向に複数のI
Cパッケージが積み上げられて成るICパッケージ装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plurality of I on a mounting board such as a printed board in a direction substantially perpendicular to the plane.
The present invention relates to an IC package device formed by stacking C packages.

【0002】[0002]

【従来の技術】従来より、複数のICパッケージをプリ
ント基板(PCボード)に搭載するときは、プリント基
板上のICパッケージの占める割合が大きくなり、プリ
ント基板の配線などが複雑になってしまう。そのため、
プリント基板上で、ICパッケージを横方向に並べるの
でなく三次元的に縦方向に積み上げることにより、プリ
ント基板上でのICパッケージが占める割合を少なくす
ることが提案されている(例えば特開平7−58237
号公報)。
2. Description of the Related Art Conventionally, when a plurality of IC packages are mounted on a printed circuit board (PC board), the ratio of the IC packages on the printed circuit board becomes large and the wiring of the printed circuit board becomes complicated. for that reason,
It has been proposed to reduce the proportion of the IC packages on the printed circuit board by stacking the IC packages on the printed circuit board in a three-dimensionally vertical direction instead of arranging them horizontally (for example, Japanese Patent Laid-Open No. 7- 58237
Issue).

【0003】図5はこのような三次元的に実装構成され
たICパッケージ装置の従来例を示す断面図である。図
5において、1はプリント基板(実装基板)、2はこの
プリント基板1の上にピン3により実装される1段目の
ICパッケージ、4はこの1段目のICパッケージ2の
上面に対してピン5により実装される2段目のICパッ
ケージ、7はICパッケージ2及び4に搭載されたIC
チップである。また図示していないが、この2段目のI
Cパッケージ4の上にさらに3段目、4段目のICパッ
ケージを実装することが可能である。またこの従来例で
は、前記1段目のICパッケージ2と2段目のICパッ
ケージ4の図示上面には、キャップ6が取り付けられて
いる。このように、ICパッケージを三次元的に実装し
ていくと、プリント基板上の少ない面積でより多くのI
Cパッケージを搭載できるというメリットがある。
FIG. 5 is a sectional view showing a conventional example of such an IC package device which is three-dimensionally mounted and configured. In FIG. 5, 1 is a printed circuit board (mounting substrate), 2 is a first-stage IC package mounted on the printed circuit board 1 by pins 3, and 4 is an upper surface of the first-stage IC package 2. The second-stage IC package mounted by the pin 5, 7 is the IC mounted on the IC packages 2 and 4
It's a chip. Although not shown, this second stage I
It is possible to further mount the third and fourth stage IC packages on the C package 4. Further, in this conventional example, a cap 6 is attached to the upper surfaces of the first-stage IC package 2 and the second-stage IC package 4 in the figure. As described above, when the IC packages are three-dimensionally mounted, more I
There is an advantage that a C package can be installed.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、ICパ
ッケージを上記のようにタワー化する場合、従来の構成
のままでは、図5に示すように、ICパッケージ2と4
が互いに極めて近接して対向させられるので、各パッケ
ージに搭載されたICチップがそれぞれ発熱すると、互
いのICパッケージが近接しているため、それらの間に
空気の流通もなく放熱性が極めて悪いという問題があ
る。
However, when the IC package is formed into a tower as described above, the IC package 2 and the IC package 2 and the IC package 4 as shown in FIG.
Since the IC chips mounted in the respective packages generate heat, since the IC packages mounted in the respective packages are in close proximity to each other, there is no air flow between them and the heat dissipation is extremely poor. There's a problem.

【0005】本発明はこのような従来技術の問題点に着
目してなされたもので、ICパッケージが三次元的に積
み上げられたICパッケージ装置において、従来に比べ
てその放熱性を大幅に向上させることができるICパッ
ケージ装置を提供することを目的とする。
The present invention has been made in view of the above problems of the prior art. In an IC package device in which IC packages are three-dimensionally stacked, the heat radiation performance thereof is significantly improved as compared with the conventional one. It is an object of the present invention to provide an IC package device that can be used.

【0006】[0006]

【課題を解決するための手段】このような課題を解決す
るための本発明によるICパッケージ装置は、実装基板
の上に縦方向に三次元的に積み上げられた複数のICパ
ッケージを有し、前記複数のICパッケージの互いに対
向する一方の面には長さ寸法5mm〜12mmのロング
タイプピンが複数設けられていると共に、他方の面には
このロングタイプピンが接合されるランドが複数形成さ
れている、ことを特徴としている。
An IC package device according to the present invention for solving such a problem has a plurality of IC packages vertically three-dimensionally stacked on a mounting substrate. A plurality of long type pins having a length dimension of 5 mm to 12 mm are provided on one surface of each of the IC packages facing each other, and a plurality of lands to which the long type pins are joined are formed on the other surface. It is characterized by

【0007】また、本発明によるICパッケージ装置で
は、前記複数のICパッケージの中の少なくとも互いに
対向する一方の面には、放熱板又は放熱フィンなどの放
熱装置が取り付けられている、ことが望ましい。
Further, in the IC package device according to the present invention, it is desirable that a heat dissipation device such as a heat dissipation plate or a heat dissipation fin is attached to at least one surface of the plurality of IC packages facing each other.

【0008】[0008]

【発明の実施の形態】本発明によるICパッケージ装置
では、縦方向に三次元的に積み上げられた複数のICパ
ッケージの中の少なくとも互いに対向する一方の面に、
長さ寸法5mm〜12mmのロングタイプピンが複数設
けられているので、前記の複数積み上げられた各ICパ
ッケージの間には、少なくとも前記5mm〜12mmの
間隔の空間が形成され、この空間を空気が自由に流通で
きるようになる。よって、各ICパッケージが発熱した
場合でも、前記の空間から放熱することが可能になるの
で、ICパッケージ装置全体の放熱性は大幅に向上する
ようになる。ここで、ピンの長さが5mm以下になる
と、放熱効果が低くなり、12mmを越えるとピンにた
わみが発生して装置としての安定性が問題となる。
BEST MODE FOR CARRYING OUT THE INVENTION In the IC package apparatus according to the present invention, at least one of the plurality of IC packages vertically stacked in a three-dimensional manner, which faces each other,
Since a plurality of long type pins each having a length dimension of 5 mm to 12 mm are provided, a space having a space of at least 5 mm to 12 mm is formed between the plurality of stacked IC packages, and the space is filled with air. It can be freely distributed. Therefore, even when each IC package generates heat, it is possible to dissipate heat from the space, so that the heat dissipation of the entire IC package device is significantly improved. Here, if the length of the pin is 5 mm or less, the heat dissipation effect is reduced, and if it exceeds 12 mm, the pin is bent and the stability of the device becomes a problem.

【0009】また、本発明によるICパッケージ装置で
は、前述のように、各ICパッケージの間に、少なくと
も前記5mm〜12mmの間隔のスペースが確保される
ようになるので、各ICパッケージの少なくとも互いに
対向する一方の面に放熱板や放熱フィンなどの放熱装置
を取り付けるためのスペースが確保できるようになる。
Further, in the IC package device according to the present invention, as described above, at least the space of 5 mm to 12 mm is secured between the IC packages, so that at least the IC packages face each other. It becomes possible to secure a space for mounting a heat dissipation device such as a heat dissipation plate or a heat dissipation fin on one surface.

【0010】また、本発明において、前述のように、互
いに対向する各ICパッケージの間の空間に放熱板や放
熱フィンなどの放熱装置を取り付けるようにすれば、各
ICパッケージからの熱はこの放熱装置を介して放出さ
れるので、ICパッケージ装置全体の放熱性はさらに一
層向上するようになる。
Further, in the present invention, as described above, if a heat dissipation device such as a heat dissipation plate or a heat dissipation fin is attached to the space between the IC packages facing each other, the heat from each IC package is dissipated. Since it is released through the device, the heat dissipation of the entire IC package device is further improved.

【0011】[0011]

【実施例】 実施例1.本発明の実施例1を図1に基づいて説明す
る。図1の中で、図5と共通する部分には同一の符号を
付している。図1において、12は、その図示下面に多
数のピン13がロー付けにより設けられると共に、その
図示上面に多数のランド14が形成されたピングリッド
アレイタイプのICパッケージである。また15は、そ
の図示下面に多数のロングタイプピン16がロー付けさ
れたICパッケージである。ここで、前記ロングタイプ
ピン16は、少なくとも5mm以上12mm以下のもの
を使用している。これらの各ICパッケージは、図1に
示すように、プリント基板1の上に、まずICパッケー
ジ12が1段目のICパッケージとして、ピン13の半
田付けにより、実装される。次に、この1段目のICパ
ッケージ12の図示上面の各ランド14に前記ロングタ
イプピン16が半田又は導電性樹脂などの導電性接合材
により接合される。これにより、前記ICパッケージ1
5が、前記1段目のICパッケージ12の図示上面に2
段目のICパッケージとして実装される。なお、1段目
のICパッケージ、2段目のICパッケージ及びピリン
ト基板への接合は一度に同時に行ってもよい。また図1
において、17は各ICパッケージ12,15の図示下
面側のキャビティ18の開口部に取り付けられたキャッ
プである。
Embodiment 1 First Embodiment A first embodiment of the present invention will be described with reference to FIG. In FIG. 1, the same parts as those in FIG. 5 are designated by the same reference numerals. In FIG. 1, reference numeral 12 is a pin grid array type IC package in which a large number of pins 13 are provided by brazing on the lower surface of the figure and a large number of lands 14 are formed on the upper surface of the figure. Reference numeral 15 is an IC package in which a large number of long type pins 16 are brazed to the lower surface of the figure. Here, the long type pin 16 has at least 5 mm or more and 12 mm or less. As shown in FIG. 1, each of these IC packages is first mounted on the printed circuit board 1 by soldering the pins 13 as the first-stage IC package 12 as the first-stage IC package. Next, the long type pins 16 are joined to the respective lands 14 on the upper surface of the first-stage IC package 12 in the drawing by a conductive bonding material such as solder or a conductive resin. Thereby, the IC package 1
5 on the upper surface of the IC package 12 in the first stage in the figure.
It is mounted as an IC package on the tier. It should be noted that the first-stage IC package, the second-stage IC package, and the plint substrate may be bonded simultaneously at the same time. FIG.
In the figure, 17 is a cap attached to the opening of the cavity 18 on the lower surface side of the IC packages 12 and 15 in the figure.

【0012】図1に示すように、実施例1によれば、1
段目のICパッケージ12と2段目のICパッケージ1
5との間に前記ロングタイプピン16を介在させること
により、各ICパッケージ12及び15の間に少なくと
も5mm以上の間隔を有する空間を確保するようにして
いる。よって、この5mm以上に確保された空間内を空
気が自由に流通することにより、各ICパッケージ1
2,15の各チップ7からの発熱が効率的に放熱され
る。
According to the first embodiment, as shown in FIG.
Second-stage IC package 12 and second-stage IC package 1
The long type pin 16 is interposed between the IC packages 12 and 5, and a space having a space of at least 5 mm or more is secured between the IC packages 12 and 15. Therefore, by allowing air to freely flow in the space secured to 5 mm or more, each IC package 1
The heat generated from each of the chips 2 and 15 is efficiently dissipated.

【0013】なお、この実施例1では、キャビティ18
の開口部がプリント基板1に対向しているキャビティダ
ウン型のICパッケージを三次元的に積み上げた例を示
しているが、本発明はこれに限られるものではなく、キ
ャビティアップ型のICパッケージを三次元的に積み上
げる場合をも含むものである。またこの実施例1では、
前記ロングタイプピン16の長さ寸法を5mm以上12
mm以下としているが、本発明では、例えば6mm以上
12mm以下のもの、あるいは7mm以上12mm以下
のものを使用してもよい。
In the first embodiment, the cavity 18
An example in which the cavity-down type IC packages whose opening portions face the printed circuit board 1 are three-dimensionally stacked is shown. However, the present invention is not limited to this, and a cavity-up type IC package can be used. It also includes the case of three-dimensional stacking. In addition, in this Example 1,
The length of the long type pin 16 is 5 mm or more 12
However, in the present invention, for example, 6 mm or more and 12 mm or less, or 7 mm or more and 12 mm or less may be used.

【0014】実施例2.次に図2を参照して本発明の実
施例2を説明する。この実施例2においては、実施例1
の構成に加えて、1段目のICパッケージ12の図示上
面(キャビティ18の開口部の反対側)に放熱フィン1
9が取り付けられていると共に、2段目のICパッケー
ジ15の図示上面に放熱フィン20が取り付けられてい
る。
Embodiment 2 FIG. Second Embodiment Next, a second embodiment of the present invention will be described with reference to FIG. In the second embodiment, the first embodiment
In addition to the configuration of FIG.
9 is attached, and a radiation fin 20 is attached to the upper surface of the second-stage IC package 15 in the figure.

【0015】したがって、この実施例2によれば、前記
各チップ7からの発熱は、この各放熱フィン19,20
により効率的に放出されるようになる。なお、この実施
例2のように、1段目のICパッケージ12と2段目の
ICパッケージ15との間に放熱フィン19を取り付け
られるのは、前記ロングタイプピン16により互いに対
向する各ICパッケージ12及び15の間に少なくとも
5mm以上の間隔の空間を確保できるようにして初めて
可能になるものである。なお、この実施例2では、各I
Cパッケージ12,15の図示上面に放熱フィン19,
20を取り付けるようにしているが、本発明はこれに限
られるものではなく、放熱板その他の様々な放熱装置を
取り付けることができる。
Therefore, according to the second embodiment, the heat generated from the chips 7 is generated by the heat radiation fins 19 and 20.
Will be released more efficiently. As in the second embodiment, the heat radiation fins 19 can be attached between the first-stage IC package 12 and the second-stage IC package 15 by the long type pins 16 facing each other. It is possible only when a space having a space of at least 5 mm or more can be secured between 12 and 15. In the second embodiment, each I
The heat radiation fins 19,
However, the present invention is not limited to this, and various heat dissipation devices such as a heat dissipation plate can be installed.

【0016】実施例3.次に図3を参照して本発明の実
施例3を説明する。この実施例3では、1段目のICパ
ッケージ22として、パッケージの上下両面にピンが設
けられたピングリッドアレイ・パッケージが使用されて
いる。特に、この実施例3では、この1段目のICパッ
ケージ22の図示上面には、ロングタイプピン24がロ
ー付けにより設けられている。またこの実施例3では、
2段目のICパッケージ25として、その図示下面に多
数のランド26が形成されたランドグリッドアレイ・パ
ッケージが使用されている。1段目のICパッケージ2
2の上に2段目のICパッケージ25を積み上げるとき
は、前記各ロングタイプピン24を2段目のICパッケ
ージ25下面の各ランド26に半田などの導電性接合材
で接合することにより行われる。
Embodiment 3 FIG. Next, a third embodiment of the present invention will be described with reference to FIG. In the third embodiment, as the first-stage IC package 22, a pin grid array package in which pins are provided on the upper and lower surfaces of the package is used. Particularly, in the third embodiment, the long type pins 24 are provided by brazing on the upper surface of the IC package 22 in the first stage in the drawing. In addition, in this Example 3,
As the second-stage IC package 25, a land grid array package having a large number of lands 26 formed on the lower surface of the figure is used. First-stage IC package 2
When the second-stage IC package 25 is stacked on the second stage 2, the long-type pins 24 are joined to the lands 26 on the lower surface of the second-stage IC package 25 with a conductive joining material such as solder. .

【0017】以上のように、この実施例3によれば、特
に2段目のICパッケージ25としてピンのロー付けが
不要なランドグリッドアレイタイプのものを使用してい
る(他方、1段目のICパッケージ22はその両面にピ
ンをロー付けする必要があるが、この両面へのロー付け
は一回の工程で同時にできるので、ピンのロー付けが片
面でも両面でも製造コストはほとんど変わらない)の
で、ICパッケージ装置全体の製造コストは大幅に低減
できるようになる。
As described above, according to the third embodiment, as the second-stage IC package 25, the land grid array type that does not require brazing of pins is used (on the other hand, the first-stage IC package 25). The IC package 22 needs to be brazed with pins on both sides, but brazing on both sides can be done at the same time in a single process, so that the brazing of pins is almost the same for both one side and both sides). Thus, the manufacturing cost of the entire IC package device can be significantly reduced.

【0018】実施例4.次に図4を参照して本発明の実
施例4を説明する。この実施例4においては、1段目の
ICパッケージ32は、その図示下面に多数の半田ボー
ル33から成るボールグリッドアレイが形成されると共
に、その図示上面に多数のランド34から成るボールグ
リッドアレイパッケージで形成されている。これによ
り、1段目のICパッケージ32は、多数の半田ボール
33によりプリント基板1に接合される。また、この1
段目のICパッケージ32の図示上面には、そこに形成
された各ランド34に、2段目のICパッケージ15の
ロングタイプピン16が半田付けされることにより、積
み上げられる。
Embodiment 4 FIG. Next, a fourth embodiment of the present invention will be described with reference to FIG. In the fourth embodiment, the first-stage IC package 32 has a ball grid array consisting of a large number of solder balls 33 formed on the lower surface of the figure and a ball grid array package formed of a large number of lands 34 on the upper surface of the figure. Is formed by. As a result, the first-stage IC package 32 is joined to the printed circuit board 1 by the numerous solder balls 33. In addition, this 1
The long type pins 16 of the second-stage IC package 15 are soldered to the lands 34 formed on the upper surface of the second-stage IC package 32 in the drawing to be stacked.

【0019】なお、以上の各実施例においては、2つの
ICパッケージを使用してプリント基板の上でICパッ
ケージを2段に積み上げた例を示しているが、本発明は
これに限られるものではなく、さらに多数のICパッケ
ージを使用して、3段目、4段目とタワー化するものを
も含むものである。
In each of the above embodiments, an example in which two IC packages are used and the IC packages are stacked in two stages on the printed circuit board is shown, but the present invention is not limited to this. However, it also includes a case in which a large number of IC packages are used to form a tower in the third and fourth stages.

【0020】[0020]

【発明の効果】以上のように、本発明によるICパッケ
ージ装置では、縦方向に三次元的に積み上げられた複数
のICパッケージの中の少なくとも互いに対向する一方
の面に、長さ寸法5mm〜12mmのロングタイプピン
が複数設けられているので、前記の複数積み上げられた
各ICパッケージの間には、少なくとも前記5mm〜1
2mmの間隔の空間が形成され、この空間を空気が自由
に流通できるようになる。よって、各ICパッケージが
発熱した場合でも、前記の空間から放熱することが可能
になるので、ICパッケージ装置全体の放熱性は大幅に
向上するようになる。
As described above, in the IC package device according to the present invention, a length dimension of 5 mm to 12 mm is provided on at least one surface of a plurality of IC packages vertically stacked in a three-dimensional manner that face each other. Since a plurality of long type pins are provided, at least 5 mm to 1 is provided between each of the stacked IC packages.
A space with a space of 2 mm is formed, and air can freely flow in this space. Therefore, even when each IC package generates heat, it is possible to dissipate heat from the space, so that the heat dissipation of the entire IC package device is significantly improved.

【0021】また、本発明によるICパッケージ装置で
は、前述のように、各ICパッケージの間に、少なくと
も前記5mm〜12mmの間隔のスペースが確保される
ようになるので、各ICパッケージの少なくとも互いに
対向する一方の面に放熱板や放熱フィンなどの放熱装置
を取り付けるためのスペースが確保できるようになる。
Further, in the IC package device according to the present invention, as described above, at least the space of 5 mm to 12 mm is secured between the IC packages, so that at least the IC packages face each other. It becomes possible to secure a space for mounting a heat dissipation device such as a heat dissipation plate or a heat dissipation fin on one surface.

【0022】また、本発明において、前述のように、互
いに対向する各ICパッケージの間の空間に放熱板や放
熱フィンなどの放熱装置を取り付けるようにすれば、各
ICパッケージからの熱はこの放熱装置を介して放出さ
れるので、ICパッケージ装置全体の放熱性はさらに一
層向上するようになる。
Further, in the present invention, as described above, if a heat dissipation device such as a heat dissipation plate or a heat dissipation fin is attached to the space between the IC packages facing each other, the heat from each IC package is radiated. Since it is released through the device, the heat dissipation of the entire IC package device is further improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施例1を示す断面図である。FIG. 1 is a cross-sectional view showing a first embodiment of the present invention.

【図2】 本発明の実施例2を示す断面図である。FIG. 2 is a sectional view showing a second embodiment of the present invention.

【図3】 本発明の実施例3を示す断面図である。FIG. 3 is a sectional view showing a third embodiment of the present invention.

【図4】 本発明の実施例4を示す断面図である。FIG. 4 is a sectional view showing Embodiment 4 of the present invention.

【図5】 従来のICパッケージが三次元的に実装され
た例を示す断面図である。
FIG. 5 is a sectional view showing an example in which a conventional IC package is three-dimensionally mounted.

【符号の説明】[Explanation of symbols]

7 ICチップ. 12,15,22,25,32 I
Cパッケージ.13,23 ピン. 14,26,34
ランド.16,24 ロングタイプピン. 17 キ
ャップ.18 キャビティ. 19,20 放熱フィ
ン. 33 半田ボール.
7 IC chip. 12, 15, 22, 25, 32 I
C package. 13, 23 pin. 14, 26, 34
land. 16, 24 Long type pin. 17 Cap. 18 cavities. 19, 20 Heat dissipation fin. 33 Solder balls.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 実装基板の上にその平面とほぼ垂直な方
向に複数のICパッケージが積み上げられて成るICパ
ッケージ装置において、 前記複数のICパッケージの互いに対向する一方の面に
は長さ寸法5mm〜12mmのロングタイプピンが複数
設けられていると共に、他方の面にはこのロングタイプ
ピンが接合されるランドが複数形成されている、ことを
特徴とするICパッケージ装置。
1. An IC package apparatus comprising a plurality of IC packages stacked on a mounting substrate in a direction substantially perpendicular to the plane of the mounting substrate, wherein one surface of the plurality of IC packages facing each other has a length dimension of 5 mm. An IC package device characterized in that a plurality of long type pins of 12 mm are provided, and a plurality of lands to which the long type pins are joined are formed on the other surface.
【請求項2】 請求項1のICパッケージ装置におい
て、前記複数のICパッケージの中の少なくとも互いに
対向する一方の面には、放熱板又は放熱フィンなどの放
熱装置が取り付けられている、ことを特徴とするICパ
ッケージ装置。
2. The IC package device according to claim 1, wherein a heat dissipation device such as a heat dissipation plate or a heat dissipation fin is attached to at least one surface of the plurality of IC packages facing each other. IC package device.
JP8085880A 1996-03-12 1996-03-12 Ic package device Pending JPH09246466A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8085880A JPH09246466A (en) 1996-03-12 1996-03-12 Ic package device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8085880A JPH09246466A (en) 1996-03-12 1996-03-12 Ic package device

Publications (1)

Publication Number Publication Date
JPH09246466A true JPH09246466A (en) 1997-09-19

Family

ID=13871227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8085880A Pending JPH09246466A (en) 1996-03-12 1996-03-12 Ic package device

Country Status (1)

Country Link
JP (1) JPH09246466A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486540B2 (en) 2000-04-13 2002-11-26 Nec Corporation Three-dimensional semiconductor device and method of manufacturing the same
KR100734264B1 (en) * 2005-06-16 2007-07-02 삼성전자주식회사 Integrated Circuit Packages and Integrated Circuit Modules

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486540B2 (en) 2000-04-13 2002-11-26 Nec Corporation Three-dimensional semiconductor device and method of manufacturing the same
KR100734264B1 (en) * 2005-06-16 2007-07-02 삼성전자주식회사 Integrated Circuit Packages and Integrated Circuit Modules
US7880291B2 (en) 2005-06-16 2011-02-01 Samsung Electronics Co., Ltd. Integrated circuit package and integrated circuit module

Similar Documents

Publication Publication Date Title
EP0054539B1 (en) A semiconductor integrated circuit device with an improved heat sink
EP1493186B1 (en) Heat spreader with down set leg attachment feature
JP2005183951A (en) Thermal emission type stacked package and module on which it is mounted
JP2901835B2 (en) Semiconductor device
JPH05206338A (en) Semiconductor device assembly with heat sink
US20050087854A1 (en) Power module flip chip package
US5432678A (en) High power dissipation vertical mounted package for surface mount application
JP2572840B2 (en) Semiconductor device and radiation fin
US6034425A (en) Flat multiple-chip module micro ball grid array packaging
US6973715B2 (en) Method of forming a multichip module having chips on two sides
JPH02276264A (en) Ceramic package provided with heat sink
US6784536B1 (en) Symmetric stack up structure for organic BGA chip carriers
JPS6188547A (en) Semiconductor device
KR100220249B1 (en) Thermally enhanced thin ball grid array package
US20240347428A1 (en) Semiconductor device package and heat-dissipating lead frame
JPH03214763A (en) Lead frame for semiconductor integrated circuit device and the device using the same
JPS6373694A (en) Electronic circuit board
KR19990055507A (en) Memory module and manufacturing method
US20250167067A1 (en) Multidie flip chip package with heat sink
JP2816496B2 (en) Substrate for mounting electronic components
KR20060081749A (en) Chip scale package having a metal plate, laminated package and semiconductor module using the same
JPH0878616A (en) Multi-chip module
US20070096333A1 (en) Optimal stacked die organization
JPH07221211A (en) Semiconductor device
JP3015199U (en) Heat sink and semiconductor package