JPH09246923A - 周波数逓倍回路 - Google Patents
周波数逓倍回路Info
- Publication number
- JPH09246923A JPH09246923A JP5336596A JP5336596A JPH09246923A JP H09246923 A JPH09246923 A JP H09246923A JP 5336596 A JP5336596 A JP 5336596A JP 5336596 A JP5336596 A JP 5336596A JP H09246923 A JPH09246923 A JP H09246923A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- oscillation
- signals
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 62
- 239000013078 crystal Substances 0.000 claims abstract description 28
- 238000001514 detection method Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000003786 synthesis reaction Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 安価な低周波数用（例えば３２ｋＨｚ）の水
晶振動子を用い、高精度の高周波クロック（例えば数百
ｋＨｚ以上）を得ることが可能な回路を提供すること。 【解決手段】 第１周波数（例えば３２ｋＨｚ）の第１
発振信号を発生する水晶発振回路１と、第２周波数（例
えば１６ＭＨｚ）の第２発振信号を発生するＣＲ発振回
路２と、第１発振信号および第２発振信号を受けて第１
周波数に対する第２周波数の周波数比を算出する周波数
比算出回路３と、周波数比算出回路３で算出された周波
数比を予め決められた除数値で除算する除算回路５と、
第２発振信号を計数する計数回路６と、除算回路５で得
られた除算結果の値と計数回路６で得られた計数値とが
一致する毎に第３周波数（例えば１ＭＨｚ）の一致信号
を発生する一致検出回路とを有し、第１発振信号を逓倍
する。
晶振動子を用い、高精度の高周波クロック（例えば数百
ｋＨｚ以上）を得ることが可能な回路を提供すること。 【解決手段】 第１周波数（例えば３２ｋＨｚ）の第１
発振信号を発生する水晶発振回路１と、第２周波数（例
えば１６ＭＨｚ）の第２発振信号を発生するＣＲ発振回
路２と、第１発振信号および第２発振信号を受けて第１
周波数に対する第２周波数の周波数比を算出する周波数
比算出回路３と、周波数比算出回路３で算出された周波
数比を予め決められた除数値で除算する除算回路５と、
第２発振信号を計数する計数回路６と、除算回路５で得
られた除算結果の値と計数回路６で得られた計数値とが
一致する毎に第３周波数（例えば１ＭＨｚ）の一致信号
を発生する一致検出回路とを有し、第１発振信号を逓倍
する。
Description
【０００１】
【発明の技術分野】本願に係る発明は周波数逓倍回路に
関する。
関する。
【０００２】
【従来の技術】通常時計用（例えば時計のモータ駆動パ
ルス発生用）の水晶振動子としては、安価で高精度の３
２ｋＨｚ（正確には２15Ｈｚであるが、慣例にしたがっ
て３２ｋＨｚと表記する。）の水晶振動子が用いられ
る。ところが、メロディ合成回路や音声合成回路を備え
た時計では、メロディ合成や音声合成のために数百ｋＨ
ｚ以上の周波数が必要になる。したがって、このような
時計では、従来４ＭＨｚ（正確には２22Ｈｚであるが、
慣例にしたがって４ＭＨｚと表記する。）の水晶振動子
を用いている場合が多い。
ルス発生用）の水晶振動子としては、安価で高精度の３
２ｋＨｚ（正確には２15Ｈｚであるが、慣例にしたがっ
て３２ｋＨｚと表記する。）の水晶振動子が用いられ
る。ところが、メロディ合成回路や音声合成回路を備え
た時計では、メロディ合成や音声合成のために数百ｋＨ
ｚ以上の周波数が必要になる。したがって、このような
時計では、従来４ＭＨｚ（正確には２22Ｈｚであるが、
慣例にしたがって４ＭＨｚと表記する。）の水晶振動子
を用いている場合が多い。
【０００３】
【発明が解決しようとする課題】しかしながら、４ＭＨ
ｚの水晶振動子等、高周波数用の水晶振動子は一般的に
高価である。また、モータ駆動パルス発生用には３２ｋ
Ｈｚの水晶振動子を用い、メロディ合成用や音声合成用
にはＣＲ発振器を用いることも考えられるが、ＣＲ発振
器では水晶発振器に比べて発振周波数の精度が大幅に悪
化する。
ｚの水晶振動子等、高周波数用の水晶振動子は一般的に
高価である。また、モータ駆動パルス発生用には３２ｋ
Ｈｚの水晶振動子を用い、メロディ合成用や音声合成用
にはＣＲ発振器を用いることも考えられるが、ＣＲ発振
器では水晶発振器に比べて発振周波数の精度が大幅に悪
化する。
【０００４】本願に係る発明の目的は、安価な低周波数
用（例えば３２ｋＨｚ）の水晶振動子を用い、高精度の
高周波クロック（例えば数百ｋＨｚ以上）を得ることが
可能な回路を提供することにある。
用（例えば３２ｋＨｚ）の水晶振動子を用い、高精度の
高周波クロック（例えば数百ｋＨｚ以上）を得ることが
可能な回路を提供することにある。
【０００５】
【課題を解決するための手段】ＣＲ発振回路からの高周
波クロック（例えば１６ＭＨｚ）を水晶発振回路からの
低周波クロック（例えば３２ｋＨｚ）を用いて規格化
し、高精度の高周波クロック（例えば１ＭＨｚ）を発生
するようにし、安価で高精度の逓倍回路を構成する。
波クロック（例えば１６ＭＨｚ）を水晶発振回路からの
低周波クロック（例えば３２ｋＨｚ）を用いて規格化
し、高精度の高周波クロック（例えば１ＭＨｚ）を発生
するようにし、安価で高精度の逓倍回路を構成する。
【０００６】
【発明の実施の形態】第１周波数の第１発振信号を発生
する水晶発振回路と、上記第１周波数よりも高い第２周
波数の第２発振信号を発生するＣＲ発振回路と、上記第
１発振信号および上記第２発振信号を受けて上記第１周
波数に対する上記第２周波数の周波数比を算出する周波
数比算出回路と、上記周波数比算出回路で算出された周
波数比を予め決められた除数値で除算する除算回路と、
上記第２発振信号を計数する計数回路と、上記除算回路
で得られた除算結果の値と上記計数回路で得られた計数
値とが一致する毎に第３周波数の一致信号を発生する一
致検出回路とを有することを特徴とする。
する水晶発振回路と、上記第１周波数よりも高い第２周
波数の第２発振信号を発生するＣＲ発振回路と、上記第
１発振信号および上記第２発振信号を受けて上記第１周
波数に対する上記第２周波数の周波数比を算出する周波
数比算出回路と、上記周波数比算出回路で算出された周
波数比を予め決められた除数値で除算する除算回路と、
上記第２発振信号を計数する計数回路と、上記除算回路
で得られた除算結果の値と上記計数回路で得られた計数
値とが一致する毎に第３周波数の一致信号を発生する一
致検出回路とを有することを特徴とする。
【０００７】通常、上記第３周波数は上記第１周波数に
上記除数値を乗じたものであることを特徴とする。
上記除数値を乗じたものであることを特徴とする。
【０００８】
【実施例】以下、添付図面の基づいて本願に係る発明の
好適な実施例を説明する。
好適な実施例を説明する。
【０００９】図１は実施例の構成を示した回路ブロック
図である。水晶発振回路１は、安価で高精度の低周波水
晶振動子を用いて構成され、周波数ｆx＝３２ｋＨｚ
（正確には２15Ｈｚであるが、慣例にしたがって３２ｋ
Ｈｚと表記する。）の発振信号を発生する。この周波数
ｆxの発振信号は時計のモータ駆動パルス発生用の信号
として用いられる。ＣＲ発振回路２は、高周波ＣＲ発振
器を用いて構成され、水晶発振回路１で発生する発振信
号の周波数よりも十分高い周波数、具体的には周波数ｆ
c＝１６ＭＨｚ（正確には２24Ｈｚであるが、慣例にし
たがって１６ＭＨｚと表記する。）の発振信号を発生す
る。ただし、このＣＲ発振回路で発生する発振信号の精
度は悪く、大きな誤差を含んでいる。計数回路３は、水
晶発振回路１から出力される発振信号（周波数ｆx＝３
２ｋＨｚ）の１周期の期間内にＣＲ発振回路２から発生
する発振信号（周波数ｆc＝１６ＭＨｚ）のクロック数
を計数するものである。別の角度からみると、この計数
回路３は、水晶発振回路１の周波数（ｆx＝３２ｋＨ
ｚ）に対するＣＲ発振回路２の周波数（ｆc＝１６ＭＨ
ｚ）の比、すなわち「ｆc／ｆx＝５１２」を算出するも
のである。ラッチ回路４は、計数回路３で求めた値、す
なわち「ｆc／ｆx＝５１２」をラッチするものである。
除算回路５は、ラッチ回路５で求めた値「ｆc／ｆx＝５
１２」を予め決められた除数値「２ｎ」（ここでは「２
ｎ＝３２」とする。）で除算するものである。したがっ
て、このラッチ回路５からは除算結果「ｆc／２ｎ・ｆx
＝１６」が出力される。計数回路６は、ＣＲ発振回路２
から出力される発振信号（周波数ｆc＝１６ＭＨｚ）の
クロック数を計数するものである。一致検出回路７は、
計数回路６からの計数値が除算回路５の除算結果「ｆc
／２ｎ・ｆx＝１６」と一致する毎に一致信号ｅｑを発
生するものである。したがって、この一致検出回路７か
ら出力される信号の周波数は、「ｆc／（ｆc／２ｎ・ｆ
x）＝２ｎ・ｆx」すなわち「３２・３２ｋＨｚ＝１ＭＨ
ｚ」（正確には２20Ｈｚであるが、慣例にしたがって１
ＭＨｚと表記する。）となる。Ｔ型フリップフロップ８
は、一致信号ｅｑを分周して周波数「ｎ・ｆx＝５１２
ｋＨｚ」（正確には２19Ｈｚであるが、慣例にしたがっ
て５１２ｋＨｚと表記する。）の出力信号ｆoutを発生
するものである。この出力信号ｆoutは、メロディ合成
や音声合成のための基準クロック信号として用いられ
る。
図である。水晶発振回路１は、安価で高精度の低周波水
晶振動子を用いて構成され、周波数ｆx＝３２ｋＨｚ
（正確には２15Ｈｚであるが、慣例にしたがって３２ｋ
Ｈｚと表記する。）の発振信号を発生する。この周波数
ｆxの発振信号は時計のモータ駆動パルス発生用の信号
として用いられる。ＣＲ発振回路２は、高周波ＣＲ発振
器を用いて構成され、水晶発振回路１で発生する発振信
号の周波数よりも十分高い周波数、具体的には周波数ｆ
c＝１６ＭＨｚ（正確には２24Ｈｚであるが、慣例にし
たがって１６ＭＨｚと表記する。）の発振信号を発生す
る。ただし、このＣＲ発振回路で発生する発振信号の精
度は悪く、大きな誤差を含んでいる。計数回路３は、水
晶発振回路１から出力される発振信号（周波数ｆx＝３
２ｋＨｚ）の１周期の期間内にＣＲ発振回路２から発生
する発振信号（周波数ｆc＝１６ＭＨｚ）のクロック数
を計数するものである。別の角度からみると、この計数
回路３は、水晶発振回路１の周波数（ｆx＝３２ｋＨ
ｚ）に対するＣＲ発振回路２の周波数（ｆc＝１６ＭＨ
ｚ）の比、すなわち「ｆc／ｆx＝５１２」を算出するも
のである。ラッチ回路４は、計数回路３で求めた値、す
なわち「ｆc／ｆx＝５１２」をラッチするものである。
除算回路５は、ラッチ回路５で求めた値「ｆc／ｆx＝５
１２」を予め決められた除数値「２ｎ」（ここでは「２
ｎ＝３２」とする。）で除算するものである。したがっ
て、このラッチ回路５からは除算結果「ｆc／２ｎ・ｆx
＝１６」が出力される。計数回路６は、ＣＲ発振回路２
から出力される発振信号（周波数ｆc＝１６ＭＨｚ）の
クロック数を計数するものである。一致検出回路７は、
計数回路６からの計数値が除算回路５の除算結果「ｆc
／２ｎ・ｆx＝１６」と一致する毎に一致信号ｅｑを発
生するものである。したがって、この一致検出回路７か
ら出力される信号の周波数は、「ｆc／（ｆc／２ｎ・ｆ
x）＝２ｎ・ｆx」すなわち「３２・３２ｋＨｚ＝１ＭＨ
ｚ」（正確には２20Ｈｚであるが、慣例にしたがって１
ＭＨｚと表記する。）となる。Ｔ型フリップフロップ８
は、一致信号ｅｑを分周して周波数「ｎ・ｆx＝５１２
ｋＨｚ」（正確には２19Ｈｚであるが、慣例にしたがっ
て５１２ｋＨｚと表記する。）の出力信号ｆoutを発生
するものである。この出力信号ｆoutは、メロディ合成
や音声合成のための基準クロック信号として用いられ
る。
【００１０】つぎに、図１に示した実施例の動作につい
て、図２に示したタイミングチャートを参照して説明す
る。時計に電池がセットされて時計が動作可能状態にな
ると、水晶発振回路１およびＣＲ発振回路２から発振信
号がそれぞれ出力される。水晶発振回路１からの発振信
号は、モータ駆動パルス発生用の基準信号として所定の
回路部に送られる。ＣＲ発振回路２からの周波数ｆc
（１６ＭＨｚ）の発振信号はクロック信号として計数回
路３に入力され、水晶発振回路１からの周波数ｆx（３
２ｋＨｚ）の発振信号の１周期の期間計数される。その
結果、計数回路３からは水晶発振回路１の周波数（ｆx
＝３２ｋＨｚ）に対するＣＲ発振回路２の周波数（ｆc
＝１６ＭＨｚ）の比、すなわち「ｆc／ｆx＝５１２」が
得られる。計数回路３で得られた値はラッチ回路４でラ
ッチされた後、除算回路５で予め定められた除数値「２
ｎ＝３２」で除算される。したがって、除算回路５から
は除算結果「ｆc／２ｎ・ｆx＝１６」が出力されること
になる。このようにして、除算回路５の初期設定が行わ
れる。初期設定が終了すると、ＣＲ発振回路２からの周
波数ｆc（１６ＭＨｚ）の発振信号が計数回路６に入力
され、計数動作が開始される。そして、計数回路６の計
数値が除算回路５の除算結果「ｆc／２ｎ・ｆx＝１６」
と一致すると、一致検出回路７から一致信号ｅｑが発生
する。この一致信号ｅｑは計数回路６のリセット端子に
入力され、計数回路６をリセットする。以後同様にし
て、計数回路６の計数値が除算回路５の除算結果「ｆc
／２ｎ・ｆx＝１６」と一致する毎に一致検出回路７か
ら一致信号ｅｑが発生する。この一致信号ｅｑの周波数
は「２ｎ・ｆx」であり、具体的には「２ｎ・ｆx＝３２
・３２ｋＨｚ＝１ＭＨｚ」となる。一致検出回路７から
の周波数「２ｎ・ｆx＝１ＭＨｚ」の一致信号はＴ型フ
リップフロップ８で１／２に分周され、デューティ５０
％の出力信号ｆout（周波数は「ｎ・ｆx＝５１２ｋＨ
ｚ」）が発生する。この出力信号ｆoutは、メロディ合
成や音声合成のための基準クロック信号として所定の回
路部に送られる。
て、図２に示したタイミングチャートを参照して説明す
る。時計に電池がセットされて時計が動作可能状態にな
ると、水晶発振回路１およびＣＲ発振回路２から発振信
号がそれぞれ出力される。水晶発振回路１からの発振信
号は、モータ駆動パルス発生用の基準信号として所定の
回路部に送られる。ＣＲ発振回路２からの周波数ｆc
（１６ＭＨｚ）の発振信号はクロック信号として計数回
路３に入力され、水晶発振回路１からの周波数ｆx（３
２ｋＨｚ）の発振信号の１周期の期間計数される。その
結果、計数回路３からは水晶発振回路１の周波数（ｆx
＝３２ｋＨｚ）に対するＣＲ発振回路２の周波数（ｆc
＝１６ＭＨｚ）の比、すなわち「ｆc／ｆx＝５１２」が
得られる。計数回路３で得られた値はラッチ回路４でラ
ッチされた後、除算回路５で予め定められた除数値「２
ｎ＝３２」で除算される。したがって、除算回路５から
は除算結果「ｆc／２ｎ・ｆx＝１６」が出力されること
になる。このようにして、除算回路５の初期設定が行わ
れる。初期設定が終了すると、ＣＲ発振回路２からの周
波数ｆc（１６ＭＨｚ）の発振信号が計数回路６に入力
され、計数動作が開始される。そして、計数回路６の計
数値が除算回路５の除算結果「ｆc／２ｎ・ｆx＝１６」
と一致すると、一致検出回路７から一致信号ｅｑが発生
する。この一致信号ｅｑは計数回路６のリセット端子に
入力され、計数回路６をリセットする。以後同様にし
て、計数回路６の計数値が除算回路５の除算結果「ｆc
／２ｎ・ｆx＝１６」と一致する毎に一致検出回路７か
ら一致信号ｅｑが発生する。この一致信号ｅｑの周波数
は「２ｎ・ｆx」であり、具体的には「２ｎ・ｆx＝３２
・３２ｋＨｚ＝１ＭＨｚ」となる。一致検出回路７から
の周波数「２ｎ・ｆx＝１ＭＨｚ」の一致信号はＴ型フ
リップフロップ８で１／２に分周され、デューティ５０
％の出力信号ｆout（周波数は「ｎ・ｆx＝５１２ｋＨ
ｚ」）が発生する。この出力信号ｆoutは、メロディ合
成や音声合成のための基準クロック信号として所定の回
路部に送られる。
【００１１】ここで、Ｔ型フリップフロップ８から出力
される出力信号ｆoutについて考えると、出力信号ｆout
の周波数はすでに述べたように「ｎ・ｆx」であり、水
晶発振回路１で生じる周波数ｆxの発振信号を逓倍した
ものとなる。これは、ＣＲ発振回路２で生じる周波数ｆ
cにまったく依存せず、水晶発振回路１で生じる周波数
ｆxの高精度の発振信号によって決まるものである。し
たがって、Ｔ型フリップフロップ８から出力される出力
信号ｆoutは、水晶発振回路１から生じる発振信号と同
程度の高精度の信号となる。
される出力信号ｆoutについて考えると、出力信号ｆout
の周波数はすでに述べたように「ｎ・ｆx」であり、水
晶発振回路１で生じる周波数ｆxの発振信号を逓倍した
ものとなる。これは、ＣＲ発振回路２で生じる周波数ｆ
cにまったく依存せず、水晶発振回路１で生じる周波数
ｆxの高精度の発振信号によって決まるものである。し
たがって、Ｔ型フリップフロップ８から出力される出力
信号ｆoutは、水晶発振回路１から生じる発振信号と同
程度の高精度の信号となる。
【００１２】なお、上記実施例では、水晶発振回路１の
発振信号の周波数（ｆx＝３２ｋＨｚ）に対するＣＲ発
振回路２の発振信号の周波数（ｆc＝１６ＭＨｚ）の比
は「ｆc／ｆx＝５１２」であったが、この比「ｆc／ｆ
x」を大きくするほど出力信号ｆoutの精度が向上する。
発振信号の周波数（ｆx＝３２ｋＨｚ）に対するＣＲ発
振回路２の発振信号の周波数（ｆc＝１６ＭＨｚ）の比
は「ｆc／ｆx＝５１２」であったが、この比「ｆc／ｆ
x」を大きくするほど出力信号ｆoutの精度が向上する。
【００１３】また、上記実施例では、計数回路１と計数
回路２とをそれぞれ別々に設けていたが、両者を共用化
することも可能である。この場合には、まず最初に初期
設定動作（除算回路５等における除算結果「ｆc／２ｎ
・ｆx」を求める動作）についてのみ計数回路を使用
し、初期設定動作が終了した後は一致検出回路７等にお
ける逓陪信号発生動作についてのみ計数回路を使用する
ようにすればよい。
回路２とをそれぞれ別々に設けていたが、両者を共用化
することも可能である。この場合には、まず最初に初期
設定動作（除算回路５等における除算結果「ｆc／２ｎ
・ｆx」を求める動作）についてのみ計数回路を使用
し、初期設定動作が終了した後は一致検出回路７等にお
ける逓陪信号発生動作についてのみ計数回路を使用する
ようにすればよい。
【００１４】
【発明の効果】本願に係る発明では、ＣＲ発振回路から
の高周波クロック（例えば１６ＭＨｚ）を水晶発振回路
からの低周波クロック（例えば３２ｋＨｚ）を用いて規
格化し、高精度の高周波クロック（例えば１ＭＨｚ）を
発生するようにしたので、安価で高精度の逓倍回路を構
成することが可能となる。
の高周波クロック（例えば１６ＭＨｚ）を水晶発振回路
からの低周波クロック（例えば３２ｋＨｚ）を用いて規
格化し、高精度の高周波クロック（例えば１ＭＨｚ）を
発生するようにしたので、安価で高精度の逓倍回路を構
成することが可能となる。
【図１】本願に係る発明の実施例を示したブロック図
【図２】図１の実施例の動作を示したタイミングチャー
ト
ト
１・・・水晶発振回路 ２・・・ＣＲ発振回路 ３・・・計数回路（周波数比算出回路） ５・・・除算回路 ６・・・計数回路 ７・・・一致検出回路
Claims (2)
- 【請求項１】 第１周波数の第１発振信号を発生する水
晶発振回路と、 上記第１周波数よりも高い第２周波数の第２発振信号を
発生するＣＲ発振回路と、 上記第１発振信号および上記第２発振信号を受けて上記
第１周波数に対する上記第２周波数の周波数比を算出す
る周波数比算出回路と、 上記周波数比算出回路で算出された周波数比を予め決め
られた除数値で除算する除算回路と、 上記第２発振信号を計数する計数回路と、 上記除算回路で得られた除算結果の値と上記計数回路で
得られた計数値とが一致する毎に第３周波数の一致信号
を発生する一致検出回路とを有することを特徴とする周
波数逓倍回路。 - 【請求項２】上記第３周波数は上記第１周波数に上記除
数値を乗じたものであることを特徴とする請求項１に記
載の周波数逓倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5336596A JPH09246923A (ja) | 1996-03-11 | 1996-03-11 | 周波数逓倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5336596A JPH09246923A (ja) | 1996-03-11 | 1996-03-11 | 周波数逓倍回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246923A true JPH09246923A (ja) | 1997-09-19 |
Family
ID=12940794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5336596A Pending JPH09246923A (ja) | 1996-03-11 | 1996-03-11 | 周波数逓倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09246923A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100331731B1 (ko) * | 1998-04-28 | 2002-04-09 | 가네꼬 히사시 | 체배 회로 |
-
1996
- 1996-03-11 JP JP5336596A patent/JPH09246923A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100331731B1 (ko) * | 1998-04-28 | 2002-04-09 | 가네꼬 히사시 | 체배 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4679782B2 (ja) | 温度センサ | |
| JP3181396B2 (ja) | クロック発生回路 | |
| US11101806B2 (en) | Frequency regulator and frequency regulating method thereof, and electronic device | |
| GB1570659A (en) | Electronic timepiece | |
| CN104079267A (zh) | 时钟生成装置、电子设备、移动体及时钟生成方法 | |
| EP2369737A1 (en) | Oscillation circuit | |
| US20040135601A1 (en) | Clock multiplier circuit | |
| TWI746411B (zh) | 時脈產生電路及其補償電路 | |
| JPH09246923A (ja) | 周波数逓倍回路 | |
| US6346833B1 (en) | Frequency multiplier circuit | |
| JPH1198007A (ja) | 分周回路 | |
| JPH0224416B2 (ja) | ||
| CN108306636B (zh) | 一种非连续微波探询信号的产生装置 | |
| CN107846220B (zh) | 一种原子频标 | |
| JPH11326404A (ja) | 周波数微少誤差検出器 | |
| JPH114160A (ja) | クロック分周回路 | |
| GB1563860A (en) | Electronic timepiece | |
| JPS56169940A (en) | Reference pulse generating circuit | |
| JPS6161282B2 (ja) | ||
| JPH09312554A (ja) | クロック逓倍回路 | |
| JPH02262704A (ja) | 粘弾性測定用正弦波発生回路 | |
| CN118655368A (zh) | 一种基于fpga的频率测量装置 | |
| JPS601983B2 (ja) | 分周回路 | |
| JPS61176208A (ja) | Ｐｗｍ信号発生回路 | |
| JPS61288259A (ja) | マイクロコンピユ−タ |