JPH09246935A - 周期的に操作されるスイッチングトランジスタ用制御回路 - Google Patents
周期的に操作されるスイッチングトランジスタ用制御回路Info
- Publication number
- JPH09246935A JPH09246935A JP9009140A JP914097A JPH09246935A JP H09246935 A JPH09246935 A JP H09246935A JP 9009140 A JP9009140 A JP 9009140A JP 914097 A JP914097 A JP 914097A JP H09246935 A JPH09246935 A JP H09246935A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- switching transistor
- voltage
- base
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 230000005347 demagnetization Effects 0.000 claims abstract description 3
- 238000004804 winding Methods 0.000 claims description 9
- 239000002800 charge carrier Substances 0.000 abstract description 2
- 230000002238 attenuated effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/60—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor
- H03K4/62—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor using a semiconductor device operating as a switching device
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【課題】 作動電圧Ｕ１に接続されているトランスＴｒ
の１次巻線に直列に接続されている周期的に操作される
スイッチングトランジスタＴ用制御回路において、スイ
ッチング損が低減されるようにする。 【解決手段】 直流電圧源Ｅが周期的に操作されるスイ
ッチＳとコアＫおよびタップ２を有するコイルＬとを介
してスイッチングトランジスタのベースに接続され、２
つのコイル部分Ｌ１，Ｌ２は反対の方向の巻かれてお
り、タップ２は、ダイオードＤ２を介してアースされる
かまたはスイッチングトランジスタＴのエミッタに接続
される。
の１次巻線に直列に接続されている周期的に操作される
スイッチングトランジスタＴ用制御回路において、スイ
ッチング損が低減されるようにする。 【解決手段】 直流電圧源Ｅが周期的に操作されるスイ
ッチＳとコアＫおよびタップ２を有するコイルＬとを介
してスイッチングトランジスタのベースに接続され、２
つのコイル部分Ｌ１，Ｌ２は反対の方向の巻かれてお
り、タップ２は、ダイオードＤ２を介してアースされる
かまたはスイッチングトランジスタＴのエミッタに接続
される。
Description
【０００１】
【産業上の利用分野】本発明は、請求項１の上位概念に
記載の周期的に操作されるスイッチングトランジスタ用
制御回路に関する。この種のスイッチングトランジスタ
は例えば、テレビジョン受信機に対する走査線出力側段
またはスイッチイング電源回路装置において必要とされ
る。
記載の周期的に操作されるスイッチングトランジスタ用
制御回路に関する。この種のスイッチングトランジスタ
は例えば、テレビジョン受信機に対する走査線出力側段
またはスイッチイング電源回路装置において必要とされ
る。
【０００２】
【従来の技術】走査線偏向回路およびスイッチイング電
源回路装置では両方とも、３２ｋＨｚの走査線周波数に
おける高詳細システムに対する走査線偏向に対しておよ
び更に絶縁分離形トランスの寸法を低減するためにスイ
ッチイング電源回路装置に対して、一層高い動作周波数
が使用されるようになっている。スイッチングトランジ
スタにおけるスイッチオンオフ損は、動作周波数の上昇
に従って比例的に増大する。それ故に、回路の全体の効
率を改善するために、スイッチングトランジスタにおけ
るこのようなスイッチオンオフ損を低減することに努力
が払われている。
源回路装置では両方とも、３２ｋＨｚの走査線周波数に
おける高詳細システムに対する走査線偏向に対しておよ
び更に絶縁分離形トランスの寸法を低減するためにスイ
ッチイング電源回路装置に対して、一層高い動作周波数
が使用されるようになっている。スイッチングトランジ
スタにおけるスイッチオンオフ損は、動作周波数の上昇
に従って比例的に増大する。それ故に、回路の全体の効
率を改善するために、スイッチングトランジスタにおけ
るこのようなスイッチオンオフ損を低減することに努力
が払われている。
【０００３】
【発明が解決すべき課題】本発明の課題は、スイッチン
グトランジスタにおけるスイッチオンオフ損を低減する
ことを可能にする、冒頭に述べた形式のスイッチングト
ランジスタ用制御回路を提供することである。
グトランジスタにおけるスイッチオンオフ損を低減する
ことを可能にする、冒頭に述べた形式のスイッチングト
ランジスタ用制御回路を提供することである。
【０００４】
【課題を解決するための手段】この課題は本発明によれ
ば請求項１の特徴部分に記載の構成によって解決され
る。本発明の有利な実施例はその他の請求項に記載され
ている。
ば請求項１の特徴部分に記載の構成によって解決され
る。本発明の有利な実施例はその他の請求項に記載され
ている。
【０００５】
【発明の実施の形態】要するに本発明は、直流電圧源が
周期的に操作されるスイッチエレメントとコアおよびタ
ップを有するコイルとを介してスイッチングトランジス
タのベースに接続され、かつ２つのコイル部分が反対の
方向に巻回されており、かつ前記タップは、ダイオード
を介してアースかまたはスイッチングトランジスタのエ
ミッタに接続されるという事実から成っている。
周期的に操作されるスイッチエレメントとコアおよびタ
ップを有するコイルとを介してスイッチングトランジス
タのベースに接続され、かつ２つのコイル部分が反対の
方向に巻回されており、かつ前記タップは、ダイオード
を介してアースかまたはスイッチングトランジスタのエ
ミッタに接続されるという事実から成っている。
【０００６】スイッチングトランジスタに対する本発明
の制御回路は、公知の回路より多数の利点を有してい
る。この回路は特に単純である。その理由は、この回路
が高価受動素子を僅かしか必要としないからである。特
に、スイッチングトランジスタの非常に迅速でかつ損失
のないスイッチオフが実現される。回路はこの場合、ま
さに１つのインダクタンスしか有していない電流変換器
として作用し、一方において１次巻線および２次巻線を
有している本来の電流変換器は必要でない。スイッチン
グトランジスタの導通フェーズの期間のベース電流は、
所望の手法において、スイッチングトランジスタのコレ
クタ電流に比例しており、即ちそれは、スイッチングト
ランジスタの導通フェーズの期間に零から出発してのこ
ぎり波形を以て上昇する。ベース電流の、スイッチング
トランジスタのコレクタ電流に対するこのダイナミック
な整合がこの期間のスイッチングトランジスタにおける
損失を低減しかつ一層良好な効率を実現する。この回路
により、特に高い動作周波数において、スイッチングト
ランジスタにおいて生じる損失を著しく低減することが
可能になる。
の制御回路は、公知の回路より多数の利点を有してい
る。この回路は特に単純である。その理由は、この回路
が高価受動素子を僅かしか必要としないからである。特
に、スイッチングトランジスタの非常に迅速でかつ損失
のないスイッチオフが実現される。回路はこの場合、ま
さに１つのインダクタンスしか有していない電流変換器
として作用し、一方において１次巻線および２次巻線を
有している本来の電流変換器は必要でない。スイッチン
グトランジスタの導通フェーズの期間のベース電流は、
所望の手法において、スイッチングトランジスタのコレ
クタ電流に比例しており、即ちそれは、スイッチングト
ランジスタの導通フェーズの期間に零から出発してのこ
ぎり波形を以て上昇する。ベース電流の、スイッチング
トランジスタのコレクタ電流に対するこのダイナミック
な整合がこの期間のスイッチングトランジスタにおける
損失を低減しかつ一層良好な効率を実現する。この回路
により、特に高い動作周波数において、スイッチングト
ランジスタにおいて生じる損失を著しく低減することが
可能になる。
【０００７】スイッチに接続されているコイル部分とス
イッチングトランジスタのベースに接続されているコイ
ル部分との間の巻数比は有利には約３：１である。この
選定により、放電フェーズにおけるスイッチングトラン
ジスタの負のベース電流の最適な振幅が保証される。
イッチングトランジスタのベースに接続されているコイ
ル部分との間の巻数比は有利には約３：１である。この
選定により、放電フェーズにおけるスイッチングトラン
ジスタの負のベース電流の最適な振幅が保証される。
【０００８】本発明の実施例において、スイッチエレメ
ントに接続されている、第１のコイル部分の端部は、ダ
イオードおよびコンデンサによって形成される直列回路
を介してアースに接続されている。この場合、コンデン
サは、抵抗を介してスイッチングトランジスタのベース
に接続されている。この回路において、コンデンサは、
放電フェーズの後にコイルを放電するために用いられ
る。この場合、コイルに電流の形において蓄積されてい
るエネルギーは電圧の形においてこのコンデンサに転送
される。コンデンサに生じる電圧は、スイッチングトラ
ンジスタを遮断するために用いられる。それ故にこのコ
ンデンサは有利にも、２つの役割を果たし、即ちコイル
を放電する目的のために放電フェーズ後にコイルにおけ
るエネルギーを受容すること、およびこの期間の間のス
イッチングトランジスタのベースに対する負の電圧の準
備。
ントに接続されている、第１のコイル部分の端部は、ダ
イオードおよびコンデンサによって形成される直列回路
を介してアースに接続されている。この場合、コンデン
サは、抵抗を介してスイッチングトランジスタのベース
に接続されている。この回路において、コンデンサは、
放電フェーズの後にコイルを放電するために用いられ
る。この場合、コイルに電流の形において蓄積されてい
るエネルギーは電圧の形においてこのコンデンサに転送
される。コンデンサに生じる電圧は、スイッチングトラ
ンジスタを遮断するために用いられる。それ故にこのコ
ンデンサは有利にも、２つの役割を果たし、即ちコイル
を放電する目的のために放電フェーズ後にコイルにおけ
るエネルギーを受容すること、およびこの期間の間のス
イッチングトランジスタのベースに対する負の電圧の準
備。
【０００９】直流電圧源は、スイッチングトランジスタ
によって制御されるトランスの巻線によって給電される
整流器回路によって形成することもできる。これによ
り、回路全体を簡単にすることができる。その場合、回
路を始動する目的のために始動回路が必要になる可能性
がある。スイッチは、トランジスタまたはＭＯＳＦＥＴ
によって形成することができる。
によって制御されるトランスの巻線によって給電される
整流器回路によって形成することもできる。これによ
り、回路全体を簡単にすることができる。その場合、回
路を始動する目的のために始動回路が必要になる可能性
がある。スイッチは、トランジスタまたはＭＯＳＦＥＴ
によって形成することができる。
【００１０】
【実施例】次に本発明を図示の実施例につき図面を用い
て詳細に説明する。
て詳細に説明する。
【００１１】説明中、次の記号が使用されている。
【００１２】 ｉｂ スイッチングトランジスタのベース電流 ｉｃ スイッチングトランジスタのコレクタ電流 ｉ１ 正のベース電流の最大値 ｉ２ 負のベース電流の最大値 ｉ２′ 放電フェーズの終了時のベース電流 ｎ１ コイル部Ｌ１の巻数 ｎ２ コイル部Ｌ２の巻数 ＵＤ ダイオードのブレークダウン電圧 Ｕｂｅ スイッチングトランジスタのベース／エミッタ順方向電圧 Ｕ２ 生成される作動電圧 Ｕｓ スイッチング電圧 図１には、スイッチングトランジスタＴと、絶縁分離形
トランスＴと、作動電圧Ｕ２を生成するための整流器回
路４とを有するスイッチイング電源回路装置が図示され
ている。絶縁分離形トランスＴは有利には、変化する振
幅および極性の作動電圧を生成するための複数の２次巻
線を含んでいる。スイッチングトランジスタＴは周期的
に、制御または駆動回路によってオンオフ切換される。
制御回路は、電圧源Ｅと、スイッチング電圧Ｕｓによっ
て周期的に操作されるスイッチＳと、コアおよび反対の
方向において巻回されている２つのコイル部Ｌ１および
Ｌ２を有しているコイルＬと、ダイオードＤ２を介して
アースされているタップ２とを含んでいる。スイッチＳ
に接続されている、コイルＬのタップ１は、ダイオード
Ｄ１，抵抗Ｒ１およびコンデンサＣによって形成されて
いる直列回路を介してアースに接続されている。コンデ
ンサＣは、抵抗Ｒ２を介してスイッチングトランジスタ
Ｔのベースに接続されている。スイッチングトランジス
タＴのベースは抵抗Ｒ３を介してアースに接続されてい
る。
トランスＴと、作動電圧Ｕ２を生成するための整流器回
路４とを有するスイッチイング電源回路装置が図示され
ている。絶縁分離形トランスＴは有利には、変化する振
幅および極性の作動電圧を生成するための複数の２次巻
線を含んでいる。スイッチングトランジスタＴは周期的
に、制御または駆動回路によってオンオフ切換される。
制御回路は、電圧源Ｅと、スイッチング電圧Ｕｓによっ
て周期的に操作されるスイッチＳと、コアおよび反対の
方向において巻回されている２つのコイル部Ｌ１および
Ｌ２を有しているコイルＬと、ダイオードＤ２を介して
アースされているタップ２とを含んでいる。スイッチＳ
に接続されている、コイルＬのタップ１は、ダイオード
Ｄ１，抵抗Ｒ１およびコンデンサＣによって形成されて
いる直列回路を介してアースに接続されている。コンデ
ンサＣは、抵抗Ｒ２を介してスイッチングトランジスタ
Ｔのベースに接続されている。スイッチングトランジス
タＴのベースは抵抗Ｒ３を介してアースに接続されてい
る。
【００１３】制御回路の動作方法を以下に、図２を参照
して、動作期間の間の種々の過程に対して順次説明す
る。
して、動作期間の間の種々の過程に対して順次説明す
る。
【００１４】ｔ０〜ｔ１のスイッチングトランジスタＴ
の導通フェーズ 回路は、動作期間開始時の時点ｔ０において無電流およ
び無電圧であるものと仮定する。ｔ０において、スイッ
チＳはスイッチング電圧Ｕｓによって閉成され、その結
果コイルＬのタップ１に正の電圧Ｅが現れる。従って、
ベース電流ｉｂがコイルＬを介してスイッチングトラン
ジスタＴのベースに流れ始め、ベース電流ｉｂは、コイ
ルＬのインダクタンスに基づいてのこぎり波形を以て上
昇しかつスイッチングトランジスタＴを介して比例する
コレクタ電流ｉｃを生成する。２つのコイル部Ｌ１，Ｌ
２の逆方向の巻回の結果として、コイルＬ２のタップ２
には負の電圧が生じ、その結果ダイオードＤ２はこの期
間の間は阻止されている。
の導通フェーズ 回路は、動作期間開始時の時点ｔ０において無電流およ
び無電圧であるものと仮定する。ｔ０において、スイッ
チＳはスイッチング電圧Ｕｓによって閉成され、その結
果コイルＬのタップ１に正の電圧Ｅが現れる。従って、
ベース電流ｉｂがコイルＬを介してスイッチングトラン
ジスタＴのベースに流れ始め、ベース電流ｉｂは、コイ
ルＬのインダクタンスに基づいてのこぎり波形を以て上
昇しかつスイッチングトランジスタＴを介して比例する
コレクタ電流ｉｃを生成する。２つのコイル部Ｌ１，Ｌ
２の逆方向の巻回の結果として、コイルＬ２のタップ２
には負の電圧が生じ、その結果ダイオードＤ２はこの期
間の間は阻止されている。
【００１５】ｔ１〜ｔ２の放電（デプレーション）フェ
ーズ スイッチＳは放電フェーズの開始時における時点ｔ１に
おいてスイッチング電圧Ｕｓによって開放されている。
コイルＬのタップ１にもはや電流は流れることができな
い。磁化はこの時、コイル内に完全に集中されており、
磁化電流は最初、引き続き流れるはずである。この時大
きな負のベース電流ｉｂがスイッチングトランジスタＴ
のベースからタップ２および３の間のコイル部Ｌ２およ
びこの時導通しているダイオードＤ２を介してアースに
流れる。磁化は、値ｉ２からｉ２′に比較的緩慢に変化
する。しかしコイルＬはまだ、放電フェーズの終了時
に、即ち時点ｔ２において完全に放電されていない。
ーズ スイッチＳは放電フェーズの開始時における時点ｔ１に
おいてスイッチング電圧Ｕｓによって開放されている。
コイルＬのタップ１にもはや電流は流れることができな
い。磁化はこの時、コイル内に完全に集中されており、
磁化電流は最初、引き続き流れるはずである。この時大
きな負のベース電流ｉｂがスイッチングトランジスタＴ
のベースからタップ２および３の間のコイル部Ｌ２およ
びこの時導通しているダイオードＤ２を介してアースに
流れる。磁化は、値ｉ２からｉ２′に比較的緩慢に変化
する。しかしコイルＬはまだ、放電フェーズの終了時
に、即ち時点ｔ２において完全に放電されていない。
【００１６】コイルＬの放電または消磁フェーズ 今やスイッチングトランジスタＴのベースは最終的に放
電されている、即ち電荷キャリアのすべては空乏化され
かつコレクタ電流ｉｃは零に減衰される。この時ベース
におけるインピーダンスは明らかに上昇し、その結果認
められる電流はもはやべースに流れない。それ故にコイ
ルＬをまだ流れる電流は別の経路を見つけなければなら
ない。今やこの電流はコンデンサＣは抵抗Ｒ１，ダイオ
ードＤ１，タップ１および２の間のコイル部Ｌ１および
ダイオードＤ１を介して流れる。時点ｔ３において、コ
イルＬは完全に放電されており、即ちコイルＬに電流の
形において蓄積されたエネルギーは負の電圧の形におい
てコンデンサＣに転送される。
電されている、即ち電荷キャリアのすべては空乏化され
かつコレクタ電流ｉｃは零に減衰される。この時ベース
におけるインピーダンスは明らかに上昇し、その結果認
められる電流はもはやべースに流れない。それ故にコイ
ルＬをまだ流れる電流は別の経路を見つけなければなら
ない。今やこの電流はコンデンサＣは抵抗Ｒ１，ダイオ
ードＤ１，タップ１および２の間のコイル部Ｌ１および
ダイオードＤ１を介して流れる。時点ｔ３において、コ
イルＬは完全に放電されており、即ちコイルＬに電流の
形において蓄積されたエネルギーは負の電圧の形におい
てコンデンサＣに転送される。
【００１７】動作期間の間の残りの時間 すべての電流が零に減衰されている、動作期間ｔ０〜ｔ
４の残りの時間ｔ３〜ｔ４の間、コイルＬの消磁により
コンデンサＣに生じる負の電圧が、スイッチングトラン
ジスタＴのベースに現れかつこのトランジスタが引き続
き遮断状態に留まることを保証する。それ故にコイルＬ
の放電に役立つコンデンサＣは同時に、その充電によっ
て生成される負の電圧を、スイッチングトランジスタＴ
のベースにおいて逆バイアス電圧として使用されるよう
にする。このようにして回路は、時点ｔ０に相応する時
点ｔ４において、次の動作期間の開始時にスイッチＳの
閉成によって準備されている。
４の残りの時間ｔ３〜ｔ４の間、コイルＬの消磁により
コンデンサＣに生じる負の電圧が、スイッチングトラン
ジスタＴのベースに現れかつこのトランジスタが引き続
き遮断状態に留まることを保証する。それ故にコイルＬ
の放電に役立つコンデンサＣは同時に、その充電によっ
て生成される負の電圧を、スイッチングトランジスタＴ
のベースにおいて逆バイアス電圧として使用されるよう
にする。このようにして回路は、時点ｔ０に相応する時
点ｔ４において、次の動作期間の開始時にスイッチＳの
閉成によって準備されている。
【００１８】図３には、成層巻線として実現されている
２つのコイル部Ｌ１，Ｌ２を有するコアＫが図示されて
いる。コアＫは所謂ローラまたはマッシュルーム形コア
として実現されている。
２つのコイル部Ｌ１，Ｌ２を有するコアＫが図示されて
いる。コアＫは所謂ローラまたはマッシュルーム形コア
として実現されている。
【００１９】図４には再び、図１の構成要素が示されて
いる。スイッチングトランジスタＴに対する作動電圧Ｕ
１は、電源電圧ＵＮから電源整流器４および充電コンデ
ンサ５を介して得られる。正の電圧Ｅは、ダイオードＤ
３およびコンデンサ６を用いて巻線Ｗにおいて現れるパ
ルス電圧の整流によって得られる。スイッチングトラン
ジスタＴのエミッタ区間における電流測定抵抗Ｒ４は、
コレクタ電流ｉｃに比例している電圧を送出し、この電
圧がしきい値回路７を用いて、所定のコレクタ電流ｉｃ
においてスイッチングトランジスタＴが遮断されるよう
にする。図１のスイッチＳはトランジスタＴｓによって
形成されておりかつこのトランジスタＴｓに対するスイ
ッチング電圧Ｕｓは、図示のスイッチイング電源回路装
置が巻線Ｗによって自励式に実現されているということ
によって発生される。トランジスタＴＴはトランジスタ
Ｔｓに対する駆動回路を形成する。
いる。スイッチングトランジスタＴに対する作動電圧Ｕ
１は、電源電圧ＵＮから電源整流器４および充電コンデ
ンサ５を介して得られる。正の電圧Ｅは、ダイオードＤ
３およびコンデンサ６を用いて巻線Ｗにおいて現れるパ
ルス電圧の整流によって得られる。スイッチングトラン
ジスタＴのエミッタ区間における電流測定抵抗Ｒ４は、
コレクタ電流ｉｃに比例している電圧を送出し、この電
圧がしきい値回路７を用いて、所定のコレクタ電流ｉｃ
においてスイッチングトランジスタＴが遮断されるよう
にする。図１のスイッチＳはトランジスタＴｓによって
形成されておりかつこのトランジスタＴｓに対するスイ
ッチング電圧Ｕｓは、図示のスイッチイング電源回路装
置が巻線Ｗによって自励式に実現されているということ
によって発生される。トランジスタＴＴはトランジスタ
Ｔｓに対する駆動回路を形成する。
【００２０】実際に試験されかつ検査された実施例にお
いて、各構成要素は次の値を有していた： コンデンサＣ： １０ｎＦ 抵抗Ｒ１： ４７Ω 抵抗Ｒ２： ４７０Ω 抵抗Ｒ３： ４７０Ω 抵抗Ｒ４： ０．２Ω トランジスタＴｓ： 型名ＢＣ３６９ ｎ１： ４０巻 ｎ２： １３巻 Ｋ： ローラ形またはマッシュルーム形コア
いて、各構成要素は次の値を有していた： コンデンサＣ： １０ｎＦ 抵抗Ｒ１： ４７Ω 抵抗Ｒ２： ４７０Ω 抵抗Ｒ３： ４７０Ω 抵抗Ｒ４： ０．２Ω トランジスタＴｓ： 型名ＢＣ３６９ ｎ１： ４０巻 ｎ２： １３巻 Ｋ： ローラ形またはマッシュルーム形コア
【図１】本発明の回路の実施例を示す回路略図である。
【図２】図１の回路の動作方法を説明するための波形図
である。
である。
【図３】コアを有するコイルの構造を示す略図である。
【図４】実際に試験されかつ検査された、図１の回路の
具体例を示す回路略図である。
具体例を示す回路略図である。
Ｔ スイッチングトランジスタ、 Ｔｒ トランス、
Ｕ１ 作動電圧、 Ｅ電圧源， Ｌ コイル、 Ｌ１，
Ｌ２ コイル部分、 Ｃ コンデンサ、 Ｄ１，Ｄ２
ダイオード、Ｒ２ 抵抗
Ｕ１ 作動電圧、 Ｅ電圧源， Ｌ コイル、 Ｌ１，
Ｌ２ コイル部分、 Ｃ コンデンサ、 Ｄ１，Ｄ２
ダイオード、Ｒ２ 抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 イヴ フランソワ ドイツ連邦共和国 ファウエス−フィリン ゲン ニーデレシュトラーセ 42 (72)発明者 ダニエル ロペ ドイツ連邦共和国 ファウエス−フィリン ゲン ビルクヴァルトシュトラーセ ７ (72)発明者 ジェラール リル ドイツ連邦共和国 ウンターキルナッハ パノラマヴェーク ６
Claims (8)
- 【請求項１】 作動電圧（Ｕ１）に接続されているトラ
ンス（Ｔｒ）の１次巻線に直列に接続されている周期的
に操作されるスイッチングトランジスタ（Ｔ）用制御回
路において、直流電圧源（Ｅ）が周期的に操作されるス
イッチエレメント（Ｓ）とコア（Ｋ）およびタップ
（２）を有するコイル（Ｌ）とを介して前記スイッチン
グトランジスタ（Ｔ）のベースに接続されており、かつ
２つのコイル部分（Ｌ１，Ｌ２）は反対の方向に巻回さ
れており、かつ前記タップ（２）は、ダイオード（Ｄ
２）を介してアースかまたは前記スイッチングトランジ
スタ（Ｔ）のエミッタに接続されていることを特徴とす
る周期的に操作されるスイッチングトランジスタ用制御
回路。 - 【請求項２】 前記スイッチエレメント（Ｓ）に接続さ
れているコイル部分（Ｌ１）と前記スイッチングトラン
ジスタ（Ｔ）のベースに接続されているコイル部分（Ｌ
２）との間の巻数比（ｎ１：ｎ２）は約３：１である請
求項１記載の回路。 - 【請求項３】 極性反転充電路（Ｃ，Ｒ１，Ｄ１，Ｄ
２）が設けられており、該極性反転充電路を介して前記
コイル（Ｌ）の消磁フェーズ（ｔ２〜ｔ３）の期間に、
該コイル（Ｌ）に電流の形で蓄積されていたエネルギー
が負の電圧の形においてコンデンサ（Ｃ）に転送され、
かつ該負の電圧は、作動期間（ｔ０〜ｔ４）の後続の残
りの時間（ｔ３〜ｔ４）の期間に逆バイアス電圧として
前記スイッチングトランジスタ（Ｔ）のベースに供給さ
れる請求項１記載の回路。 - 【請求項４】 前記スイッチエレメント（Ｓ）に接続さ
れている第１のコイル部分（Ｌ１）の端部（１）は、ダ
イオード（Ｄ１）およびコンデンサ（Ｃ）によって形成
される直列回路を介してアースに接続されている請求項
３記載の回路。 - 【請求項５】 前記コンデンサ（Ｃ）は、抵抗（Ｒ２）
を介して前記スイッチングトランジスタ（Ｔ）のベース
に接続されている請求項４記載の回路。 - 【請求項６】 前記ダイオード（Ｄ１）に直列に抵抗
（Ｒ１）が接続されている請求項５記載の回路。 - 【請求項７】 前記直流電圧源（Ｅ）は、前記スイッチ
ングトランジスタ（Ｔ）によって制御されるトランス
（Ｔｒ）の巻線（Ｗ）によって給電される整流器回路に
よって形成されている請求項１記載の回路。 - 【請求項８】 前記スイッチエレメント（Ｓ）は、トラ
ンジスタまたはＭＯＳＦＥＴによって形成されている請
求項１記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19602556A DE19602556A1 (de) | 1996-01-25 | 1996-01-25 | Steuerschaltung für einen periodisch betätigten Schalttransistor |
| DE19602556.7 | 1996-01-25 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH09246935A true JPH09246935A (ja) | 1997-09-19 |
| JPH09246935A5 JPH09246935A5 (ja) | 2004-12-24 |
| JP3768317B2 JP3768317B2 (ja) | 2006-04-19 |
Family
ID=7783604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00914097A Expired - Fee Related JP3768317B2 (ja) | 1996-01-25 | 1997-01-22 | 周期的に操作されるスイッチングトランジスタ用制御回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5892671A (ja) |
| EP (1) | EP0786866B1 (ja) |
| JP (1) | JP3768317B2 (ja) |
| CN (1) | CN1055182C (ja) |
| DE (2) | DE19602556A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11187416A (ja) * | 1997-12-19 | 1999-07-09 | Murata Mfg Co Ltd | 消磁回路 |
| GB2448761A (en) * | 2007-04-27 | 2008-10-29 | Cambridge Semiconductor Ltd | Protecting a power converter switch |
| CN107132404B (zh) * | 2017-05-15 | 2019-11-05 | 矽力杰半导体技术(杭州)有限公司 | 检测方法、检测电路、控制器及开关电源 |
| CN110768510B (zh) | 2019-09-30 | 2022-09-20 | 上海矽力杰微电子技术有限公司 | 控制电路和方法以及功率变换器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2819225A1 (de) * | 1978-05-02 | 1979-11-08 | Blaupunkt Werke Gmbh | Spannungswandler |
| DE3300682C2 (de) * | 1983-01-11 | 1986-01-02 | Siemens AG, 1000 Berlin und 8000 München | Steuerschaltungsanordnung zum Ein- und Ausschalten eines bipolaren Transistors |
| JPS59156022A (ja) * | 1983-02-25 | 1984-09-05 | Hitachi Ltd | ドライブ回路 |
| US4864247A (en) * | 1988-11-14 | 1989-09-05 | Baur Bruce K | High speed base drive for power amplifier |
| DE3844210A1 (de) * | 1988-12-29 | 1990-07-05 | Electronic Werke Deutschland | Schaltnetzteil mit ueberlastschutz |
| US4897580A (en) * | 1989-06-20 | 1990-01-30 | Motorola Inc. | Amplifier drive circuit for inductive loads |
-
1996
- 1996-01-25 DE DE19602556A patent/DE19602556A1/de not_active Withdrawn
- 1996-12-09 EP EP96119674A patent/EP0786866B1/de not_active Expired - Lifetime
- 1996-12-09 DE DE59611142T patent/DE59611142D1/de not_active Expired - Fee Related
-
1997
- 1997-01-14 US US08/783,228 patent/US5892671A/en not_active Expired - Fee Related
- 1997-01-16 CN CN97102249A patent/CN1055182C/zh not_active Expired - Fee Related
- 1997-01-22 JP JP00914097A patent/JP3768317B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1175113A (zh) | 1998-03-04 |
| US5892671A (en) | 1999-04-06 |
| CN1055182C (zh) | 2000-08-02 |
| EP0786866A1 (de) | 1997-07-30 |
| EP0786866B1 (de) | 2004-11-10 |
| DE59611142D1 (de) | 2004-12-16 |
| DE19602556A1 (de) | 1997-07-31 |
| JP3768317B2 (ja) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4262886B2 (ja) | ダブルエンデッド絶縁ｄ．ｃ．−ｄ．ｃ．コンバータ | |
| US6278621B1 (en) | Single ended forward DC-to-DC converter providing enhanced resetting for synchronous rectification | |
| US5625541A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| JP2961897B2 (ja) | スイッチング電源装置 | |
| US6587358B1 (en) | Switching power supply circuit | |
| EP1037368B1 (en) | Isolating DC-DC converter | |
| US6839246B1 (en) | Self-driving circuit for a DC/DC converter | |
| EP0622891A2 (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| JP3387456B2 (ja) | スイッチング電源装置 | |
| CN109980903B (zh) | 一种驱动电路和电源 | |
| JP2001025243A (ja) | スイッチング電源装置 | |
| Seo et al. | Asymmetrical PWM flyback converter | |
| Xuefei et al. | Two methods to drive synchronous rectifiers during dead time in forward topologies | |
| US6301139B1 (en) | Self-driven synchronous rectifier circuit for non-optimal reset secondary voltage | |
| EP0185481B1 (en) | A resonant switching apparatus using a cascode arrangement | |
| JP3768317B2 (ja) | 周期的に操作されるスイッチングトランジスタ用制御回路 | |
| US6239993B1 (en) | Circuit associated with a power converter and method of operation thereof | |
| CN113824328A (zh) | 一种反激变换器 | |
| JP3263751B2 (ja) | スイッチング電源 | |
| EP0770281B1 (en) | Power supply apparatus comprising an improved limiter circuit | |
| JP2000125560A (ja) | スイッチング電源装置 | |
| JP3475953B2 (ja) | 絶縁型ｄｃーｄｃコンバータ | |
| JP3619116B2 (ja) | フライバック・コンバータにおける同期整流器の駆動回路 | |
| CN121643498A (zh) | 一种用于以太网供电的电源电路 | |
| JPH11177838A (ja) | 水平偏向励振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040119 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |