JPH09247134A

JPH09247134A - クロック信号発生装置

Info

Publication number: JPH09247134A
Application number: JP2916697A
Authority: JP
Inventors: David C Chu; ディヴィッド・シー・チー
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1996-02-21
Filing date: 1997-02-13
Publication date: 1997-09-19
Also published as: EP0792037A1; DE69623925D1; EP0792037B1; US5982831A

Abstract

(57)【要約】【課題】ディジタル通信ネットワークにおいて安定し
たクロック信号を供給する。【解決手段】スケーリング式位相検出器ＰＤが、公称
基準周波数ｆｒ_nomと公称発振器周波数ｆｘ_nomの比によ
って周波数にスケーリングを施した局部発振器信号４２
と、基準信号Ｒとの位相差に等しい位相偏移項Φ_devを
発生し、これに信号プロセッサ１４が処理を施して合成
器補正項ｄｓを生成し、この合成器補正項に基づいて信
号合成器３４の公称合成比Ｒ_nom（公称クロック周波数
ｆｃ_nomの公称発振器周波数ｆｘ_nomとの比）をオペラン
ド修正子ＤＲで修正し、局部発振器信号４２からクロッ
ク信号１１を得る。例えばｄｓはΦ_devの変化速度を計
算して得た周波数補正項ｄｆから成る。ＤＲは以下の式
で計算され、局部発振器の各サイクル毎にＲ_nomに加算
される。ＤＲ＝（ｄｆ×ｆｃ_nom）／（ｆｒ_nom×ｆｘ_nom）

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル通信ネットワ
ークにおけるクロック信号に関するものであり、とりわ
け、基準信号によってクロック信号の統制を行うための
方法及び装置に関するものである。

【０００２】

【従来の技術】デジタル通信ネットワークにおける情報
は、精確な周波数発生源に基づく、明確で精確なビット
転送速度で送信及び受信が行われる。これらの精確な周
波数発生源に直接アクセスする通信ネットワーク内の一
つのノードは、極めて精確な転送速度でデジタル信号の
形をとる情報を伝送することが可能である。しかし、多
くのノードは、精確な周波数発生源に直接アクセスする
ことはできない。これらのノードは、前述の一つのノー
ドにおける入力デジタル信号から入力クロックを回復す
る。回復したクロックは、出力クロック信号を統制する
ための基準信号の働きをする。引き続き、統制された出
力クロック信号を利用して、前述の一つのノードからの
送信の同期がとられる。あるノードにおける基準信号の
１つが役に立たなくなると、そのノードで利用可能な別
の未使用の基準信号を代わりに用いることによって、通
信ネットワークに対する堅牢性を得ることが可能であ
る。

【０００３】基準信号は、基準の基礎となる精確な周波
数発生源の長期にわたる優れた周波数の安定性を備えて
いる一方、短期における周波数の安定性は、通信ネット
ワークによる伝送の結果として劣化する可能性がある。
現在のところ、長期と短期の両方において優れた周波数
の安定性を示すクロック信号を発生させるために、周波
数の安定性の瞬時劣化を低減する位相フィードバック・
サーボ・ループが用いられている。

【０００４】フィードバック・サーボ・ループの一例と
して、単純な位相ロック・ループ（ＰＬＬ）がある。単
純なＰＬＬの場合、周波数同調式オシレータによって生
じる出力信号が、基準入力との位相比較のためフィード
バックされる。位相比較から得られる位相差に処理が加
えられ、次に、これを利用して基準入力と出力信号との
位相差がゼロになるように発振器の周波数の同調が実施
される。定常状態すなわちＰＬＬのロック状態におい
て、基準入力と発振器信号は、位相のアライメントがと
れ、同じ周波数になる。

【０００５】他の位相フィードバック・サーボ・ループ
は、単純なＰＬＬのバリエーションである。Scordoの米
国特許第4,633,193号には、基準入力によって出力（ク
ロック）信号を統制するためのこうした位相フィードバ
ック・サーボ・ループの一例について開示がある。位相
フィードバック・サーボ・ループの場合のように、出力
信号はループ内にフィードバックされる。現在の入力信
号と過去の出力信号に基づく反復計算によって、現在の
出力信号が生じる。ここでは２つの発振器が利用され
る。第１の発振器は、基準入力信号と出力信号の両方に
共通の位相基準としての働きをする。第２の発振器は、
出力信号を発生するために用いられる同調式発振器であ
る。積分器及び加算器による反復計算の結果に基づい
て、デジタル・アナログ変換器は、第２の発振器を同調
させるためのアナログ電圧を発生する。

【０００６】Leseaの米国特許第4,947,382号には、位相
フィードバックに基づいた、基準入力信号によってクロ
ック信号の統制を行う別の方法が開示されている。基準
入力と合成出力の間で位相比較が行われる。位相比較に
基づく位相差をフィードバックして、出力信号を送り出
す合成器の修正が行われる。出力は、フィードバック・
システムの場合と同様、それ自体の合成のために用いら
れる。

【０００７】フィードバック・サーボ・ループの場合、
基準入力との比較のためにループ内に出力をフィードバ
ックして補正情報を生成し、これを用いて反復式に出力
の改善が行われる。複数の基準入力と単一の出力がある
通信ネットワークの場合、単一出力は、専ら１つの基準
入力との反復だけに用いられるので、単一のフィードバ
ック・ループだけしか完成されない。従って、複数の基
準入力のうち他の入力を利用するループは完成されな
い。１つの基準から別の基準へのスイッチングにおいて
は、未完成のループを完成させ、新たに完成したそのル
ープをその最終定常状態にすることが必要になる。ルー
プの過渡現象は、一般にこうした基準入力のスイッチン
グによって生じる。

【０００８】ループの過渡現象によって、基準入力に関
連しない、出力（クロック）信号に関係のない周波数及
び位相変動が生じる。クロック信号の周波数及び位相の
変動は、クロック信号の変動を検知する通信ネットワー
ク中の他のノードへの伝送に影響を及ぼし、結果とし
て、そのノードにおいて利用可能な複数の基準のうち別
の基準にスイッチすることになる。該基準のスイッチン
グによって、さらに、その発生したクロック信号に、関
係のない付加的な周波数及び位相変動が誘導され、以下
同様に繰り返される。基準入力の順次スイッチングとそ
の結果生じるループの過渡現象によって、通信ネットワ
ークの性能全体が劣化する。

【０００９】

【発明が解決しようとする課題】従って本発明は、デジ
タル通信ネットワークにおけるクロック信号を基準信号
によって統制することを目的とし、フィードバック・サ
ーボ・ループを使用した時に発生するようなループの過
渡現象のない、安定したクロック信号を発生できるよう
にすることを目的とする。

【００１０】

【課題を解決するための手段】本発明の場合、フィード
フォワード装置及び方法によって、基準信号によるクロ
ック信号の統制が行われる。クロック信号は、その長期
の周波数安定性を基準信号から引き出し、その短期の周
波数安定性を局部発振器信号から引き出す。スケーリン
グ式位相検出器は、基準信号と、周波数にスケーリング
を施した局部発振器信号との位相比較を行い、位相偏移
項を生成する。次に、位相偏移項に処理を施すことによ
って、合成器補正項が生じる。さらに、局部発振器信号
及び合成器補正項を信号合成器に供給することによっ
て、クロック信号が発生する。

【００１１】本発明の第１の実施例の場合、合成器補正
項は周波数補正項を有する。クロック信号を発生させる
ために、信号合成器で利用可能な周波数補正項の１つが
別の周波数補正項の代わりに選択される場合、クロック
信号にわずかな周波数のステップ遷移が生じる。しか
し、クロック信号が第１の周波数のトラッキングから第
２の周波数のトラッキングに遷移する際、クロック信号
の位相はその現在値を維持する。クロック信号は、周波
数がステップ遷移する間、関係のない周波数または位相
変動には影響を受けない。この実施例は、とりわけ、ノ
ードにおいて複数の基準信号を利用可能な通信ネットワ
ークに適している。選択された周波数補正項に対応する
基準信号が、有効でなくなるか、あるいは別様に望まし
くなくなれば、最初の周波数補正項の代わりに、複数の
周波数補正項のうち、代わりの基準信号に対応する代替
周波数補正項を信号合成器での利用のために選択するこ
とが可能である。通信ネットワーク中のあるノードにお
いて、１つの基準信号を別の基準信号の代わりに選択し
てクロック信号の統制を行う時、クロック信号は、関係
のない周波数及び位相変動の影響を受けないままであ
る。

【００１２】本発明の第２の実施例の場合、合成器補正
項は位相補正項を有する。基準信号とクロック信号との
間に完全な位相コヒーレンスが生じる。信号合成器にお
いて利用可能なある位相補正項が別の位相補正項の代わ
りに選択される時、クロック信号は、関係のない周波数
または位相変動の影響を受けないままである。

【００１３】複数のスケール式位相検出器を用いて、様
々な基準から複数の合成器補正項を生成することも可能
である。各合成器補正項は、複数の基準信号のうちの１
つに対応する。合成器補正項は信号合成器においてクロ
ック信号の発生に利用可能である。合成器補正項の１つ
が選択されると、その選択された合成器補正項に対応す
る基準信号によってクロック信号の統制が行われる。各
基準信号に対応する位相偏移項の時間変動を分析するこ
とによって、基準信号の品質をモニタすることが可能で
ある。複数の基準信号が利用可能である場合、この分析
を利用して、信号合成器が合成器補正項のどれを選択し
てクロック信号の発生させるのに用いるかの判定を行う
ことが可能である。

【００１４】

【実施例】図１には、基準信号Ｒによってクロック信号
１１の統制を行うためのフィードフォワード装置２が示
されている。基準信号Ｒ及び局部発振器信号４２が、装
置２に入力される。基準信号Ｒは、基準ＲＥＦによって
供給される。通信ネットワークの場合、基準信号は、ネ
ットワークのノードにおける入力ビット転送速度に等し
い公称基準周波数ｆｒ_nomを有する。基準信号Ｒの周波
数は一般に、公称基準周波数ｆｒ_nomを中心にして揺ら
ぎを生じるが、セシウムまたは水素メーザを基準にした
その基準信号Ｒの長期の周波数安定性は、局部発振器信
号のそれに比べてかなり優れている。しかし、基準信号
Ｒの短期の周波数安定性は、ネットワークを介した伝送
の結果として、あるいは、ネットワークにおけるライブ
・トラフィック変調の結果として劣化する可能性があ
る。

【００１５】局部発振器４によって、局部発振器信号４
２が生じる。局部発振器４は一般に、温度を制御したオ
ーブン内に納められた、10¹⁰分のいくつかのオーダの周
波数安定性を備えた発振器信号４２を生じる水晶または
ルビジウムをベースにした発振器である。

【００１６】装置２の出力におけるクロック信号１１
は、局部発振器信号４２に備わった短期周波数安定性
と、基準信号Ｒに備わった長期周波数安定性を有してい
る。クロック信号１１は、その長期周波数安定性を基準
信号Ｒから引き出すので、基準ＲＥＦの統制を受けると
いうことになる。

【００１７】基準信号Ｒ及び局部発振器信号４２をスケ
ーリング式位相検出器ＰＤに加えると、基準信号Ｒと、
公称基準周波数ｆｒ_nomと公称発振器周波数ｆｘ_nomの比
によって周波数にスケーリングを施された局部発振器信
号４２との位相差に等しい位相偏移項Φ_devが得られ
る。

【００１８】位相偏移項Φ_devを信号プロセッサ１４に
加えると、位相偏移項Φ_devにフィルタリング、微分、
または別様の処理が施される。信号プロセッサ１４は、
いくつかの出力１２を送り出すことが可能であり、その
うちのどれかを利用し、加えられた位相偏移項Φ_devの
処理及び分析に基づいて基準信号Ｒ及び発振器信号４２
の品質をモニタすることが可能である。位相偏移項Φ
_devを処理することによって得られる信号プロセッサ１
４の出力の１つが、合成器補正項ｄｓである。

【００１９】合成器補正項ｄｓ及び発振器信号４２を、
両方とも、信号合成器に加えると、加えられた入力に従
ってクロック信号１１が発生する。クロック信号１１
は、公称発振器周波数ｆｘ_nomと公称合成比すなわち信
号合成器３４のオペランドＲ_nomに起因すると考えられ
る公称クロック周波数ｆｃ_nomを備えている。発振器信
号４２によって信号合成器３４がトリガされ、合成器補
正項ｄｓに基づいて公称合成比Ｒ_nomに修正を加えるこ
とによって、クロック信号１１が発生する。

【００２０】図２に示すＤＤＦＳ（ダイレクト・デジタ
ル周波数合成器）が、信号合成器３４として用いられ
る。ＤＤＦＳは、局部発振器信号４２によってトリガさ
れる４８ビットのアキュムレータである、すなわち、局
部発振器信号４２のサイクル毎にＡＤＤ（加算）機能を
実施する。ＤＤＦＳは、その新たな合計出力が、オペラ
ンドＲ_nomと前に合計した出力との和であるという意味
においてアキュムレータである。オペランドＲ_nomは、
公称クロック周波数ｆｃ_nomと公称発振器周波数ｆｘ_nom
との比である。例えば、公称クロック周波数ｆｃ_nomが
２．０４８ＭＨｚに等しく、公称発振器周波数ｆｘ_nom
が１０ＭＨｚの場合、オペランドＲ_nomの公称値は、フ
ルの４８ビット・ワードの０．２０４８に等しい。クロ
ック信号１１の統制は、オペランドＲ_nomの公称値をオ
ペランド修正子ＤＲによって修正することによって達成
される。公称クロック周波数ｆｃ_nomは、公称基準周波
数ｆｒ_nomまたは公称発振器周波数ｆｘ_nomとは関係なく
選択することが可能である。アキュムレータのオーバフ
ロー・ビットにひとたびフィルタリングを施すと、クロ
ック信号１１が生じる。

【００２１】本発明の第１の実施例の場合、合成器補正
項ｄｓは、周波数補正項ｄｆを有する。周波数補正項ｄ
ｆは、信号プロセッサ１４が位相偏移項Φ_devに処理を
施す結果として得られる。まず、信号プロセッサ１４
が、デジタル方式で位相偏移項Φ_devに低域フィルタリ
ングを施すことによって、ノイズ及び他の短期の揺らぎ
が低減する。次に、フィルタリングを施された位相偏移
項Φ_devの変化速度を計算することによって、周波数補
正項ｄｆ（Ｈｚで表す）が生じる。オペランド修正子Ｄ
Ｒが、周波数補正項ｄｆを用い、下記の式によって計算
される。ＤＲ＝（ｄｆ×ｆｃ_nom）／（ｆｒ_nom×ｆｘ_nom）ここで、ｆｒ_nomは、前述のように公称基準周波数であ
り、ｆｘ_nomは、公称発振器周波数である。オペランド
修正子ＤＲは、オペランドＲ_nomに加算され、局部発振
器信号の各サイクルによってトリガされる各加算ごとに
実施され、所定の補正速度においてのみ変化する。例え
ば、補正速度が１Ｈｚ、すなわち、毎秒１回の場合、１
秒の持続時間の間に、オペランド修正子ＤＲがオペラン
ドＲ_nomに加算される。該時間の間に、アキュムレータ
は、１０００万回トリガされる（公称発振器周波数ｆｘ
_nomが１０ＭＨｚに等しい場合）。

【００２２】本発明の第２の実施例の場合、合成器補正
項ｄｓは、位相補正項ｄｐを有する。位相補正項ｄｐ
は、信号プロセッサ１４が位相偏移項Φ_devに処理を施
す結果として得られる。まず、信号プロセッサ１４が、
デジタル方式で位相偏移項Φ_devに低域フィルタリング
を施すことによって、ノイズ及び他の短期の揺らぎが低
減する。次に、補正速度における対応する基準からのフ
ィルタリングを施された位相偏移項Φ_dev間における値
の変化を計算することによって、位相補正項ｄｐが生じ
る。次に、オペランド修正子が、位相補正項ｄｐを用
い、下記の公式によって計算される：ＤＲ＝ｄｐ×ｆｃ_nom／ｆｒ_nom ここで、ｆｃ_nomは公称クロック周波数であり、ｆｒ_nom
は公称基準周波数である。オペランド修正子ＤＲは、局
部発振器信号４２の単一サイクルの間のみオペランドＲ
_nomに加算される。

【００２３】図２には、複数の基準Ｒｅｆ１、Ｒｅｆ
２．．．ＲｅｆＮのうちの１つによってクロック信号１
１の統制を行うためのフィードフォワード・システム２
０が示されている。フィードフォワード・システム２０
は、図１のフィードフォワード装置に基づくものであ
る。フィードフォワード・システム２０によって、局部
発振器信号４２に備わった短期周波数安定性、及び、ク
ロック信号１１の統制に用いられる特定の基準信号Ｒｅ
ｆ１、Ｒｅｆ２．．．ＲｅｆＮに備わった長期周波数安
定性を示すクロック信号１１が得られる。特定の基準、
例えば、Ｒｅｆ１が役に立たなくなると、残りの基準の
１つ、例えば、Ｒｅｆ２〜ＲｅｆＮによって統制を行う
ことが可能である。ある基準が別の基準の代わりに用い
られるので、出力１０におけるクロック信号１１は、位
相が連続したままであり、関係のない周波数及び位相変
動を受けずに済む。

【００２４】局部発振器信号４２は、複数の信号経路Ｓ
１、Ｓ２．．．ＳＮに分配される。各基準Ｒｅｆ１、Ｒ
ｅｆ２．．．ＲｅｆＮによって、対応する基準信号Ｒ
１、Ｒ２．．．ＲＮが発生する。複数のスケーリング式
位相検出器ＰＤ１、ＰＤ２．．．ＰＤＮが用いられ、そ
れぞれ、対応する基準Ｒｅｆ１、Ｒｅｆ２．．．Ｒｅｆ
Ｎと、周波数に適正なスケーリングを施した局部発振器
信号４２との位相差に等しい位相偏移項Φ_dev１、Φ_dev
２．．．Φ_devＮが生成される。各スケーリング式位相
検出器ＰＤ１、ＰＤ２．．．ＰＤＮは、加えられる基準
信号Ｒ１、Ｒ２．．．ＲＮの公称基準周波数ｆｒ
_nom１、ｆｒ_nom２．．．ｆｒ_nomＮと公称発振器周波数
の比によって、局部発振器信号４２の周波数にスケーリ
ングを施す。例えば、スケーリング式位相検出器ＰＤ１
は、公称基準周波数ｆｒ_nom１と公称発振器周波数ｆｘ
_nomの比によって、公称発振器周波数ｆｘ_nomにスケーリ
ングを施す。信号プロセッサ１４は、位相偏差項Φ_dev
１、Φ_dev２．．．Φ_devＮのそれぞれから合成器補正項
ｄｓ１、ｄｓ２．．．ｄｓＮを生成する。

【００２５】次に、合成器補正項ｄｓ１、ｄｓ２．．．
ｄｓＮが、プログラマブル・マルチプレクサ１５の入力
に同時に加えられる。合成器補正項ｄｓ１、ｄｓ
２．．．ｄｓＮの１つであるプログラマブル・マルチプ
レクサ１５の出力１６が、ＤＤＦＳから構成される信号
合成器３４に加えられる。前述のように、ＤＤＦＳは、
加えられた発振器信号４２と、マルチプレクサ１５の出
力からＤＤＦＳに加えられた合成器補正項ｄｓに基づい
てクロック信号１１を発生する。次に、信号合成器３４
の公称合成比Ｒ_nomが、プログラマブル・マルチプレク
サ１５の出力１６において選択された合成器補正項ｄｓ
１、ｄｓ２．．．ｄｓＮの１つに従って修正される。

【００２６】合成器補正項ｄｓ１、ｄｓ２．．．ｄｓＮ
は、それぞれ、信号合成器３４がクロック信号１１の発
生のために用いるのに有効であり、プログラマブル・マ
ルチプレクサ１５を用いて、合成器補正項ｄｓ１、ｄｓ
２．．．ｄｓＮのうちの１つを別の合成器補正項の代わ
りに選択することが可能である。

【００２７】基準信号Ｒ１、Ｒ２．．．ＲＮのそれぞれ
と局部発振器信号４２の品質を示すパラメータが、信号
プロセッサ１４の出力１２において得られる。合成器補
正項ｄｓ１、ｄｓ２．．．ｄｓＮ以外に、位相偏差項Φ
_dev１、Φ_dev２．．．Φ_devＮから導き出されるパラメ
ータには、最大時間間隔エラー（ＭＴＩＥ）、時間偏差
（Ｔ_DEV）、及び時間分散（ＴＶＡＲ）が含まれる。こ
れらパラメータの分析結果として、基準信号の品質に関
する所定の判定基準に基づいて、ある基準が役に立たな
いとみなすことが可能である。ある基準が役に立たない
とみなされると、クロック信号１１を得るために用いら
れるプログラマブル・マルチプレクサ１５を利用して、
代替基準に対応する合成器補正項を選択することができ
る。通信ネットワークおいて、関係のない周波数及び位
相変動を被らないクロック信号に依存して、さまざまな
ノードからのデータ伝送の同期が行われる。周波数補正
項の１つ、例えば、ｄｆ２が、現在用いられている周波
数補正項、例えば、ｄｆ１の代わりに選択されると、一
般に、クロック信号１１の周波数に遷移が生じる。しか
し、クロック信号の周波数の積分であるクロック信号の
位相は、周波数の遷移に適応させるだけのために調整さ
れる。しかし、代替基準Ｒｅｆ２．．．ＲｅｆＮに対応
する代替周波数補正項ｄｆ２．．．ｄｆＮが、プログラ
マブル・マルチプレクサ１５を用いて選択されるので、
関係のない周波数及び位相変動を受けずに済む。

【００２８】ノードで利用可能な複数の基準Ｒｅｆ１、
Ｒｅｆ２．．．ＲｅｆＮのどれも無効である場合、信号
合成器３４にホールドオーバ周波数補正項、すなわち、
ホールドオーバ項１７を加えて、出力１０におけるクロ
ック信号１１を維持することが可能である。マルチプレ
クサ１５に加えられるホールドオーバ項１７は、前に加
えられた周波数補正項の値の補外に基づくことが可能で
ある。例えば、マルチプレクサ１５の出力１６における
周波数補正項が信号合成器３４によって既に用いられて
おり、周波数補正項が特定のプロフィール対時間を備え
る場合、ホールドオーバ項１７は、周波数補正項の最後
に用いられた値を有する。ホールドオーバ項１７の今後
の値は、既に加えられている周波数補正項のプロフィー
ルに対する曲線の当てはめに基づくものになる。

【００２９】図に示すように、フィードフォワード装置
２及びフィードフォワード・システム２０は、デジタル
・ハードウェアを利用して実施される。スケーリング式
位相検出器はデジタルであり、信号プロセッサ１４は、
デジタル・フィルタ及び微分器を備えており、信号合成
器は、ダイレクト・デジタル周波数合成器である。これ
らの機能要素の多くは、アナログの等価回路で構成する
ことも可能である。クロック信号１１の発生には、局部
発振器信号４２に基づいた、合成器補正項ｄｓ１、ｄｓ
２．．．ｄｓＮによって統制される、直接デジタル・合
成器のような信号合成器を用いることが可能である。

【００３０】代替案として、フィードフォワード装置２
及びフィードフォワード・システム２０の機能要素の多
くは、ソフトウェアを利用して実施することが可能であ
る。図２に示す信号プロセッサ１４、マルチプレクサ１
５、及び、ホールドオーバ項の計算は、単一マイクロプ
ロセッサによってまとめて実施することが可能である。

【００３１】デジタル・ハードウェア、アナログ・ハー
ドウェア、及び、ソフトウェアのさまざまな組み合わせ
を利用して、図２に示すスケール式位相検出器ＰＤ１、
ＰＤ２．．．ＰＤＮ、信号プロセッサ１４、及び、信号
合成器３４の同等物を実施し、位相連続クロック信号を
発生することが可能である。機能ブロックの実施に関す
る選択は、システム性能要件、コスト、物理的サイズの
制約条件、及び、部品の利用可能度に基づいて行うこと
が可能である。しかし、統制されたクロック信号の発生
方法は、フィードフォワード装置２及びフィードフォワ
ード・システム２０の機能ブロックの実施に利用される
ハードウェアまたはソフトウェアの細部には依存しな
い。

【００３２】図３には、利用されるハードウェア及びソ
フトウェアとは関係なく、複数の基準信号のうちの１つ
及び局部発振器信号によってクロック信号を統制するた
めに利用される方法が示されている。ステップ１００に
おいて、局部発振器信号が、複数の基準信号のそれぞれ
と同時に位相の比較を受ける。各位相比較の前に、局部
発振器信号の適合する周波数スケーリングを組み込むこ
とによって、局部発振器信号と複数の基準信号のそれぞ
れとの間における所定の周波数関係を確保することが可
能である。ステップ１０２において、位相比較のそれぞ
れから位相偏移項が得られる。この位相偏移項にローパ
ス・フィルタリングまたは他のタイプのフィルタリング
を施すことによって、クロック信号にマイナスの影響を
及ぼす可能性のあるノイズ、スプリアス、または、他の
望ましくない信号を抑制することが可能である。

【００３３】ステップ１０４において、位相偏移項のそ
れぞれの変化速度にそれぞれ基づく周波数補正項を含
む、複数の合成器補正項が生成される。ステップ１０６
において、複数の周波数補正項のうちの１つが選択され
る。ステップ１０８において、クロック信号が局部発振
器信号から合成され、前記選択によって修正される。ク
ロック信号の周波数は、選択された特定の周波数補正項
に対応する。異なる周波数補正項が選択される時、クロ
ック信号の周波数は、新たに選択された周波数補正項に
対応する。しかし、複数の周波数補正項のうちから別の
補正項が選択される時、クロック信号の位相は連続して
おり、関係のない周波数及び位相変動を免れる。

【００３４】ＭＴＩＥ、ＴＶＡＲ、または、Ｔ_DEVのよ
うな複数の基準のそれぞれの品質を示すパラメータを利
用して、ステップ１０６における選択の判定が可能であ
る。

【００３５】〔実施態様〕なお、本発明の実施態様の例
を以下に示す。

【００３６】〔実施態様１〕公称発振器周波数（ｆｘ
_nom）を有する局部発振器を利用して、公称基準周波数
（ｆｒ_nom）を有する基準信号（Ｒ）によって、公称ク
ロック周波数（ｆｃ_ｎｏｍ）を有するクロック信号（１
１）の統制を行うための装置（２）において、局部発振
器信号（４２）及び基準信号（Ｒ）を受信し、基準信号
（Ｒ）と、公称基準周波数（ｆｒ_nom）と公称発振器周
波数（ｆｘ_nom）の比によって周波数にスケーリングを
施した局部発振器信号（４２）との位相差に等しい位相
偏移項（Φ_dev）を生成するスケーリング式位相検出器
（ＰＤ）と、位相偏移項（Φ_dev）を受信し、合成器補
正項（ｄｓ）を生成する信号プロセッサ（１４）と、局
部発振器信号（４２）及び合成器補正項（ｄｓ）を受信
する信号合成器（３４）とを含み、前記信号合成器（３
４）が、公称クロック周波数（ｆｃ_nom）と公称発振器
周波数（ｆｘ_nom）の比に等しい公称合成比（Ｒ_nom）を
有していることと、公称合成比（Ｒ_nom）を合成器補正
項（ｄｓ）で修正することによって、統制のとれたクロ
ック信号（１１）を発生させることを特徴とする装置。

【００３７】〔実施態様２〕信号プロセッサ（１４）
は、位相偏移項（Φ_dev）にフィルタリングを施して位
相補正項（ｄｐ）を有する合成器補正項（ｄｓ）を生成
するための低域フィルタを含んでいることを特徴とす
る、実施態様１に記載の装置。

【００３８】〔実施態様３〕信号合成器（３４）が、局
部発振器信号（４２）によってトリガされるダイレクト
・デジタル周波数合成器を含むことと、信号プロセッサ
が、公称クロック周波数（ｆｃ_nom）と公称基準周波数
（ｆｒ_nom）の比によって位相補正項（ｄｐ）にスケー
リングを施し、局部発振器信号（４２）によってダイレ
クト・デジタル周波数合成器に１回トリガをかける間
に、スケーリングを施した位相補正項を公称合成比（Ｒ
_nom）に加算することを特徴とする、実施態様２に記載
の装置（２）。

【００３９】〔実施態様４〕信号プロセッサ（１４）
は、位相偏移項（Φ_dev）にフィルタリングを施して、
フィルタリングを施した位相偏移項（Φ_dev）の変化速
度に基づく周波数補正項（ｄｆ）を有する合成器補正項
（ｄｓ）を生成するための低域フィルタを含むことを特
徴とする、実施態様１に記載の装置（２）。

【００４０】〔実施態様５〕信号合成器（３４）が、局
部発振器信号（４２）によってトリガされるダイレクト
・デジタル周波数合成器を備えることと、信号プロセッ
サ（１４）が、公称基準周波数（ｆｒ_nom）と公称発振
器周波数（ｆｘ_nom）の積に対する公称クロック周波数
（ｆｃ_nom）の比によって周波数補正項（ｄｆ）にスケ
ーリングを施し、局部発振器信号（４２）によってダイ
レクト・デジタル周波数合成器が複数回トリガされる間
に、スケーリングを施された前記周波数補正項が公称合
成比（Ｒ_nom）に加算されることを特徴とする、実施態
様４に記載の装置。

【００４１】〔実施態様６〕局部発振器信号（４２）を
利用し、それぞれ公称基準周波数（ｆｒ１_nom、ｆｒ２
_nom）を有する１対の基準信号（Ｒ１、Ｒ２）によっ
て、公称クロック周波数（ｆｃ_nom）を有するクロック
信号の統制を行う装置（２０）において、局部発振器信
号（４２）及び１対の基準信号（Ｒ１、Ｒ２）のうちの
第１の基準信号（Ｒ１）を受信し、第１の基準信号（Ｒ
１）と、第１の基準信号の公称基準周波数（ｆｒ
１_nom）と公称発振器周波数（ｆｘ_nom）との比によって
周波数にスケーリングが施された局部発振器信号（４
２）との位相差に等しい第１の位相偏移項（Φ_dev１）
を生成する第１のスケーリング式位相検出器（ＰＤ１）
と、第１の位相偏移項（Φ_dev１）を受信し、第１の合
成器補正項（ｄｓ１）を生成する第１の信号プロセッサ
（１４）と、局部発振器信号（４２）及び１対の基準信
号（Ｒ１、Ｒ２）のうち第２の基準信号（Ｒ２）を受信
し、第２の基準信号（Ｒ２）と、第２の基準信号の公称
基準周波数（ｆｒ２_nom）と公称発振器周波数（ｆ
ｘ_nom）との比によって周波数にスケーリングが施され
た局部発振器信号（４２）との位相差に等しい第２の位
相偏移項（Φ_dev２）を生成する第２のスケーリング式
位相検出器（ＰＤ２）と、第２の位相偏移項（Φ
_dev２）を受信し、第２の合成器補正項（ｄｓ２）を生
成する第２の信号プロセッサ（１４）と、局部発振器信
号（４２）と、第１と第２の合成器補正項（ｄｓ１、ｄ
ｓ２）の一方を受信する信号合成器（３４）とを含んで
おり、前記信号合成器（３４）が、公称クロック周波数
（ｆｃ_nom）と公称発振器周波数（ｆｘ_nom）の比に等し
い公称合成比（Ｒ_nom）を有していることと、受信し
た合成器補正項（ｄｓ１、ｄｓ２）で公称合成比（Ｒ
_nom）を修正することによって、第１の合成器補正項
（ｄｓ１）が適用された場合には、第１の周波数におい
て統制のとれたクロック信号（１１）を生成し、第２の
合成器補正項（ｄｓ２）が適用された場合には第２の周
波数において統制のとれたクロック信号を生成すること
を特徴とする装置（２０）。

【００４２】〔実施態様７〕第１の信号プロセッサ（１
４）は、第１の位相偏移項（Φ_dev１）にフィルタリン
グを施して、第１の位相補正項（ｄｐ１）を有する合成
器補正項（ｄｓ１）を生成するための低域フィルタを含
むことと、第２の信号プロセッサ（１４）は、第２の位
相偏移項（Φ_dev２）にフィルタリングを施して、第２
の位相補正項（ｄｐ２）を有する合成器補正項（ｄｓ
２）を生成するための低域フィルタを含むことを特徴と
する、実施態様６に記載の装置（２０）。

【００４３】〔実施態様８〕信号合成器（３４）は、局
部発振器信号（４２）によってトリガされるダイレクト
・デジタル周波数合成器を含むことと、第１の信号プロ
セッサは、公称クロック周波数（ｆｃ_nom）と第１の基
準信号の公称基準周波数（ｆｒ１_nom）の比によって第
１の位相補正項（ｄｐ１）にスケーリングを施し、第２
の信号プロセッサは、公称クロック周波数（ｆｃ_nom）
と第２の基準信号の公称基準周波数（ｆｒ２_nom）の比
によって第２の位相補正項（ｄｐ２）にスケーリングを
施すことと、ダイレクト・デジタル周波数合成器（３
４）は、局部発振器信号がダイレクト・デジタル周波数
合成器を１回トリガする間に、スケーリングを施した第
１と第２の位相補正項（ｄｐ１、ｄｐ２）の一方を公称
合成比（Ｒ_nom）に加算することを特徴とする、実施態
様７に記載の装置（２０）。

【００４４】〔実施態様９〕第１の信号プロセッサ（１
４）は、第１の位相偏移項（Φ_dev１）にフィルタリン
グを施して、フィルタリングを施した第１の位相偏移項
（Φ_dev１）の変化速度に基づく第１の周波数補正項
（ｄｆ１）を有する第１の合成器補正項（ｄｓ１）を生
成するための低域フィルタを含むことと、第２の信号プ
ロセッサ（１４）は、第２の位相偏移項（Φ_dev２）に
フィルタリングを施して、フィルタリングを施した第２
の位相偏移項（Φ_dev２）の変化速度に基づく第２の周
波数補正項（ｄｆ２）を有する第２の合成器補正項（ｄ
ｓ２）を生成するための低域フィルタを含むことを特徴
とする、実施態様８に記載の装置。

【００４５】〔実施態様１０〕信号合成器（３４）は、
局部発振器信号（４２）によってトリガされるダイレク
ト・デジタル周波数合成器を備えることと、第１の信号
プロセッサ（１４）は、公称クロック周波数と、第１の
基準信号の公称基準周波数（ｆｒ１_nom）と公称発振器
周波数（ｆｘ_nom）の積との比によって第１の周波数補
正項（ｄｆ１）にスケーリングを施し、スケーリングを
施された前記第１の周波数補正項（ｄｆ１）がダイレク
ト・デジタル周波数合成器（３４）に適用される場合、
前記第１の周波数補正項（ｄｆ１）は、局部発振器信号
（４２）によってダイレクト・デジタル周波数合成器
（３４）を複数回トリガする間に、公称合成比
（Ｒ_nom）に加算されることと、第２の信号プロセッサ
（１４）は、公称クロック周波数（ｆｃ_nom）と、第２
の基準信号の公称基準周波数（ｆｒ２_nom）と公称発振
器周波数（ｆｘ_nom）の積との比によって第２の周波数
補正項（ｄｆ２）にスケーリングを施し、スケーリング
を施された前記第２の周波数補正項（ｄｆ２）がダイレ
クト・デジタル周波数合成器（３４）に適用される場
合、前記第２の周波数補正項（ｄｆ２）は、局部発振器
信号（４２）によｔってダイレクト・デジタル周波数合
成器（３４）を複数回トリガする間に、公称合成比（Ｒ
_nom）に加算されることを特徴とする、実施態様９に記
載の装置。

【００４６】

【発明の効果】以上詳細に説明したように、本発明によ
れば、複数の基準信号のうちの１つ及び局部発振器信号
によってクロック信号を統制することができる。局部発
振器信号が、複数の基準信号のそれぞれと同時に位相の
比較を受け、各位相比較の前に、局部発振器信号の適合
する周波数スケーリングを組み込むことによって、局部
発振器信号と複数の基準信号のそれぞれとの間における
所定の周波数関係を確保することが可能である。また、
前記位相比較のそれぞれから位相偏移項が得られ、この
位相偏移項にローパス・フィルタリングまたは他のタイ
プのフィルタリングを施すことによって、クロック信号
にマイナスの影響を及ぼす可能性のあるノイズ、スプリ
アス、または、他の望ましくない信号を抑制することが
可能である。さらに、位相偏移項のそれぞれの変化速度
にそれぞれ基づく周波数補正項を含む、複数の合成器補
正項が生成され、複数の周波数補正項のうちの１つが選
択される。クロック信号が局部発振器信号から合成さ
れ、前記選択によって修正される。クロック信号の周波
数は、選択された特定の周波数補正項に対応する。異な
る周波数補正項が選択される時、クロック信号の周波数
は、新たに選択された周波数補正項に対応する。しか
し、複数の周波数補正項のうちから別の補正項が選択さ
れる時、クロック信号の位相は連続しており、関係のな
い周波数及び位相変動を免れることができる。

【図面の簡単な説明】

【図１】本発明における基準によってクロック信号を統
制するためのフィードフォワード装置を示す図である。

【図２】本発明における複数基準の１つによってクロッ
ク信号を統制するためのフィードフォワード・システム
を示す図である。

【図３】クロック信号を統制するための本発明の方法を
示す図である。

【符号の説明】

２：フィードフォワード装置４：局部発振器１０：装置２の出力１１：クロック信号１２：信号プロセッサの出力１４：信号プロセッサ１５：マルチプレクサ１６：マルチプレクサの出力１７：ホールドオーバ項２０：フィードフォワード・システム３４：信号合成器４２：局部発振器信号ＰＤ：位相検出器ＲＥＦ：基準Ｒ：基準信号 Φ_dev：位相偏移項ｄｓ：位相補正項

Claims

【特許請求の範囲】

【請求項１】公称発振器周波数を有する局部発振器を利
用して、公称基準周波数を有する基準信号によって、公
称クロック周波数を有するクロック信号の統制を行うた
めの装置において、局部発振器信号及び基準信号を受信し、基準信号と、公
称基準周波数と公称発振器周波数の比によって周波数に
スケーリングを施した局部発振器信号との位相差に等し
い位相偏移項を生成するスケーリング式位相検出器と、位相偏移項を受信し、合成器補正項を生成する信号プロ
セッサと、局部発振器信号及び合成器補正項を受信する信号合成器
とを含み、前記信号合成器が、公称クロック周波数と公称発振器周
波数の比に等しい公称合成比を有していることと、公称合成比を合成器補正項で修正することによって、統
制のとれたクロック信号を発生させることを特徴とする
装置。