JPS6144422B2 - - Google Patents
Info
- Publication number
- JPS6144422B2 JPS6144422B2 JP54065714A JP6571479A JPS6144422B2 JP S6144422 B2 JPS6144422 B2 JP S6144422B2 JP 54065714 A JP54065714 A JP 54065714A JP 6571479 A JP6571479 A JP 6571479A JP S6144422 B2 JPS6144422 B2 JP S6144422B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- phase
- controlled oscillator
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008054 signal transmission Effects 0.000 claims abstract 5
- 238000006243 chemical reaction Methods 0.000 claims 1
- 230000008929 regeneration Effects 0.000 claims 1
- 238000011069 regeneration method Methods 0.000 claims 1
- 238000011144 upstream manufacturing Methods 0.000 claims 1
- 238000011084 recovery Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Dc Digital Transmission (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
- Forging (AREA)
- Investigation Of Foundation Soil And Reinforcement Of Foundation Soil By Compacting Or Drainage (AREA)
Description
【発明の詳細な説明】
本発明は位相弁別器が設けられており、該位相
弁別器が入力信号用の１つの制御入力側を備えて
おり、また位相弁別器の信号出力側が第１のルー
プフイルタを介して第１の電圧制御発振器の調整
入力側に接続されており、さらに第２のループフ
イルタと第２の電圧制御発振器とが設けられてい
る、デイジタル信号伝送時のクロツク信号再生装
置に関する。
弁別器が入力信号用の１つの制御入力側を備えて
おり、また位相弁別器の信号出力側が第１のルー
プフイルタを介して第１の電圧制御発振器の調整
入力側に接続されており、さらに第２のループフ
イルタと第２の電圧制御発振器とが設けられてい
る、デイジタル信号伝送時のクロツク信号再生装
置に関する。
PCM伝送区間の再生中継器において、また端
末装置においてデイジタルインターフエースの後
にも、伝送されたデイジタル信号からクロツク信
号を再生することが必要である。その際伝送系に
おいてす速く新たな同期をとるため、能動クロツ
ク信号発生が有利であり、このクロツク信号発生
の際局部クロツク信号が発生され、かつこのクロ
ツク信号と受信されたデイジタル入力信号との間
の位相比較によつて、この場所で発生されるクロ
ツク信号は追従制御される。これらクロツク信号
の追従制御のため位相制御ループが公知であり、
これら位相制御ループにおいて位相弁別器の出力
端子は、いわゆるループフイルタを介して電圧制
御発振器の制御入力端子に接続されている。この
ような装置は第１図に示されている。使われた位
相弁別器PVにおいて、互いに比較すべき信号が
連続的に存在する場合にはEXOR素子が使用でき
る。しかしデイジタル信号伝送の際に通常入力信
号は不連続なので、この場合位相弁別器は、閉鎖
時間に関して入力信号で制御されるスイツチによ
つて実現される。ループフイルタLFは、電圧制
御発振器VCOに対して制御動圧を発生するた
め、ローパスフイルタと積分器の組合せから成
る。電圧制御発振器VCOによつてこの場所で発
生されるクロツク信号は、比較入力端子およびク
ロツク入力端子に送出される。
末装置においてデイジタルインターフエースの後
にも、伝送されたデイジタル信号からクロツク信
号を再生することが必要である。その際伝送系に
おいてす速く新たな同期をとるため、能動クロツ
ク信号発生が有利であり、このクロツク信号発生
の際局部クロツク信号が発生され、かつこのクロ
ツク信号と受信されたデイジタル入力信号との間
の位相比較によつて、この場所で発生されるクロ
ツク信号は追従制御される。これらクロツク信号
の追従制御のため位相制御ループが公知であり、
これら位相制御ループにおいて位相弁別器の出力
端子は、いわゆるループフイルタを介して電圧制
御発振器の制御入力端子に接続されている。この
ような装置は第１図に示されている。使われた位
相弁別器PVにおいて、互いに比較すべき信号が
連続的に存在する場合にはEXOR素子が使用でき
る。しかしデイジタル信号伝送の際に通常入力信
号は不連続なので、この場合位相弁別器は、閉鎖
時間に関して入力信号で制御されるスイツチによ
つて実現される。ループフイルタLFは、電圧制
御発振器VCOに対して制御動圧を発生するた
め、ローパスフイルタと積分器の組合せから成
る。電圧制御発振器VCOによつてこの場所で発
生されるクロツク信号は、比較入力端子およびク
ロツク入力端子に送出される。
このような位相制御ループは、クロツク信号に
対して所定のＱのバンドパスフイルタと考えるこ
とができる。このバンドパスフイルタのＱは、ル
ープフイルタ内のローパスフイルタのしや断周波
数に直接的に依存している。ループフイルタのし
や断周波数が非常に低いと、従つてバンドパスフ
イルタのＱが大きいと、電圧制御発振器の制御信
号はゆつくりとしか変動できず、従つてここで発
生されるクロツク信号においてもゆつくりした変
動しか生じない。しかし望ましい高いＱにより、
位相制御ループをデイジタル信号のクロツク周波
数に設定できる引込み範囲が犠牲になる。
対して所定のＱのバンドパスフイルタと考えるこ
とができる。このバンドパスフイルタのＱは、ル
ープフイルタ内のローパスフイルタのしや断周波
数に直接的に依存している。ループフイルタのし
や断周波数が非常に低いと、従つてバンドパスフ
イルタのＱが大きいと、電圧制御発振器の制御信
号はゆつくりとしか変動できず、従つてここで発
生されるクロツク信号においてもゆつくりした変
動しか生じない。しかし望ましい高いＱにより、
位相制御ループをデイジタル信号のクロツク周波
数に設定できる引込み範囲が犠牲になる。
バンドパスフイルタの高いＱへの要求、つまり
は狭い引込み範囲に相応する位相制御ループの低
い限界周波数への要求は、電圧制御水晶発振器に
よつて実現可能である。しかしこの場合高価な水
晶によつてかなりの費用がかかる。
は狭い引込み範囲に相応する位相制御ループの低
い限界周波数への要求は、電圧制御水晶発振器に
よつて実現可能である。しかしこの場合高価な水
晶によつてかなりの費用がかかる。
Ｑが高い際に広い引込み範囲を実現する可能性
は、例えばドイツ連邦共和国特許出願公告第
1463036号明細書に記載されたように、引込み回
路を使用することによつて得られる。しかしこの
場合引込み回路のための費用の他に組合せの比較
的長い同期時間が生じる。
は、例えばドイツ連邦共和国特許出願公告第
1463036号明細書に記載されたように、引込み回
路を使用することによつて得られる。しかしこの
場合引込み回路のための費用の他に組合せの比較
的長い同期時間が生じる。
従つて本発明の課題は、できるだけわずかな費
用で短い同期時間が得られ、かつ広い引込み範囲
の他に相応に構成された位相制御ループの高いＱ
が保証されるように、冒頭に述べた形式の装置を
改善することにある。
用で短い同期時間が得られ、かつ広い引込み範囲
の他に相応に構成された位相制御ループの高いＱ
が保証されるように、冒頭に述べた形式の装置を
改善することにある。
本発明によればこの課題は次のようにして解決
される。すなわちデイジタル信号がRZ形式の場
合、第１の電圧制御発振器の出力端子が、位相弁
別器の信号入力端子および周波数位相比較器の信
号入力端子に接続されており、またこの周波数位
相比較器の信号出力端子が、第２のループフイル
タを介して第２の電圧制御発振器の制御入力端子
に接続されており、また第２の電圧制御発振器の
出力端子が、周波数位相比較器のクロツク入力端
子、および装置の出力端子に接続されており、第
１のループフイルタが比較的高いしや断周波数を
有し、かつ第２のループフイルタが比較的低いし
や断周波数を有するようにする。
される。すなわちデイジタル信号がRZ形式の場
合、第１の電圧制御発振器の出力端子が、位相弁
別器の信号入力端子および周波数位相比較器の信
号入力端子に接続されており、またこの周波数位
相比較器の信号出力端子が、第２のループフイル
タを介して第２の電圧制御発振器の制御入力端子
に接続されており、また第２の電圧制御発振器の
出力端子が、周波数位相比較器のクロツク入力端
子、および装置の出力端子に接続されており、第
１のループフイルタが比較的高いしや断周波数を
有し、かつ第２のループフイルタが比較的低いし
や断周波数を有するようにする。
デイジタル信号がNRZ形式の場合、本発明によ
るクロツク信号再生装置の位相弁別器に、整流器
の後置接続された微分回路を前置接続し、これに
よりNRZパルスからRZパルスを得る。
るクロツク信号再生装置の位相弁別器に、整流器
の後置接続された微分回路を前置接続し、これに
よりNRZパルスからRZパルスを得る。
本発明の実施例によれば有利にも、特に安定で
はないが、そのため比較的安価な非安定マルチバ
イブレータを電圧制御発振器として用いることが
できる。
はないが、そのため比較的安価な非安定マルチバ
イブレータを電圧制御発振器として用いることが
できる。
ここで周波数位相比較器はデイジタル位相比較
器と称される形式のものであり、市販の周波数弁
別器と市販の位相弁別器とを入力側でも出力側で
も並列に接続することにより構成されている。こ
のような装置は、位相制御ループに用いる場合に
は更にループフイルタがいつしよに設けられ、集
積回路として市販されている。例えばモトローラ
社からMC4044、MC4344という商品名で、その
種の集積回路が発売されている。
器と称される形式のものであり、市販の周波数弁
別器と市販の位相弁別器とを入力側でも出力側で
も並列に接続することにより構成されている。こ
のような装置は、位相制御ループに用いる場合に
は更にループフイルタがいつしよに設けられ、集
積回路として市販されている。例えばモトローラ
社からMC4044、MC4344という商品名で、その
種の集積回路が発売されている。
本発明の実施例を以下図面によつて説明する。
第１図については、公知技術の説明の際にすで
に十分に説明したので、これ以上の説明は省略す
る。
に十分に説明したので、これ以上の説明は省略す
る。
第２図は、本発明によるクロツク制御ループを
示しており、このクロツク制御ループは、位相制
御ループと周波数および位相制御ループとの直列
回路から成つている。位相制御ループは、かなり
公知技術に相応しており、従つて入力側に位相比
較器PDを有し、この位相比較器の信号出力端子
に第１のローパスフイルタLF１を介して、第１
の電圧制御発振器VCO１の制御入力端子RE１が
接続されている。電圧制御発振器として、公知の
制御可能な非安定マルチバイブレータが設けられ
ている。第１の発振器VCO１の出力信号は、位
相弁別器PDの信号入力端子SEおよび周波数位相
比較器の信号入力端子SJに供給され、この周波
数位相比較器は、第２のループフイルタLF２を
介して第２の電圧制御発振器の制御入力端子RE
２に出力信号を送出する。第２の電圧制御発振器
VC２は、同様に非安定マルチバイブレータとし
て構成されており、かつ出力端子Ａおよび周波数
位相比較器の比較入力端子VIにここで発生され
たクロツク信号を送出する。
示しており、このクロツク制御ループは、位相制
御ループと周波数および位相制御ループとの直列
回路から成つている。位相制御ループは、かなり
公知技術に相応しており、従つて入力側に位相比
較器PDを有し、この位相比較器の信号出力端子
に第１のローパスフイルタLF１を介して、第１
の電圧制御発振器VCO１の制御入力端子RE１が
接続されている。電圧制御発振器として、公知の
制御可能な非安定マルチバイブレータが設けられ
ている。第１の発振器VCO１の出力信号は、位
相弁別器PDの信号入力端子SEおよび周波数位相
比較器の信号入力端子SJに供給され、この周波
数位相比較器は、第２のループフイルタLF２を
介して第２の電圧制御発振器の制御入力端子RE
２に出力信号を送出する。第２の電圧制御発振器
VC２は、同様に非安定マルチバイブレータとし
て構成されており、かつ出力端子Ａおよび周波数
位相比較器の比較入力端子VIにここで発生され
たクロツク信号を送出する。
本実施例では周波数位相比較器FPDは例えば
モトローラ社のMC4044型の位相・周波数検波器
から成るものとし、その場合検波器は、公知のよ
うに２つの出力側Ｕ１およびＤ１（図示せず）を
備えており、これらの出力側に、両入力信号の論
理状態の行に応じて所定の論理値１または０が生
ずる。この動作についての詳細は、「エムテイー
テイエル・コンプレツクス・フアンクシヨンズ・
モトローラ：フエーズ・フレクエンシイ・デテク
タ（MTTL Complex Functions
MOTOROLA：PHASE・FREQUENCY・
DETECTOR）MC4344・MC4044」モトローラ
社、1972年に記載されているのでここでは省略す
る。前記出力側Ｕ１，Ｄ１は後続のチヤージポン
プ部（図示せず）で１つにまとめられ、ループフ
イルタLF２に接続されている。
モトローラ社のMC4044型の位相・周波数検波器
から成るものとし、その場合検波器は、公知のよ
うに２つの出力側Ｕ１およびＤ１（図示せず）を
備えており、これらの出力側に、両入力信号の論
理状態の行に応じて所定の論理値１または０が生
ずる。この動作についての詳細は、「エムテイー
テイエル・コンプレツクス・フアンクシヨンズ・
モトローラ：フエーズ・フレクエンシイ・デテク
タ（MTTL Complex Functions
MOTOROLA：PHASE・FREQUENCY・
DETECTOR）MC4344・MC4044」モトローラ
社、1972年に記載されているのでここでは省略す
る。前記出力側Ｕ１，Ｄ１は後続のチヤージポン
プ部（図示せず）で１つにまとめられ、ループフ
イルタLF２に接続されている。
第２図による位相制御ループの動作を説明する
ため、第３図のパルス線図を使用する。第３図の
パルス線図において第１の電圧制御発振器VCO
１から送出されるクロツク信号は１で示されてい
る。不連続に生じる入力信号は２で示されてお
り、この信号のパルスは正規の位置に生じる。そ
の際正規の位置としてクロツクパルスと入力信号
パルスの間の90゜の位相シフトがある。この場合
行２による入力信号パルスの幅の間位相比較器
PD内のスイツチが閉じるので、この位相比較器
の出力信号として、行３に示されたパルス列が生
じる。行３に示されたパルス列の直流平均値は０
に等しく、従つて第１の電圧制御発振器VCO１
の離調は行われない。この場合のVCO１の出力
信号１はそのまま所望の出力クロツク信号Ａに一
致する。
ため、第３図のパルス線図を使用する。第３図の
パルス線図において第１の電圧制御発振器VCO
１から送出されるクロツク信号は１で示されてい
る。不連続に生じる入力信号は２で示されてお
り、この信号のパルスは正規の位置に生じる。そ
の際正規の位置としてクロツクパルスと入力信号
パルスの間の90゜の位相シフトがある。この場合
行２による入力信号パルスの幅の間位相比較器
PD内のスイツチが閉じるので、この位相比較器
の出力信号として、行３に示されたパルス列が生
じる。行３に示されたパルス列の直流平均値は０
に等しく、従つて第１の電圧制御発振器VCO１
の離調は行われない。この場合のVCO１の出力
信号１はそのまま所望の出力クロツク信号Ａに一
致する。
行４に、改めて入力信号が示されているが、こ
こでは正規位置からはずれ、クロツクパルスに対
する信号パルスの45゜だけの位相シフトで示され
ている。この場合位相弁別器の出力信号として位
相弁別器のスイツチが閉じている時間の間、行５
に示す信号が生じ、この信号のパルスの正の部分
が優勢である。これらパルスの直流平均値は正の
値をなし、この正の値は、制御量として第１の電
圧制御発振器VCO１に作用して所望の方向にこ
こで発生されるクロツク信号の位相シフトを行
う。
こでは正規位置からはずれ、クロツクパルスに対
する信号パルスの45゜だけの位相シフトで示され
ている。この場合位相弁別器の出力信号として位
相弁別器のスイツチが閉じている時間の間、行５
に示す信号が生じ、この信号のパルスの正の部分
が優勢である。これらパルスの直流平均値は正の
値をなし、この正の値は、制御量として第１の電
圧制御発振器VCO１に作用して所望の方向にこ
こで発生されるクロツク信号の位相シフトを行
う。
行６に、改めて正規位置からはずれた入力信号
が示されており、個々のパルスはクロツクパルス
に対して135゜だけずれている。それにより位相
比較器の行７に示された出力信号において負の部
分が明らかに優勢なので、第１のループフイルタ
LF１内に含まれる積分器は、第１の電圧制御発
振器VCO１のため負の追従制御電圧を生じ、そ
れにより適当な位相制御を行う。
が示されており、個々のパルスはクロツクパルス
に対して135゜だけずれている。それにより位相
比較器の行７に示された出力信号において負の部
分が明らかに優勢なので、第１のループフイルタ
LF１内に含まれる積分器は、第１の電圧制御発
振器VCO１のため負の追従制御電圧を生じ、そ
れにより適当な位相制御を行う。
このようにVCO１のクロツク信号が位相制御
される場合、従来の装置とは異なり第１の制御ル
ープのループフイルタLF１のしや断周波数が比
較的に高いため、発振器から生じるクロツク信号
に大幅なジツタが生じることがある。大幅なジツ
タを含むがこの時周期的な第１の発振器VCO１
のクロツク信号は、周波数位相比較器FPDの信
号入力端子SJに達する。
される場合、従来の装置とは異なり第１の制御ル
ープのループフイルタLF１のしや断周波数が比
較的に高いため、発振器から生じるクロツク信号
に大幅なジツタが生じることがある。大幅なジツ
タを含むがこの時周期的な第１の発振器VCO１
のクロツク信号は、周波数位相比較器FPDの信
号入力端子SJに達する。
第２のループフイルタLF２のしや断周波数は
比較的低いので、大幅なジツタを含む入力信号が
生じた間、周波数位相比較器内に配置された位相
弁別器の出力信号はループフイルタによつてしや
断される。この出力信号は、第２の電圧制御発振
器VCO２において発生されるクロツク信号と入
力信号との間の差である。しかしこの時点におい
て周波数弁別器は有効であり、第２のループフイ
ルタLF２に変動する直流電圧だけを送出し、こ
の直流電圧は、適当に積分された後に第２の電圧
制御発信器VCO２の第２の制御入力端子RE２に
供給され、かつこの発振器の適当な追従制御を行
う。この追従制御によつて第２の電圧制御発振器
から発生されるクロツク信号と入力信号との間の
周波数ずれが位相差にまで小さくなると、周波数
弁別器の出力信号も０になる。この範囲において
位相弁別器が有効になり、かつ第２の電圧制御発
振器VCO２を引続き追従制御するが、この時位
相に関してだけ行う。同期が行われた後に出力端
子Ａからここで発生されたクロツク信号が取出し
可能であり、このクロツク信号は、入力信号のク
ロツクに周波数および位相同期している。
比較的低いので、大幅なジツタを含む入力信号が
生じた間、周波数位相比較器内に配置された位相
弁別器の出力信号はループフイルタによつてしや
断される。この出力信号は、第２の電圧制御発振
器VCO２において発生されるクロツク信号と入
力信号との間の差である。しかしこの時点におい
て周波数弁別器は有効であり、第２のループフイ
ルタLF２に変動する直流電圧だけを送出し、こ
の直流電圧は、適当に積分された後に第２の電圧
制御発信器VCO２の第２の制御入力端子RE２に
供給され、かつこの発振器の適当な追従制御を行
う。この追従制御によつて第２の電圧制御発振器
から発生されるクロツク信号と入力信号との間の
周波数ずれが位相差にまで小さくなると、周波数
弁別器の出力信号も０になる。この範囲において
位相弁別器が有効になり、かつ第２の電圧制御発
振器VCO２を引続き追従制御するが、この時位
相に関してだけ行う。同期が行われた後に出力端
子Ａからここで発生されたクロツク信号が取出し
可能であり、このクロツク信号は、入力信号のク
ロツクに周波数および位相同期している。
換言すれば既述のように、周波数位相比較器
FPDは、市販の周波数弁別器と市販の位相弁別
器とを入力側でも出力側でも並列接続することに
より構成され、位相弁別器では、出力側に唯一の
ループフイルタLF２が後置接続されており、こ
のループフイルタは直流電流信号のみ通過させ、
この直流電流信号は積分された形で電圧制御発振
器VCO２に送出される。先ず、電圧制御発振器
VCO２の出力信号VIと周破数弁別器および位相
弁別器の入力側に加わる入力信号SJとの間に周
波数偏差があるとすれば、周波数弁別器が周波数
偏差に比例する直流電圧を発生し、その間、位相
弁別器は交流電圧を発生する。周波数弁別器の直
流電圧ないし直流電流は、ループフイルタLF２
を介して電圧制御発振器VCO２に達し他方、位
相弁別器の出力側に生じた交流電圧は遮断され
る。つまり周波数偏差がある場合、電圧制御発振
器VCO２の追従制御はもつぱら周波数弁別器に
より行なわれる。周波数追従制御によつて周波数
偏差が調整されると、両信号間には位相偏差のみ
残る。この場合、周波数弁別器の出力信号が零に
なり、位相弁別器の出力信号が直流電圧になる。
直流電圧はループフイルタを通過するので、電圧
制御発振器VCO２の追従制御は今や位相弁別器
出力信号によつて行なわれる。
FPDは、市販の周波数弁別器と市販の位相弁別
器とを入力側でも出力側でも並列接続することに
より構成され、位相弁別器では、出力側に唯一の
ループフイルタLF２が後置接続されており、こ
のループフイルタは直流電流信号のみ通過させ、
この直流電流信号は積分された形で電圧制御発振
器VCO２に送出される。先ず、電圧制御発振器
VCO２の出力信号VIと周破数弁別器および位相
弁別器の入力側に加わる入力信号SJとの間に周
波数偏差があるとすれば、周波数弁別器が周波数
偏差に比例する直流電圧を発生し、その間、位相
弁別器は交流電圧を発生する。周波数弁別器の直
流電圧ないし直流電流は、ループフイルタLF２
を介して電圧制御発振器VCO２に達し他方、位
相弁別器の出力側に生じた交流電圧は遮断され
る。つまり周波数偏差がある場合、電圧制御発振
器VCO２の追従制御はもつぱら周波数弁別器に
より行なわれる。周波数追従制御によつて周波数
偏差が調整されると、両信号間には位相偏差のみ
残る。この場合、周波数弁別器の出力信号が零に
なり、位相弁別器の出力信号が直流電圧になる。
直流電圧はループフイルタを通過するので、電圧
制御発振器VCO２の追従制御は今や位相弁別器
出力信号によつて行なわれる。
第３図の行８には、クロツク信号VIが改めて
示されており、行９には、このクロツク信号に対
して周波数偏差を有する周波数位相比較器FPD
の入力信号が示されている。行１０に示す、周波
数偏差の際に作用する周波数弁別器の出力信号か
ら、周波数弁別器の出力レベルが、行８のクロツ
ク信号が零レベルになつたときに常に零になるこ
とがわかる。さらに行１０の出力レベルは、行９
の入力信号が零になるまで零レベルに保持され
る。ループフイルタLF２における積分の後に、
やはり電圧制御発振器VCO２用の調整信号が現
われる。従つて電圧制御発振器VCO２は、入力
信号の位相変化のときだけでなく周波数変化のと
きも追従制御され、故に広い動作領域が得られ
る。
示されており、行９には、このクロツク信号に対
して周波数偏差を有する周波数位相比較器FPD
の入力信号が示されている。行１０に示す、周波
数偏差の際に作用する周波数弁別器の出力信号か
ら、周波数弁別器の出力レベルが、行８のクロツ
ク信号が零レベルになつたときに常に零になるこ
とがわかる。さらに行１０の出力レベルは、行９
の入力信号が零になるまで零レベルに保持され
る。ループフイルタLF２における積分の後に、
やはり電圧制御発振器VCO２用の調整信号が現
われる。従つて電圧制御発振器VCO２は、入力
信号の位相変化のときだけでなく周波数変化のと
きも追従制御され、故に広い動作領域が得られ
る。
要するに本発明では、第１のVCO１の出力端
子であるクロツク出力側を、入力側に市販の周波
数位相弁別器を備えた周波数位相制御ループに接
続するのである。これにより周波数偏差が生じて
いる場合に先ず周波数弁別器が作動して制御電圧
を発生し、この電圧により、周波数位相制御ルー
プ中の電圧制御発振器VCO２が、基準信号に対
して位相偏差しか残らなくなるまで追従制御され
るから比較的広い引込み範囲が得られる。位相偏
差のみ残つた時点で位相弁別器が作動して電圧制
御発振器VCO２への追従制御信号を発生し、そ
の結果位相追従制御が行なわれる。
子であるクロツク出力側を、入力側に市販の周波
数位相弁別器を備えた周波数位相制御ループに接
続するのである。これにより周波数偏差が生じて
いる場合に先ず周波数弁別器が作動して制御電圧
を発生し、この電圧により、周波数位相制御ルー
プ中の電圧制御発振器VCO２が、基準信号に対
して位相偏差しか残らなくなるまで追従制御され
るから比較的広い引込み範囲が得られる。位相偏
差のみ残つた時点で位相弁別器が作動して電圧制
御発振器VCO２への追従制御信号を発生し、そ
の結果位相追従制御が行なわれる。
このような形式の周波数弁別器を用いる場合の
問題点は、周波数比較のために周期的な入力信号
が必要なことである。しかしPCM伝送区間を介
して伝送される信号はめつたに周期的な特性を有
しない（伝送信号の周期性は公知のように符号変
換および／またはランダム化により妨害され
る）。それ故本発明ではＱが極めて低く、ひいて
は安定性が極めて低くなるにせよ極めて大きな引
込み範囲を有するさらにもう１つの位相制御ルー
プを周波数位相弁別器に前置接続し、このもう１
つの位相制御ループによりデイジタル伝送方式の
受信入力信号から周期的信号を発生するのであ
る。
問題点は、周波数比較のために周期的な入力信号
が必要なことである。しかしPCM伝送区間を介
して伝送される信号はめつたに周期的な特性を有
しない（伝送信号の周期性は公知のように符号変
換および／またはランダム化により妨害され
る）。それ故本発明ではＱが極めて低く、ひいて
は安定性が極めて低くなるにせよ極めて大きな引
込み範囲を有するさらにもう１つの位相制御ルー
プを周波数位相弁別器に前置接続し、このもう１
つの位相制御ループによりデイジタル伝送方式の
受信入力信号から周期的信号を発生するのであ
る。
第１図は公知技術による位相制御ループのブロ
ツク回路図、第２図は本発明による位相制御ルー
プのブロツク回路図、第３図は本発明のクロツク
信号再生装置の動作説明に供する波形図である。
ツク回路図、第２図は本発明による位相制御ルー
プのブロツク回路図、第３図は本発明のクロツク
信号再生装置の動作説明に供する波形図である。
Claims (1)
- 【特許請求の範囲】 １ 位相弁別器が設けられており、該位相弁別器
が入力信号用の１つの制御入力側を備えており、
また位相弁別器の信号出力側が第１のループフイ
ルタを介して第１の電圧制御発振器の調整入力側
に接続されており、また第２のループフイルタと
第２の電圧制御発振器とが設けられている、デイ
ジタル信号伝送時のクロツク信号再生装置におい
て、位相弁別器の入力信号としてRZ形式のデイ
ジタル信号が供給され、第１の電圧制御発振器
VCO１の出力端子が、位相弁別器の信号入力端
子SEおよび周波数位相比較器EPDの信号入力端
子に接続されており、またこの周波数位相比較器
の信号出力端子が、第２のループフイルタLF２
を介して第２の電圧制御発振器VCO２の制御入
力端子RE２に接続されており、また第２の電圧
制御発振器の出力端子が、周波数位相比較器
FPDのクロツク入力端子、および装置の出力端
子に接続されており、 第１のループフイルタLF１が比較的高いしや
断周波数を有し、かつ第２のループフイルタLF
２が比較的低いしや断周波数を有することを特徴
とする、デイジタル信号伝送時のクロツク信号再
生装置。 ２ 電圧制御発振器の少なくとも一方が非安定マ
ルチバイブレータである特許請求の範囲第１項記
載のデイジタル信号伝送時のクロツク信号再生装
置。 ３ RZ形式のデイジタル信号が、位相弁別器に
前置接続された、後続の整流器付微分回路を用い
てのNRZ形式のデイジタル信号からの変換により
得られるように構成された特許請求の範囲第１項
記載のデイジタル信号伝送時のクロツク信号再生
装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2823343A DE2823343B1 (de) | 1978-05-29 | 1978-05-29 | Verfahren und Anordnung zur Taktsignalrueckgewinnung bei digitaler Signaluebertragung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54161812A JPS54161812A (en) | 1979-12-21 |
| JPS6144422B2 true JPS6144422B2 (ja) | 1986-10-02 |
Family
ID=6040426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6571479A Granted JPS54161812A (en) | 1978-05-29 | 1979-05-29 | Method of and device for reproducing clock signal when transmitting digital signal |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0006988B1 (ja) |
| JP (1) | JPS54161812A (ja) |
| AT (1) | ATE1081T1 (ja) |
| AU (1) | AU526026B2 (ja) |
| BR (1) | BR7903319A (ja) |
| DE (2) | DE2823343B1 (ja) |
| DK (1) | DK219379A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190081894A (ko) * | 2017-12-29 | 2019-07-09 | 엘지디스플레이 주식회사 | 표시 패널용 전극 접속 구조 |
| KR20240147152A (ko) * | 2023-03-31 | 2024-10-08 | 엘지전자 주식회사 | 발광 소자를 이용한 디스플레이 장치 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4356518A (en) * | 1980-02-01 | 1982-10-26 | Ampex Corporation | High frequency digital PCM decoding apparatus |
| JPS5933950A (ja) * | 1982-08-18 | 1984-02-24 | Matsushita Electric Ind Co Ltd | クロツク抽出回路 |
| GB2138227B (en) * | 1983-04-12 | 1987-02-04 | Sony Corp | Digital video tape recorder apparatus |
| JPS60206339A (ja) * | 1984-03-30 | 1985-10-17 | Victor Co Of Japan Ltd | デジタル信号復調装置のビツトクロツク信号発生装置 |
| AU584882B2 (en) * | 1984-04-19 | 1989-06-08 | Donson Industries Pty. Ltd. | Non-return disc-valve |
| FR2597689B1 (fr) * | 1986-04-22 | 1988-06-10 | Trt Telecom Radio Electr | Dispositif pour la recuperation de rythme convenant notamment pour un systeme de transmission d'informations utilisant dans un sens de transmission le principe dit d'a.m.r.t. |
| US4825448A (en) * | 1986-08-07 | 1989-04-25 | International Mobile Machines Corporation | Subscriber unit for wireless digital telephone system |
| JPS63120538A (ja) * | 1986-11-08 | 1988-05-24 | Nec Corp | タイミング再生回路 |
| AR242878A1 (es) * | 1986-11-27 | 1993-05-31 | Siemens Ag | Disposicion de circuito para derivar una senal de reloj auxiliar de datos a partir de la frecuencia y/o de la fase de reloj de una senal digital sincronica o plesiocronica. |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2324853C3 (de) * | 1973-05-17 | 1981-09-17 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur Rückgewinnung des Bittaktes aus einem empfangenen binären Nachrichtensignal |
| NL7513610A (nl) * | 1975-11-21 | 1977-05-24 | Philips Nv | Ontvanger voor synchrone signalen met dubbele fasevergrendelde lus. |
| US4017803A (en) * | 1976-01-29 | 1977-04-12 | Sperry Rand Corporation | Data recovery system resistant to frequency deviations |
| DE2621403A1 (de) * | 1976-05-14 | 1977-12-01 | Licentia Gmbh | Verfahren und schaltungsanordnung zur herleitung eines quasi-synchronen bittaktes aus einem binaeren nachrichtensignal |
-
1978
- 1978-05-29 DE DE2823343A patent/DE2823343B1/de not_active Ceased
-
1979
- 1979-05-25 EP EP79101609A patent/EP0006988B1/de not_active Expired
- 1979-05-25 DE DE7979101609T patent/DE2962880D1/de not_active Expired
- 1979-05-25 AT AT79101609T patent/ATE1081T1/de active
- 1979-05-28 DK DK219379A patent/DK219379A/da not_active Application Discontinuation
- 1979-05-28 AU AU47492/79A patent/AU526026B2/en not_active Ceased
- 1979-05-28 BR BR7903319A patent/BR7903319A/pt unknown
- 1979-05-29 JP JP6571479A patent/JPS54161812A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190081894A (ko) * | 2017-12-29 | 2019-07-09 | 엘지디스플레이 주식회사 | 표시 패널용 전극 접속 구조 |
| KR20240147152A (ko) * | 2023-03-31 | 2024-10-08 | 엘지전자 주식회사 | 발광 소자를 이용한 디스플레이 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2823343B1 (de) | 1979-08-16 |
| BR7903319A (pt) | 1979-12-11 |
| JPS54161812A (en) | 1979-12-21 |
| AU526026B2 (en) | 1982-12-16 |
| ATE1081T1 (de) | 1982-06-15 |
| EP0006988B1 (de) | 1982-05-19 |
| DK219379A (da) | 1979-11-30 |
| DE2962880D1 (en) | 1982-07-08 |
| AU4749279A (en) | 1979-12-06 |
| EP0006988A1 (de) | 1980-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5936565A (en) | Digitally controlled duty cycle integration | |
| CA2293173A1 (en) | Agile phase noise filter using vcxo and frequency synthesis | |
| JPH0265525A (ja) | 位相同期回路 | |
| US3500226A (en) | Apparatus for reducing the static offset in a phase-locked oscillator | |
| EP1131916A2 (en) | A method and a circuit for retiming a digital data signal | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JPS61265922A (ja) | デイジタルｐｌｌ装置 | |
| JP2643766B2 (ja) | Ｐｌｌ回路 | |
| JPS59202736A (ja) | 位相同期回路 | |
| JPH0379888B2 (ja) | ||
| JP3034388B2 (ja) | 位相同期発振器 | |
| JPS6297428A (ja) | Ｐｌｌ回路 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JP2985786B2 (ja) | 位相同期回路 | |
| JPS6319095B2 (ja) | ||
| JPH01141419A (ja) | Ｐｌｌ回路 | |
| JPH02252316A (ja) | ジッタシミュレーション機能付きｐｌｌ回路 | |
| JPS5912049B2 (ja) | Ｐｌｌ回路 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JPH01198828A (ja) | フェーズロックドループ回路 | |
| JPH02272913A (ja) | Ｐｌｌ回路 | |
| JPH0432330A (ja) | システムクロツク保護方式 | |
| JP3564424B2 (ja) | Ｐｌｌ回路 | |
| JPH01160215A (ja) | Ｉｆ局部発振器 | |
| JPH02174421A (ja) | Ｐｌｌ回路 |