JPH09247678A - 圧縮ビデオシーケンス操作用デバイス - Google Patents

Abstract

(57)【要約】 【課題】 圧縮ビデオシーケンスの送信及び受信用シス
テムにおいて使用するため、デジタル化されたビデオシ
ーケンスを操作するための集積回路を提供することであ
り、外部メモリの追加、再整列、フォーマット変換、予
測及びシーケンス内のピクチャーのモーション補正がで
きるようにする。 【解決手段】 本デバイス(MSM) は、操作すべきシーケ
ンスや外部メモリから読み込まれたデータを一時的に記
憶するための手段(MT1,MT2) 、行われる操作に関する情
報をデコーディングするための手段(DIB) 、デバイスと
外部メモリ間でデータを転送するためのアドレッシング
手段(ISS,CM,CME)、リモート処理装置によりデバイスを
構成するための手段(IU,RC) 、外部メモリから読み込ま
れたデータを処理するための手段(IHV) 、実行される機
能により要求されるフォーマットに出力シーケンスを編
成するための手段(SU)を含む。コントローラーが実行さ
れる機能を制御、管理及び設定できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】ここに記載された発明はデジ
タルビデオ信号の処理システムに関する。特に、その目
的は、圧縮ビデオシーケンスを操作するための多機能デ
バイスを提供することであり、このデバイスはこれらの
シーケンスを符号化及び復号化するのに役立つ。以下で
は、国際規格ISO/IEC13818-2（ISO/MPEG2 としても知ら
れている）に従って編成されたシーケンスが非制限的な
例として参照されるが、本発明は、この規格に示された
原理に類似の原理に従って符号化及び復号化されたシー
ケンスに適用することも可能である。簡単のため、これ
らのシーケンスを以下においてMPEG2 ビデオシーケンス
又はデータと称する。

【０００２】

【従来の技術】周知のように、この規格は、デジタル記
憶やデジタルビデオ通信のためのビデオシーケンスの符
号化（又は圧縮）表現を規定し、また復号化プロセスを
定める。符号化プロセスはこの規格では決められてな
く、本質的にはハイブリッド符号化であり、（ピクセル
ブロックレベルでの）運動評価を伴う時間予測技術を用
いて時間冗長性を減じ、更に現在のピクチャー又は現在
のピクチャーと予測ピクチャー間の有為な差に適用され
る二次元変換技術を用いて空間冗長性を減じる。符号化
手順（例えば、予測及び／又は運動補正を用い又は用い
ない）に関する情報、運動情報及び空間情報は、可変長
コードを用いた符号化の後に送信される。復号化では、
後続のディスプレイのために、元のピクチャーシーケン
スが復元するまで連続ステップにて圧縮シーケンスを処
理する。特に、可変長コードを復号化し送信係数を再配
列した後には、これら係数は逆量子化され、空間及び時
間冗長性が再導入される。詳細は上記規格及び規格ISO/
IEC11172-2(ISO/MPEG1) 、特に論文「MPEGビデオ圧縮ア
ルゴリズム(The MPEG video compression algorith
m)」、D.J.ルギャル(Le Gall) 、シグナルプロセッシン
グ：ピクチャー通信、第４巻、第２号、第１２９頁以下
に見ることができる。

【０００３】

【発明が解決しようとする課題】MPEG2 ビデオシーケン
スを符号化及び／又は復号化するための幾つかのデバイ
スが、商業的に入手できる。これらのデバイスは、規格
に従って符号器又は復号器の機能を全て行う。しかしな
がら、一般にそのようなデバイスはプロフェッショナル
使用の為（即ちテレビ放送者又はビデオディスクやコン
パクトディスクの製造者が使用する為）のものではなく
「家庭」ユーザー用である。よって、それらは符号化パ
ラメータのプリセットや制限された変更のみ許され、そ
れらが与える符号化又は復号化信号の質は、信号が特定
の操作（例えばテレビの送信で行われる得るような一連
の符号化及び復号化操作）を受けないときのみ十分なも
のとなる。一般に、制御処理装置を介してこれらのパラ
メータを操作することは出来ない。プロフェッショナル
使用で要求される高い質の符号化を得るために、夫々の
プロセスの異なるステージで幾つかの符号化及び復号化
パラメータに働きかける可能性が与えられなければなら
ない。このことが、装置の異なる部分に離散成分のアレ
イを導入し、装置サイズをより大きくしコストを上げ
る。

【０００４】本発明は、プロが求める質のMPEG2 ビデオ
送信器又は受信器の幾つかのオペレーションを行うのに
用いることができるデバイスを提供する。このデバイス
は、サイズを小さくすることに寄与し、機能とスピード
の点で顕著な性能を与える。

【０００５】

【課題を解決するための手段】本発明によるデバイス
は、単一の集積回路において、（１）第１メモリシステ
ムであって、操作するシーケンスを外部メモリか又はデ
バイスの出力に送る前に、それらのシーケンスを一時的
に記憶しフォーマットする前記第１メモリシステム、
（２）第２メモリシステムであって、外部メモリから読
み出されたシーケンスをデバイスの出力に送る前に、そ
れらのシーケンスを一時的に記憶しフォーマットする前
記第２メモリシステム、（３）外部メモリに向けてシー
ケンスを転送し、又は外部メモリからシーケンスを読み
出すためのアドレッシング手段、（４）外部メモリから
読み出されたデータを処理するための手段、（５）受信
したシーケンス又は伝送されるシーケンスに対して実行
される操作に関する情報を含むパラメータを受信し、復
号化し、そしてデバイスの他のユニットに送るための手
段、（６）実行される特定の機能により要求されるフォ
ーマットに、放出されるデータを編成するための手段、
及び（７）各々が異なる機能に対応している複数のモー
ドのうちの一つで動作するように、デバイスを構成する
ための手段を含む。

【０００６】本発明の好ましい実施例によると、構成手
段は、送信及び受信システムにおいて本デバイスが下記
（１）〜（３）に記載のものとして使用できるように本
デバイスを動作させることができる。 （１）外部メモリを用いて送信側において取得順から符
号化順に、又は逆に受信側において符号化順から表示順
にシーケンスを再整列化するためのデバイスであって、
このような再整列化では、ラスタ走査フォーマットから
マクロブロック走査フォーマットへの変換又はその逆変
換、及び場合によっては２つの異なるラスタ走査フォー
マット間の変換が要求される前記デバイス。 （２）マクロブロック走査フォーマットからブロック走
査フォーマットへの又はその逆の走査フォーマット変換
のためのデバイスであって、二次元変換を計算する回路
の上流又は逆変換を計算する回路の下流にあり、このよ
うなフォーマット変換では第１メモリシステムのみが用
いられる前記デバイス。 （３）外部メモリに記憶された１以上の基準ピクチャー
から開始して場合によっては運動補正を用いて予測ピク
チャーを発生するための予測デバイスであって、この発
生では輝度ピクセルとクロミナンスピクセルの両方に関
して運動ベクトルが適用されるマクロブロックを外部メ
モリから抽出すること、又はマクロブロックのサイズよ
り大きい所定サイズの輝度又はクロミナンスピクセルの
組を抽出することが要求される前記予測デバイス。

【０００７】

【発明の実施の形態】図面を詳細に説明する前に、デジ
タル化されたピクチャー内の階層的配置とピクチャーレ
ベルでの符号化モードに関する幾つかの定義を再確認す
るのが有益である。輝度及びクロミナンスの両サンプル
（ピクセル）は、８ｘ８マトリックス（８列で各列８ピ
クセルから成る）から各々作られたブロックにグループ
分けされ、幾つかの輝度及びクロミナンスブロック（例
えば、輝度データから成る４ブロックとクロミナンスデ
ータから成る２つの対応ブロック）がマクロブロックを
形成する。デジタル化されたピクチャーは、３６ｘ４５
のマトリックス又は３０ｘ４５マクロブロック（電源周
波数が５０Ｈｚか６０Ｈｚかに依存する）により形成さ
れる。ピクチャーはフレーム構造（この構造においては
次の列のピクセルは異なるフィールドに属する）又はフ
ィールド構造（この構造においては全てのピクセルは同
じフィールドに属する）を有することができる。その結
果、マクロブロックもフレーム又はフィールド構造を有
することができる。

【０００８】符号化モードに関しては、以下のタイプの
符号化ピクチャーが認識可能である。 （１）イントラ−ピクチャー符号化されたピクチャー
（Ｉピクチャー）、即ち、ピクチャー内に含まれる情報
のみを用いて符号化されたピクチャー。 （２）予測により符号化されたピクチャー（Ｐピクチャ
ー）、即ち、１以上の過去の基準ピクチャーから始める
運動補正を伴う予測により得られたピクチャー及び現在
のピクチャーの間の差が符号化されたピクチャー。 （３）双方向予測により符号化されたピクチャー（Ｂピ
クチャー）、即ち、過去及び／又は未来の基準ピクチャ
ーから始める運動補正を伴う予測により符号化されたピ
クチャー。

【０００９】基準ピクチャーは再構成された（復号化さ
れた）ピクチャーであり、Ｉ又はＰピクチャーとして符
号化されていたものである。

【００１０】送信器はここには示されてないソースから
デジタルサンプルを受け取る。このデジタルサンプル
は、上述した階層構造に従って編成されており、ライン
１上に存在する。一連のサンプルが運動評価ユニットＳ
Ｍに送られ、該ユニットでは、現在のピクチャーに対す
る符号化のタイプが決められ、もし必要なら１以上の運
動ベクトルが計算されて出力される。該ベクトルは、現
在のピクチャー内のマクロブロックの位置と一つ又は複
数の基準ピクチャー内のマクロブロックの位置の間の変
位を表す。次に、シーケンス再整列ユニットＲＳが、ピ
クチャーの順番を、ソースにより放たれたピクチャーの
もの（取得及び表示順）から符号化タイプに適した順
（符号化順）に変換する（特に、予測化されたピクチャ
ーの前に基準ピクチャーを復号化できる順に）。再整列
されたシーケンスは、全体でＣＯＤにより示された実際
の符号化（又は圧縮）ユニットに送られる。ＣＯＤの入
力において、減算器ＳＴが、Ｐ及びＢピクチャーの場合
に、現在のピクチャーから１又は複数の基準ピクチャー
（回路Ｐ１において予測され記憶されている）を引き、
その差を回路ＣＳに与える。該回路ＣＳは、マクロブロ
ックフォーマットから二次元変換を計算するのに必要と
なるブロックフォーマットに走査変換する。参照符号
Ｔ、Ｑは、二次元変換（特に離散コサイン変換）を計算
するための回路及び変換係数を量子化するための回路を
示す。用いられるべき係数は、一方の側では１又は複数
の基準ピクチャーを再構成するためのローカル復号器に
与えられ、もう一方の側では可変長コードによりそれら
を符号化する符号器ＣＶに与えられる。ＣＶは、１又は
複数の運動ベクトル及び符号化タイプに関する情報と共
に、符号化された係数をライン２を介して受信器又はメ
モリデバイスに送る。ローカル復号器は、逆量子化器Ｉ
Ｑ１、逆変換を計算するための回路ＩＴ１及びブロック
フォーマットからマクロブロックフォーマットに走査フ
ォーマットを再変換するための回路ＩＣＳ１を含む。Ｉ
ＣＳ１からの出力信号は、加算器ＳＭ１において予測さ
れた基準ピクチャーを加算され、Ｐ１に記憶され、遅延
要素ＲＩＴ１において適当に遅延させられる。その信号
は新たな予測のためＰ１に送られる。

【００１１】簡単の為、量子化され符号化された変換の
係数とＳＭにより与えられた情報を結合し且つ規格によ
り設けられたシンタックスに従って符号化信号のビット
ストリームを編成する手段は、図面には示されてない。
このシンタックスの詳細な説明は、本発明の目的にとっ
ては重要ではない。

【００１２】図２の受信器は、ライン３に存在するビッ
トストリームから異なる種類の情報を抽出するユニット
（図示せず）の下流で、復号器ＤＥＣを含み、該復号器
は、可変長コードにより符号化された係数を復号化する
ための回路ＩＣＶ、及び図１の回路ＩＱ１、ＩＴ１、Ｉ
ＣＳ１、ＳＭ１、Ｐ１、ＲＩＴ１に類似した回路ＩＱ
２、ＩＴ２、ＩＣＳ２、ＳＭ２、Ｐ２、ＲＩＴ２から成
る。符号化順になっている再構成ピクチャーは、ＳＭ２
から出力され、回路ＩＲＳに送られる。回路ＩＲＳは、
ＲＳ（図１）の逆の操作を行い、ライン４を介して利用
デバイスにピクチャーを送る前に表示順に再構成する。

【００１３】ブロックＲＳ、ＩＲＳ及びＰ１、Ｐ２もま
た、これらのブロック自身が動作するのに必要な外部メ
モリと結合している。図１と図２は単にデータフローの
みを描いていることにも留意されたい。

【００１４】本発明によるデバイスは、図１のブロック
ＲＳ，ＣＳ，ＩＣＳ１，Ｐ１及び図２のブロックＩＣＳ
２，Ｐ２，ＩＲＳの各々を構築するのに用いることがで
きる。よって、それは以下の主な機能を行うことができ
る。 （１）ピクチャーシーケンスを取得順から符号化順に及
びその逆に再整列させること。この操作には、ピクチャ
ーフォーマットを「ラスタ走査(raster scan) 」フォー
マットからプログレッシブマクロブロックスキャン(PMB
S;Progressive Macro-Block Scan) フォーマットとして
知られているフォーマットに変換することが必要であ
る。後者の用語は、輝度に対してはマクロブロックの一
列の１６ピクセルが次の列に移動する前に読み込まれ、
クロミナンスに対してはピクセル対Ｃｂ，Ｃｒが順に読
み込まれる。簡単のため、以下では用語「プログレッシ
ブマクロブロック」又は単に「マクロブロック」を用い
てこのフォーマットを示す。再整列化は変換と同時に行
うこともできるし、若しくは変換の上流（ＲＳ中で）又
は下流（ＩＲＳ中で）行うこともできる。この再整列化
プロセスに関連した操作を以下で「ラスタ読み込み（書
き込み）」及び「マクロブロック書き込み（読み込
み）」と称する。 （２）インターレースブロック走査（ＩＢＳ）又はプロ
グレッシブブロック走査（ＰＢＳ）及びその逆を用い
た、マクロブロックフォーマットからブロックフォーマ
ットへの変換。簡単のため、以下では用語「インターレ
ースブロック(interlaced block)」又は「プログレッシ
ブブロック(progressive block) 」を用いる。２つのタ
イプのブロックが、輝度及び「フレーム」マクロブロッ
クに対してのみ可能であり、フィールドマクロブロック
の場合にはプログレッシブブロックへの変換のみが可能
である。プログレッシブブロックへの変換では、マクロ
ブロックの全列の最初の８ピクセルを順に読み込むこと
が必要とされるが、インターレースブロックの場合に
は、交互の列の８ピクセルが読み込まれる。これは、周
知のように、マクロブロック内の後続列は異なるフィー
ルドに属するからである。クロミナンスの場合の読み込
みは、まずＣｂピクセルブロックを含み、次にＣｒピク
セルブロックを含む。 （３）基準ピクチャーから（又は双方向補償の場合には
２つの基準ピクチャーから）の予測マクロブロックの抽
出。即ち、外部メモリに記憶されたマクロブロックのピ
クセルに運動ベクトルを適用し、予測マクロブロックを
得ること。この機能は、半ピクセルの分解能の補間と共
に行うことができる。簡潔化のため、この機能を「マク
ロブロック抽出」と称する。マクロブロック読み込み
は、ナル(null)ベクトルが適用される抽出として考える
こともできるが、用語「抽出」は以下では非ナル(non-n
ull)運動ベクトルの場合にのみ用いる。

【００１５】上記のものと類似の更なる機能は、外部メ
モリに記憶された基準ピクチャーからのいわゆる「ゾー
ン(zone)」の抽出である。用語「ゾーン」は、マクロブ
ロックのサイズより大きい所定のサイズのデータの組を
示す。この機能は、予測マクロブロックが用いられる前
に、予測マクロブロックを処理して改善するのに用いる
ことができる。ゾーンのサイズはビデオ信号タイプ（プ
ログレッシブ又はインターレース）に依存し、例えば、
輝度用に２２ｘ１８（即ち各々２２ピクセルから成る１
８列）又は２２ｘ１４、及びクロミナンス用に２２ｘ９
又は２８ｘ７とできる。ゾーン抽出の場合には、２つの
異なるゾーンのピクセルが実際には抽出される。

【００１６】図３は、ＭＳＭで示された本発明による回
路の入力と出力を表す。上述したように、この回路は外
部メモリＳＤに接続することができる。この外部メモリ
は有利にはＳＤＲＡＭ（同期ダイナミックRAM(Synchron
ous Dynamic RAM)）要素を含む。本発明の好ましい実施
例では、ＭＳＭはＳＤ１．．．ＳＤ４として図に示され
た４要素までと共に共同できる。例として、これらの要
素は各々３つのピクチャーを記憶できるものと仮定す
る。もしＳＤが複数の要素を含むならば、これらはＭＳ
Ｍにより一度に書き込み及び読み出しされる。ライン５
は、データ交換及びコマンド伝送のためのＭＳＭとＳＤ
間の接続を概略的に示す。

【００１７】メモリＳＤの構成のされ方は、本発明の目
的にとっては特別の興味はないことである。さらに明瞭
に説明するために、ＳＤ内のデータがマクロブロックに
より編成され列が各マクロブロックに割り当てられる例
について、参照することが必要である。回路ＭＳＭが行
わなければならない機能に依存して、２つの書き込みモ
ード（ラスタ及びマクロブロック）及び４つの読み出し
モード（ラスタ、マクロブロック及び抽出、ゾーン抽
出）が可能となる。図４Ａ．．．４Ｄは、夫々ラスタ書
き込み／読み出し、マクロブロック書き込み／読み出
し、マクロブロック抽出、ゾーン抽出されたピクチャー
部分を示す。いずれにしても、関連部分（図４Ｂ−４Ｄ
内のより太い線により囲まれている）は、一列づつシー
ケンシャルに読み出されることを強調しておく。読み出
されるピクチャー部分が異なる記憶マクロブロックに跨
って拡がっているマクロブロック及びゾーン抽出の場合
には（図４Ｃ，４Ｄ）、用語「クオドラント(quadran
t)」がこれらのマクロブロックの各々から抽出されるピ
クセルの組に対して用いられる。

【００１８】図３に戻り、ＭＳＭへの入力は、以下のも
のから成る。 （あ）接続線又はバス６（ピクチャーバス）。これは、
マクロブロック／ブロックフォーマット変換又はその逆
の後、外部メモリに書き込まれるか又は出力に転送され
る実際のデータを運ぶ。上述したように本デバイスは１
０個の有為なビットを必要とする変換（逆変換）計算回
路のすぐ上流又は下流で使用され得るので、バス６は１
０ビットバスとするのが好ましい。 （い）データ同期信号を伝送する接続線又はバス７。 （う）接続線又はバス８（情報バス）。これは、デバイ
スＭＳＭがマクロブロックモードで動作しているとき入
ってくるサンプル及び出ていくサンプルを処理するのに
必要なパラメータを運ぶ。興味有るパラメータは、デバ
イスＭＳＭの構造の詳細な説明において調べられる。 （え）バス８からのパラメータ抽出に関する同期信号の
ための接続線又はバス９。

【００１９】バス８上の情報及びバス９上の関連した同
期信号の構造は、特許出願PCT/GB 95 01433 に記載され
ている。

【００２０】ＭＳＭ出力は、データ用の２つの接続線１
０、１１（８ビット接続線）及び同期信号用の１つの接
続線１２である。出力データ用の２つの接続線は、ゾー
ン抽出及び１０ビット出力の場合には利用可能時に全デ
ータの放出を可能にするの必要である。この１０ビット
出力の場合には、１つの接続線が８つの最下位ビットを
運び、もう一方が２つの最上位ビットを運ぶ。

【００２１】同期に関しては、非制限的な例により、ピ
クチャーバスや情報バス上の１８ＭＨｚのクロック周波
数及びＳＤでの読み出し／書き込み用３６ＭＨｚの周波
数が参照される。本発明を理解するのに興味ある主の同
期信号は、回路がマクロブロックモードで動作している
ときにはピクチャー同期信号（その周期は３６ｘ４５又
は３０ｘ４５マクロブロックの持続時間に等しい）及び
マクロブロック同期信号（その周期は１８ＭＨｚクロッ
ク信号の４２０パルスに等しい）であり、入力又は出力
信号がラスタフォーマットのときはフレーム同期及びラ
イン同期信号である。バリッド(valid) データ信号も与
えられる。

【００２２】マクロブロック時間ではマクロブロックの
データはＳＤ内に書き込まれ、一方２つのマクロブロッ
クのデータは或動作モードで読み出されなければならな
いことに留意すべきである。このことを可能にするため
に、マクロブロック周期は３つの部分に分割される。最
初の一つは、持続時間が１８ＭＨｚクロック信号の約１
００パルス分であり、書き込み用である。その他の２部
分は、お互いに同じであり、各々マクロブロックを読み
出すように定められている。マクロブロック時間のその
分割は図７Ｂに示されており、書き込み及び読み出しイ
ンターバルが夫々ＷＲ及びＲＤで表されている。読み出
しに割り当てられたより長い時間インターバルは、以下
において詳細に説明するように、読み出し操作がより複
雑なことに起因している。

【００２３】図５では、回路ＭＳＭにおいて接続線６、
７が第１内部バッファメモリに接続されており、該バッ
ファメモリはその制御ユニットと共にブロックＭＴ１に
より概略的に表されている。ＭＴ１からの出力は、後に
説明する接続線５ａ（図３のライン５に属する）及び一
対の接続線５０、５１から成る。接続線５ａは、データ
と幾つかの制御信号を外部メモリＳＤに送り、接続線５
０、５１は、本デバイスが外部メモリを用いず動作する
とき、接続線１０−１２に転送されるデータと同期信号
を出力インターフェースＳＵに与える。

【００２４】一方、接続線８と９は復号器ＤＩＢに接続
される。復号器ＤＩＢは、適当な瞬間に特定の用途にと
って興味あるパラメータを情報バスに存在するストリー
ムから抽出し、それらをＭＴ１及び／又はユニットＩＳ
Ｓ，ＣＭに与える。後者のユニットＩＳＳ，ＣＭは、本
デバイスのある用途及び外部メモリのコントローラＣＭ
Ｅとの協同において、書き込み（ＩＳＳ）又は読み出し
（ＣＭ）の間の外部メモリアドレッシング及び運動補正
（ＣＭ）のために設けられている。

【００２５】外部メモリから読み出されたデータは、バ
ス５ｂ（図３のライン５に属する）を介してデバイスＭ
ＳＭにより受け取られる。バス５ｂは補間ユニットＩＨ
Ｖに接続される。このユニットは制御ユニットと共にブ
ロックＭＴ２で概略的に表された第２内部バッファメモ
リにデータを送り、さらに出力インターフェースＳＵに
送る。

【００２６】回路ＭＳＭは従来のマイクロプロセッサー
インターフェースＩＵも含み、該インターフェースＩＵ
により、実行される機能の制御、監督及び設定に供する
外部コントローラ（図示なし）との接続ができる。回路
ＭＳＭと外部コントローラとの間の通信の制御は、接続
線１４に存在する信号により行われる。インターフェー
スＩＵは構成レジスターＲＣとも接続され、該レジスタ
ーＲＣは、接続線１３を介して外部コントローラにより
書き込まれ且つ実行される機能に関する情報をバス１５
を介して本デバイスの残りの全ユニットに与える。

【００２７】情報バス８から興味あるパラメータを受け
取る代わりに、デバイスＭＳＭはこれらのパラメータを
ユニットＤＩＢにも接続された接続線１３を介して受け
取りその種の動作を行うこともできる。いずれにして
も、ラスタフォーマットにての情報の受け取り／放出に
必要なパラメータを与えることは、外部コントローラの
仕事である。外部コントローラにより与えられたパラメ
ータをＤＩＢにロードすることは、接続線３０を介して
ＩＵにより制御される。

【００２８】本発明によるデバイスは、外部コントロー
ラを使用しない自立デバイスとすることもできる。この
場合には、接続線１４はその上に存在する信号がプリセ
ットされた構成を有するように接続され、コントローラ
により発生された信号用には使用されない。接続線１３
もその上に存在する信号が適当な構成パラメータを表す
ように接続される。インターフェースＩＵは、接続線１
４上の特別の構成を認識したときには、接続線１３上に
接続された情報を接続線３１を介してＲＣにロードさせ
る。

【００２９】簡単のため、図５及び後続のより詳細な図
には、クロック信号、リセット信号及び一般に本発明の
理解に不要なそれら全ての信号は示されてない。本デバ
イスの種々のユニットにより実行されるオペレーション
の同期は、ユニット自体に存在する適当な時間カウンタ
ーにより分散様式で行われることに留意すべきである。

【００３０】ＭＳＭの種々のユニットにより実行される
機能をもっと詳細に調べてみよう。バッファメモリＭＴ
１はピンポン構成で２つの要素を含み、マクロブロック
周波数で書き込み及び読み出しオペレーションを切り換
える。これらの要素はピクセル対を記憶するように構成
される。読み出し期の間、８ピクセル対のブロックが外
部メモリ又は出力に転送される。ＭＴ１の構造は図６を
参照して更に詳細に説明される。

【００３１】ユニットＤＩＢは、デバイスＭＳＭに入る
データのどれが処理されるのか（書き込み）及び本デバ
イスから出るデータのどれが処理されるのか（読み込
み）に従ってパラメータを受け取り、接続線９に存在す
る同期信号に従ってそれらを抽出する。パラメータはス
トリーム内の所定順で構成されたニブル（半バイト）に
編成され、そのため、それらの意味はそれらがＤＩＢに
到達する順から直接導くことができる。従って、ユニッ
トＤＩＢは本質的にニブルカウンターと２つのグループ
のレジスターを含み、入ってくるデータ及び出ていくデ
ータ夫々を処理するためのパラメータを記憶する。各レ
ジスターはレジスターの２つの組を含み、それらは下流
のユニットに対して現在のピクチャーに関する情報及び
現在のマクロブロックに関する情報の夫々全てを利用で
きるようにする。

【００３２】特に書き込み期には、回路ＤＩＢはピクチ
ャー周波数で以下の情報に関して抽出しなければならな
い。即ち、符号化ピクチャーのタイプ（Ｉ，Ｐ，Ｂ）、
ピクチャー構造（「フレーム」又は「フィールド」、後
者の場合には下部又は上部フィールド）、外部メモリ要
素とピクチャーが書き込まれる場合の要素中での位置に
関する情報である。

【００３３】書き込みにとって興味あるマクロブロック
周波数での情報は、変換のタイプ、及びマクロブロック
／ブロック変換とその逆変換に対してはブロックフォー
マット（プログレッシブ／インターレース）である。

【００３４】読み出しでは、ピクチャー周波数で要求さ
れる情報は書き込みの場合と同じものである。一方、マ
クロブロック周波数でＤＩＢは運動補償パラメータ、特
に以下のものを抽出する。 （あ）補償タイプ（前方、後方、両方又はどちらでもな
し）。 （い）予測モード。さらに特定すると、ピクチャーの
「フレーム」タイプに対しては、「フィールド」と「デ
ュアルプライム(dual prime)」が可能である。「フィー
ルド」は、分離した２つのフィールドに属し２つの運動
ベクトルを必要とする。「デュアルプライム」は、ダブ
ルフィールド予測及び２つの予測の交差結合（下部−上
部フィールド）から成り予測されたマクロブロックを生
じ、４つの運動ベクトルを必要とする。フィールドピク
チャーに対しては、予測は「フィールド」（上記「フレ
ーム」予測と完全に類似している）、１６ｘ８、「デュ
アルプライム」が可能である。１６ｘ８は、マクロブロ
ックの上部又は下部半分に関係し、２つの運動ベクトル
を必要とする。「デュアルプライム」は、ダブルフィー
ルド予測及びその結果の結合から成り、これも２つの運
動ベクトルを必要とする。 （う）フィールドの垂直選択。これは、どのフィールド
に運動ベクトルが適用されるかを示す。 （え）運動ベクトル。

【００３５】ユニットＩＳＳは有限状態機械であり、Ｓ
Ｄ内にマクロブロックフォーマットでデータが書き込ま
れる必要があるとき、復号器ＤＩＢ（線８ａ）により与
えられたパラメータ及び接続線１６を介してＭＴ１によ
り与えられた信号ＭＢＣ、ＭＢＳに従ってＳＤへの書き
込むアドレスを発生し、ピクチャー中のマクロブロック
のコラムとストライプの座標を表す。アドレスは接続線
１８を介してＣＭＥに送られる。明らかに、アドレス発
生規則はＳＤ内のデータ構成に依存する。その構成が分
かれば、当該技術分野に習熟した者にはロジックネット
ワークＩＳＳを設計する上で問題はない。

【００３６】ユニットＣＭは、アドレス信号及び３つの
マクロブロックフォーマット読み出しモード（マクロブ
ロック読み出し及び抽出、ゾーン抽出）の１つでのＳＤ
（図３）の読み出しコマンドを発生し外部メモリコント
ローラに送る。この目的のためにＣＭは線８ｂを介して
ＤＩＢから読み出しパラメータを受け取り、さらに、接
続線２０を介してＣＭはＣＭＥと所定数の信号を交換
し、接続線２１を介してＭＴ２からタイミング信号を受
け取る。データが到達し又はラスタフォーマットでＭＳ
Ｍから放たれなければならないとき、回路ＣＭは介入せ
ずＣＭＥがアドレッシングの仕事を全て行う。ＣＭの構
造は図７にさらに詳細に示されている。

【００３７】コントローラＣＭＥには、上述した異なる
書き込み及び読み出しモードで外部メモリアドレッシン
グ及びコントロール信号（夫々接続線５ｃ，５ｄ上に存
在）を駆動する仕事を課せられている。ラスタ書き込み
／読み出しの場合には、ＣＭＥは自律的にアドレスを発
生し、その他の場合には、それはＩＳＳ、ＣＭからアド
レスを受け取る。ＣＭＥの構造は図８を参照してより詳
細に説明される。

【００３８】バッファメモリＭＴ２はピンポン構成の２
対の要素を含み、マクロブロック周波数で書き込み及び
読み出しオペレーションを切り換える。ＭＴ１における
ような１つの要素の代わりに、或運動予測としてＳＤ
（図３）から読み出されたデータを記憶するのに一対の
要素が必要であり、補償モードでは実行されるピクチャ
ー対のピクセルの結合が必要であり、ゾーン抽出では２
ゾーンからのピクセルが放出される。書き込まれるデー
タは補間器ＩＨＶから対で到達しシーケンシャルに（フ
レーム又はフィールドモードで）書き込まれる。書き込
みと読み出しはフレーム又はフィールドモードにおいて
プログレッシブである。読み出しはタイミングによりＳ
Ｄ（図３）からの読み出しに従属させる。もし１対の要
素の両方が使用されるならば、それらは１つづつ書き込
まれ同時に読み出される。これらの説明が与えられれ
ば、当業者にはＭＴ２を設計する上で問題はないであろ
う。

【００３９】ピクセルは、線５２に存在する有効データ
信号と共に、ユニットＭＴ２から出力インターフェース
ＳＵに転送される。ＳＵは要求されるどんなピクセル結
合も行い、若しくは結合が要求されないならばデータが
読み出されるに従いそれらを放出する。更に、ＳＵは該
データを利用デバイスがデータを正しく復元できるため
に必要な同期及び有効データと連携させる。有効データ
信号に関しては、ＭＴ１により与えられた線５１上の信
号かＭＴ２により与えられた線５２上の信号のどちらか
が、デバイスＭＳＭの用途に依存して用いられる。ＳＵ
は図９を参照してより詳細に説明される。

【００４０】ユニットＩＨＶは新しいマクロブロックを
作り、そのピクセルはＳＤから読み出されたマクロブロ
ックの隣接ピクセルの平均である（補間）。この機能を
行うのに必要な情報は、信号Ｈ＿ＩＮＴ，Ｖ＿ＩＮＴに
より表されており、これらの信号はアクティブなときは
夫々マクロブロックの水平及び垂直軸に夫々沿った補間
をする必要がある。これらの信号は、分解能が半ピクセ
ルである運動ベクトルの成分に依存して、運動補償ユニ
ットＣＭにより接続線２２を介して与えられる。処理さ
れたデータは接続線２３を介してユニットＭＴ２に転送
される。ユニットＩＨＶはコントロール状態機械とオペ
レーティングユニットを含む。最初のものは、信号Ｈ＿
ＩＮＴ，Ｖ＿ＩＮＴ及び更なる信号ＦＳ＿ＢＹＴＥを基
に動作し、該信号ＦＳ＿ＢＹＴＥもＣＭで発生され、各
ピクセル対に対して第１ピクセルが処理されるかまたは
放棄されるかを示す。代わりに、オペレーティングユニ
ットには、要求される平均を計算する仕事が課せられて
いる（従って、加算と除算を行うこと）。もしデバイス
ＭＳＭがラスタフォーマットへの変換のために用いられ
るならば、ユニットＩＨＶはデータを透過させ、もし回
路ＭＳＭがゾーン抽出に用いられるならば、ユニットＩ
ＨＶは必要ならば最初のピクセルを放棄するのみであ
る。

【００４１】図６Ａでは、ＲＡＭ１，ＲＡＭ２が第１バ
ッファメモリＭＴ１の２つの要素を示す。これらの要素
は、マルチプレクサーＭＸ１により、２つの有限状態機
械ＷＭ１，ＲＭ１から夫々書き込み及び読み出しのため
のアドレッシング及びコントロール信号を受け取る。Ｍ
Ｘ１により、書き込まれるメモリ要素はＷＭ１からもバ
ス６を介してＭＳＭ（図３）に到達するデータを受け取
り、読み出される要素は読み出されたデータをＲＭ１に
転送し、ＲＭ１はそれらをバス５ａ又は５ｂに送る。Ｗ
Ｍ１は、アドレスとデータ（接続線６０、６１を介し
て）、どちらかの要素への書き込み／からの読み出しを
可能にする信号ＷＥ１，ＷＥ２及びアドレス又は１つの
データをメモリへロードするタイミングをとる信号ＭＥ
１，ＭＥ２をマルチプレクサーＭＸ１に送る。これらの
コントロール信号が存在するＷＭ１の出力は、接続線６
２により全体として図示されている。書き込みコマン
ド、アドレス及びデータの放出シーケンスは、いずれの
メモリにも一般的なシーケンスであり、よって更なる詳
細な説明は不要であろう。代わりにＲｍ１が読み出しア
ドレスを発生し、接続線６３を介してＭＸ１に送る。

【００４２】ＭＸ１からの出力６１−ｉ，６２−ｉ，６
４−ｉ（ｉ＝１，２）は、書き込まれるデータ、コント
ロール信号及び接続線６０、６３に存在するアドレスを
ＲＡＭ１，ＲＡＭ２に転送する接続線を示す。明らか
に、各マクロブロックサイクルでは、入力６０、６３及
び出力６１−１，６２−１，６４−１と６１−２，６２
−２，６４−２の間の接続線が逆になる。

【００４３】ＲＡＭ１，ＲＡＭ２の出力６７、６８（外
部メモリへのデータ転送は各時間１ピクセル対を含むの
で、２０ビットバスである）は、マルチプレクサーＭＸ
１の入力に戻される。このマルチプレクサーＭＸ１は、
２つのメモリのどちらが読み出されたかに依存して、出
力６７又は６８をデータ出力接続線６９（２０ビットで
も）に接続する。この接続線はＲＭ１の入力に接続され
る。ＲＭ１は、外部メモリを利用する用途では、出力フ
ォーマットを２０から１６ビットに変換し、接続線５ａ
の第１グループの線上にデータを放出する。もし回路用
途が外部メモリへのアクセスを要しないならば、ＲＭ１
はＳＵへの転送用に１０ビットのバス５０上にデータを
与え（従ってこの転送は対ではなくて個別のピクセルに
より再び行われる）、出て行くデータ（特に有効データ
信号）のための同期信号を接続線５１上に発生する。

【００４４】ロジックネットワークＷＭ１は、ピクセル
をそれらが到達した順にＲＡＭ１，ＲＡＭ２に書き込ま
せ、上述したように、ＲＡＭ１又はＲＡＭ２に一度に２
つのピクセルを与える。接続線６から入ってくるデータ
がブロック又はマクロブロックフォーマットのときは、
マクロブロック時間の間ＷＭ１はＲＡＭ１又はＲＡＭ２
へ３８４ピクセル（輝度用に２５６及びクロミナンス用
に１２８）を書き込むことを命じなければならない。一
方、ラスタフォーマットのデータの場合には、図６Ｂか
ら分かるように書き込まれるピクセル数は、ライン同期
信号及びマクロブロック周期に対するブランキング周期
（有効データが存在しない期間）の相対位置に依存し
て、最小値から４２０まで変化する。ここで、ＭＢ，Ｌ
Ｎは夫々マクロブロックとライン同期信号を示し、Ｂ
Ｅ，ＲＥは有効データ信号（夫々マクロブロック及びラ
スタフォーマットに対して）を示し、６（ＭＢ）と６
（Ｒ）は２つの場合においてバス６上に存在するデータ
を示す。信号ＢＥ，ＲＥが低い論理レベルのときはデー
タは有効であると仮定されることに留意すべきである。
見て分かるように、ラスタフォー間との場合には、ブラ
ンキング周期が存在するならば（ＲＥは高い論理レベ
ル）、示された第１マクロブロック周期の間２つの異な
るラインのｘ＋ｙピクセルがメモリに書き込まれる。一
方、第２周期の間同じラインの４２０ピクセルが書き込
まれる。第３マクロブロック周期の間にはブランキング
インターバルが再度存在し、よって１ラインのｚピクセ
ルと他のラインの或数のピクセルが書き込まれる。後に
よりよく分かるように、このことは読み込みのうちに考
慮されなければならない。

【００４５】そのオペレーションのために、ＷＭ１は以
下の信号を必要とする。 （ア）マスタークロック信号。これは、接続線９に存在
するマクロブロック同期信号により表される。 （イ）ピクチャー及びマクロブロック同期信号ＷＰ，Ｗ
ＭＢ並びに有効データ信号ＷＢＥ（マクロブロック又は
ブロックフォーマットの入力の場合）、若しくはラスタ
スキャン操作の場合には、フィールド及びライン同期信
号Ｆ，ＬＮと夫々の有効データ信号ＲＥ。これらの信号
は接続線７に存在する。ラスタ操作では、ＷＭ１には信
号ＦＳＴ＿ＦＩＥＬＤ（例えばＤＩＢにより読み出され
たパラメータから導き出されたもの。図５参照。）も与
えられる。信号ＦＳＴ＿ＦＩＥＬＤは、入ってくるフィ
ールドが第１又は第２のものであることを示し、ライン
カウンター（ＷＭ１内）により用いられて初期カウント
値を決める。 （ウ）上部又は下部フィールドを示すパラメータ。これ
は線８ａを介して復号器ＤＩＢにより与えられる。 （エ）読み出しが進行中であることを示す信号（ＳＴＩ
ＬＬ＿ＲＥＡＤＩＮＧ）。これは線６５を介してＲＭ１
により与えられ、ＲＡＭ１，ＲＡＭ２の機能の間の望ま
しくない切換えを防ぐ。

【００４６】既に見てきた信号に加えて、ＷＭ１は次の
ものを放つ。 （あ）接続線１７の線１７ａに、ライン数カウントの値
ＣＮＴ＿ＬＮ。これは外部メモリコントローラＣＭＥに
送られ、該コントローラはラスタ書き込みの場合のアド
レッシングにそれを用いる。 （い）ＲＭ１に接続された一群の線６６に対し、書き込
み操作（操作モードは無視し）の開始を示しロジックネ
ットワークＲＭ１が後続の読み出し用に設定されるよう
にする信号ＲＤ。ラスタ操作の場合には、ピクセルカウ
ント（ＮＷＲＩＴＥ）、ライン毎ピクセルカウント（Ｎ
ＷＲＩＴＥ＿ＬＮ）及びライン変更信号（ＬＮ）。この
情報は幾つかの特定の状況を考慮するために必要とな
り、ＲＭ１に関して説明される。

【００４７】マクロブロック同期パルスに応じて、ＷＭ
１はピクチャーのピクセルに先行する情報、特に以下の
ものをデータストリームから抽出もする。 （あ）ピクチャー構造指示。これは、続くデータが繰り
返されたフィールド（「休止フィールド(dormant fiel
d) 」を参照するか否かを示す特定の構成を有する。フ
ィールド繰り返しは、５０Ｈｚで動作しているシステム
から６０Ｈｚで動作しているシステムへ又はその逆にデ
ータを正しく転送するために必要である。その情報に応
じて、メモリへの書き込みが不可とされる。 （い）ワード対ＭＢＣ，ＭＢＳ。これらは接続線１６の
線１６ａを介してＣＭに転送され、マクロブロックフォ
ーマットでのオペレーションの場合にのみ存在する。

【００４８】もしデータが外部メモリに送られるなら
ば、論理ネットワークＲＭ１はＲＡＭ１又はＲＡＭ２か
らのシーケンシャルな読み出しを制御しなければならな
い。というのは、その場合にはそれはＩＳＳ及び／又は
ＣＭＥ（図５）までアップして適当なアドレッシングを
与えるからである。反対にもしデータが出力バス（又は
複数のバス）１０、１１に転送されるならば、読み出し
は求められるフォーマットに依存した様式で行われる。

【００４９】ＲＭ１は、マスタークロック信号及びＷＭ
１から来る信号に加えて、読み出しのためのピクチャー
同期信号及びマクロブロックからブロック及びその逆へ
のフォーマット変換のためのパラメータ（ブロックのタ
イプを示す）を受け取らなければならない。この情報
は、線８ａを介してＤＩＢ（図５）により与えられる。
ＲＭ１は、接続線１７の線１７ｂを介して、外部メモリ
への書き込みを可能にする信号ＥＮ＿ＷＲをＣＭＥに与
え、ラスタオペレーションの場合には、スタートライン
信号（ＳＴＡＲＴ＿ＬＩＮＥ）を与える。さらに、マク
ロブロックフォーマットの場合には、ＲＭ１は接続線１
６の線１６ｂを介して、外部メモリ用の新しい列アドレ
スの発生を求める信号ＮＲＡＳをＩＳＳに与える。

【００５０】バス６の信号がラスタフィーマットなら
ば、ＲＡＭ１又はＲＡＭ２から外部メモリへのデータ転
送には幾つかの適切な対応が必要となる。上述のよう
に、外部メモリが８ピクセル対のグループ（即ちマクロ
ブロックの１列と同等のもの）を受け取らなければなら
ず、よって８ピクセル対は各時間にＲＡＭ１又はＲＡＭ
２から読み出される。しかしながら、図６Ｂで見てきた
ように、同じラインのデータがＲＡＭ１又はＲＡＭ２に
書き込まれる間にマクロブロック同期信号が到達しえ
る。よって、書き込みに関するバッファメモリのスイッ
チングは、８ピクセル対から成る１グループのロードが
完了する前に行われる。さらに、ロードされたピクセル
対の全数は８の倍数ではない。従って、外部メモリの同
じアドレスに書き込まれるか又はそのメモリへの同じ転
送操作に含まれるデータは、一部がＲＡＭ１から一部が
ＲＡＭ２から読み出される。よって、あるフェーズの間
ＲＡＭ１又はＲＡＭ２から読み出された８ピクセル対
は、幾つかの有意でないデータを含む。このような条件
下で論理ネットワークＲＭ１は信号ＤＭＱを発生する。
この信号は接続線５あの付加線を介してＳＤに直接送ら
れて有意でないデータをマスクする。さらに、２つの異
なるラインに属するデータは同じ要素内に書き込まれて
いるかもしれなし、このことはまた外部メモリへ知らせ
なければならない。これは、ＳＴＡＲＴ＿ＬＩＮＥ信号
の目的である。

【００５１】図７Ａから分かるように、ユニットＣＭ
は、結合論理ネットワークＣＳＰ、レジスターバンクＲ
ＥＧ及びコントロール論理ネットワークＡＲＢを含む。
ユニットＣＭは、読み出されるか又は抽出されるマクロ
ブロック又はゾーンの初期アドレスを計算する。レジス
ターバンクＲＥＧは、初期アドレスを一時的に記憶し処
理する。

【００５２】結合ネットワークＣＳＰは、デバイスＭＳ
Ｍに要求される機能（接続線１５に存在する構成信号に
より示される）に依存して必要なら１以上の運動ベクト
ルを適用することにより、ＳＤに記憶された基準ピクチ
ャーのマクロブロックの第１ピクセルの行及び列アドレ
スを計算し接続線７０、７１を介してレジスターＲＥＧ
に送る。このために、ＣＳＰは接続線８ｂを介してＤＩ
Ｂ（図５）から適当なパラメータを受け取り、接続線７
２を介して関連ベクトルに関する情報及び抽出されるピ
クセルがクロミナンスか又は輝度ピクセルのどちらかに
ついての情報を論理ネットワークＡＲＢから受け取る。
この点に関して、マクロブロック抽出の場合には運動補
償や予測モードに依存して２つのマクロブロックのデー
タを抽出し、輝度及びクロミナンス両方のために各マク
ロブロックに２つの運動ベクトルを適用する必要がある
ことに留意すべきである。よって、ＳＤ（図３）からの
単一読み出しでは、ＣＳＰは８つの初期アドレスを計算
しなければならないかもしれない。この状況は図７Ｂに
示されており、双方向補償の場合でのＳＤ（インターバ
ルＲＤ）内の読み出し操作の時間構成を示す。ＭＢはマ
クロブロック同期信号であり、ＴＢ＿ＴＦは各マクロブ
ロックサイクルの２つの読み出し操作の開始時を示す信
号であり、ＢＷとＦＷは未来と過去の基準ピクチャを夫
々読み出すよう定められた周期を示し、ＢＷｉとＴＷｉ
（ｉ＝１，２）は２つの運動ベクトルの適用を示し、Ｙ
とＣは輝度とクロミナンスピクセルの読み出しを夫々示
す。従って、初期アドレスはそれぞれのＹ及びそれぞれ
のＣに対して計算されなければならない。

【００５３】レジスターバンクＲＥＧは、読み出される
ピクチャー内の最大数のクオドラント(quadrants) （従
って、ゾーン抽出に要求されるように、１２クオドラン
トまで）にリンクされた幾つかのレジスターを含む。信
号ＬＯＡＤを介してＡＲＢにより選択された関連レジス
ターは、ＣＳＰにより与えられた行及び列アドレスをロ
ードし、クオドラントのピクセルを読み出す間論理ネッ
トワークＡＲＢからのコマンドにより列アドレスをイン
クリメントする。ＡＲＢからのコマンド（信号ＣＯＬ＿
ＲＯＷであり、アドレスが取り出されるレジスターを選
択する）により、更新されたアドレスがＣＭＥへの転送
のために接続線１９に送られる。

【００５４】ＲＥＧは補間ユニットＩＨＶの操作に要求
される信号（既に述べた信号Ｈ＿ＩＮＴ，Ｖ＿ＩＮＴ，
ＦＳ＿ＢＹＴＥ）やＣＭＥの操作に必要な信号を接続線
２２上に発生もする。後者の信号は本質的に以下の信号
である。 （あ）信号ＲＤＣＯＵＮＴ。これは、マクロブロック又
はゾーン抽出の場合に幾つのピクセル対が抽出される第
１クオドラントから読み出されるかを示し、明らかにそ
の情報からコントローラーＣＭＥが他のクオドラントの
ピクセル数に関する情報を得ることができるようにす
る。 （い）信号ＮＬＩＮＥＳ。再度マクロブロック又はゾー
ン抽出の場合に、クオドラント内で読み出されるライン
数をＣＭＥと通信する。１ラインが読み出されるに従
い、ＮＬＩＮＥＳの値がＡＲＢ（信号ＤＥＣＲ＿ＮＬＩ
ＮＥＳ）により漸進的に更新される。読み出しの進行に
依存して、ＡＲＢは運動ベクトル及びクロミナンス／輝
度切換に関する情報をＣＳＰに与えることができる。 （う）信号ＦＳ＿ＢＹＴＥ。これは既に述べた。

【００５５】論理ＡＲＢは、構成情報に加えて接続線２
１を介してＭＴ２により供給される信号ＴＢ＿ＴＦをも
利用することにより、上記信号ＬＯＡＤ，ＩＮＣＲ＿Ｃ
ＯＬ，ＣＯＬ＿ＲＯＷを発生し、また、ＣＭＥ（線２０
ｃ）から来る新しいアドレスＲＡＳ＿ＲＥＱ及びＣＡＳ
＿ＲＥＱに対する要求を発生する。ＡＲＢはまた、読み
出しイネーブル信号ＥＮ＿ＲＤと付加信号ＬＡＳＴ＿Ａ
ＤＤも発生する。付加信号ＬＡＳＴ＿ＡＤＤは、マクロ
ブロック抽出の場合にアクティブとなり、最初の２つの
クオドラントが読み出されたことを伝える。これらの２
つの信号はＣＭＥ（線２０ｂ）に送られる。

【００５６】図８から分かるように、コントローラＣＭ
Ｅは以下のものを含む。 （あ）第１有限状態機械ＷＲＳ。これはアドレスと読み
出し及び書き込み操作のコマンドをＳＤ（図３）に与え
るように定められている。 （い）第２有限状態機械ＧＤＶ。これは、読み出し期に
おいて有意なデータを示す信号ＤＱ＿ＶＡＬＩＤ（よっ
て、ＲＭ１により発生された信号ＤＭＱに類似した信
号、図６）を発生するように定められている。 （う）結合ネットワークＣＩＲ。これはラスタ書き込み
／読み出しの場合にＳＤのアドレスを計算するためのも
のである。

【００５７】本デバイスが実行する機能に依存して、マ
ルチプレクシングシステムＭＸ２は、ＣＩＲにより出力
８２、８３に放たれた書き込み及び読み出しアドレス、
又はＩＳＳかＣＭ（図５）により発生され接続線１８、
１９に存在するそれらのどちらか一方をＷＲＳに接続さ
れた接続線８０、８１に転送する。

【００５８】その操作のため、論理ネットワークＷＲＳ
は書き込みイネーブル又は読み出しイネーブル信号ＥＮ
＿ＷＲ，ＥＮ＿ＲＤをＭＴ１又はＣＭ（図５）から受け
取り、一対の構成信号（ＭＢ＿ＲＡＳＴＥＲ，ＺＯＮ
Ｅ）をＣＩＲから受け取る。構成信号（ＭＢ＿ＲＡＳＴ
ＥＲ，ＺＯＮＥ）の結合により、書き込み又は読み出し
のためＳＤにアクセスするための異なるモードをプログ
ラミングすることができる。ゾーン抽出の場合は、ＷＲ
Ｓはゾーンサイズ情報（ＳＩＺＥ）を伝える付加構成信
号をも受け取る。この情報もＧＤＶに与えられる。異な
る操作モードのためにＣＭＥの操作の展開を命じる信号
は以下において説明する。

【００５９】結合論理ＣＩＲは、本質的に図７に示され
たブロックＣＳＰ及びＲＥＧと同じ機能を行う。ＣＩＲ
は、クロミナンス及び輝度用に分けて、ＳＤ（図３）の
行と列アドレスを計算する。ここで、与えられたライン
の第１ピクセルが書き込まれるか又は読み出される。こ
の計算は、線１７ａを介してブロックＷＭ１（図６）に
より与えられるライン数カウントＣＮＴ＿ＬＮ及びその
カウントから導かれる偶数／奇数ライン指示を基に行わ
れる。その操作のために、ＣＩＲは同期信号ＦＯＵＴと
ライン変化を伝える信号ＳＴＡＲＴ＿ＬＩＮＥをも受け
取る。同期信号ＦＯＵＴは、ＭＴ２（図５）内のコント
ロールユニットにより線２５を介して与えられ、ピクセ
ルが第１又は第２フィールドのどちらに属しているのか
を示す。初期アドレスの決定とそれに続く更新は、デー
タがどのように外部メモリに配列しているかを考慮した
アルゴリズムにより行われる。このアルゴリズムは本発
明には興味ないことである。いずれにしても、所与の配
列に対して当業者ならばアドレス発生規則を定めるのに
問題はない。

【００６０】マクロブロックを書き込む／読み出すに
は、マクロブロックの全てのピクセルが外部メモリの同
じ行に記憶されていることを考慮する必要がある。従っ
て、８ピクセル対の度にユニットＷＲＳは新しい列アド
レスのみを必要とし、これは信号ＣＡＳ＿ＲＥＱ（線１
９ｂの一つに存在する）によりＣＭから要求される。

【００６１】マクロブロック又はゾーン抽出（図４Ｃ，
４Ｄ参照）では、抽出されたマクロブロック又はゾーン
の各行を形成には、一つのクオドラントからもう一つへ
移行する度に異なるマクロブロックをアドレッシングす
る必要がある。さらに、一旦一つの行が完了すれば、前
にアドレス指定したマクロブロックに戻るか又は新しい
マクロブロックに移動するかが可能である。これらの条
件下では、ＷＲＳはＣＭ（図５）に向けて行アドレスリ
クエスト（ＲＡＳ＿ＲＥＱ）も発生しなければならな
い。そのタイプのアクセスが求められたときは、ＳＤＲ
ＡＭメモリは迅速操作用にプログラム可能である。有利
には、マクロブロック抽出の場合には、抽出されるマク
ロブロックの新しい行が前に読み込まれたクオドラント
のデータと共に形成されるとき列アドレスのみが送られ
る。一方、新しいクオドラントに移動するときは行及び
列アドレスリクエストの両方が送られる。これに対し
て、ゾーン抽出の場合には、各クオドラントは変化する
度に（それが新しくてもそうでなくても）両方のアドレ
スがリクエストされる。迅速に新しいアドレスリクエス
トを用意するために、論理ＷＲＳは既に述べた信号ＲＤ
ＣＯＵＮＴ及びＮＬＩＮＥＳをＣＭから受け取る。

【００６２】このタイプの操作では、ＷＲＳは読み込ま
れるクオドラントについて知らせる信号（ゾーン抽出に
対してはＣＮＴ＿ＬＥＦＴ，ＣＮＴ＿ＣＥＮＴＥＲ，Ｃ
ＮＴ＿ＲＩＧＨＴ、マクロブロック抽出に対してはＣＡ
Ｓ１，ＣＡＳ２）も接続線８５を介してＧＤＶに送る。
その情報及び接続線８４を介してＣＩＲにより与えられ
るラスタ読み出しにおける有効データ信号（ＤＱ＿ＲＡ
ＳＴ＿ＶＡＬＩＤ）を基に、ＧＤＶはマスキング信号Ｄ
Ｑ＿ＶＡＬＩＤを外部メモリに送る。ゾーン抽出の場合
には、個々のクオドラントの一行のデータを読み出すこ
とを開始及び終了するとき、この信号はアクティブとさ
れ且つ非アクティブとされる。

【００６３】図９は、出力ステージＳＵとＭＴ２の４つ
のメモリ要素ＲＡＭ３−ＲＡＭ６への接続線を示す。も
しオペレーティングモードがマクロブロック時間内で２
つのメモリ要素への書き込みを伴うならば、このオペレ
ーションに関連する要素対はＲＡＭ３とＲＡＭ５、又は
ＲＡＭ４とＲＡＭ６をそれぞれ含み、もし単一のメモリ
要素で十分ならば、ＲＡＭ３か又はＲＡＭ４が用いら
れ、もしデータが単一の出力バス上に転送されるなら
ば、バス１０が用いられることが仮定される。

【００６４】出力ステージは次のものを与えなければな
らない。 （あ）双方向運動補償が実行されるとき、２つのメモリ
要素に記憶されたピクセルの結合。 （い）もし本回路がラスタフォーマットのデータを放出
しなければならないなら、又はもしマクロブロック読み
出しが実行されたなら、メモリ要素から読み出されたピ
クセル。 （う）２つのバス１０と１１上に、ゾーン抽出の場合に
２つのメモリ要素からパラレルで読み出されたデータ、
又は最下位バイト及び１０ビットを要するピクセルのよ
り有意な２ビット。

【００６５】この目的のため、ＲＡＭ３−ＲＡＭ６の出
力２４ａ，２４ｂ及び２４ｃ，２４ｄが、夫々一対のマ
ルチプレクサーＭＸ３，ＭＸ４の入力に接続される。一
対のマルチプレクサーＭＸ３，ＭＸ４は、読み出される
要素の出力を選択し、メモリに読み出された２バイトを
シリアル化する。２つのマルチプレクサーの出力９０、
９１は、結合論理ＣＯＭに接続される。結合論理ＣＯＭ
は、用途に依存して、２つのメモリ要素から読み出され
た同種ピクセル間の算術平均を超過だけ丸めた値を計算
し、又はＭＸ３により与えられたデータを変えずに通過
させる。ＣＯＭの出力９２は、付加マルチプレクサーＭ
Ｘ５に接続される。付加マルチプレクサーＭＸ５は、バ
ス１０をその出力又はバス５０の線に接続する。バス５
０の線上には、ＭＴ１から来るデータの８つの最下位ビ
ットが存在する。ＭＸ５は付加入力９３を有する。付加
入力９３により、用途とは無関係に、マクロブロック同
期信号に応じてマクロブロックの３バイト（即ち、タイ
ムスタンプとＭＴ１に関して説明した行及びストライプ
指示ＭＢＣ，ＭＢＳ）が伝送可能となる。このラベル
は、線８ｂを介してＤＩＢにより与えられる情報から得
られ、レジスターＲＩＢの出力に与えられる。代わりに
ＭＸ４の出力９１がマルチプレクサーＭＸ６に接続され
る。マルチプレクサーＭＸ６は、用途に依存して、バス
１１をＭＸ４の出力９１か又はバス５０の線に接続す
る。バス５０の線上には、ＭＴ１から来るデータの２つ
の最上位ビットが存在する。

【００６６】付加マルチプレクサー（図示せず）は、上
述した有効データ信号の一方を（例えばバス１０上に）
放出する。

【００６７】出力インターフェースＳＵは、有限状態機
械ＳＹをも含む。有限状態機械ＳＹは、デバイスがＳＤ
（図３）からのデータを読み出すフェーズにおいて同期
信号を管理する。ＳＹには、バス９を介して受け取った
読み出しフェーズ用の一対の同期信号ＲＰ＿Ｆ，ＲＭＢ
＿ＬＮを適当に遅延させて外部に再伝送する仕事が本質
的に課せられている。これらの２つの信号は、異なる意
味を持ち、本デバイスがマクロブロック又はラスタ走査
フォーマットのどちらかにて信号を放出しなければなら
ないかに依存して異なって扱われる。最初の場合には、
２つの信号はピクチャーとマクロブロック同期を夫々表
し、第１固定時間だけ遅延される。この第１固定時間
は、好ましい実施例では、１マクロブロックの持続時間
（又は、正確には１８ＭＨｚクロック信号の４２１パル
スより大、即ち、その持続時間より大きな１パルス）に
本質的には対応する。後の方の場合には、これらの信号
はフィールド及びライン同期を夫々表し（後者の周期は
電源に依存して１１５２又は１１４４クロックパル
ス）、第２時間だけ遅延し、この第２時間は、フィール
ド同期信号ＲＰ＿Ｆとマスタークロック信号間の相対的
位置に依存する。この第２時間は、好ましい実施例で
は、１８ＭＨｚクロック信号の４２１パルスと２マクロ
ブロックの持続時間に対応した時間の間で変化する。明
らかに、ＳＹは、本デバイスが実行しなけらばならない
機能に関する情報（接続線１５上に存在する）も受け取
らなければならない。よりよく理解するために、図１０
Ａ，１０Ｂには信号ＲＰ＿Ｆ，ＲＭＢ＿ＬＮの傾向及び
マクロブロックとラスタ走査出力フォーマット用のそれ
ぞれの対応する出力信号Ｐ＿ＯＵＴ，ＭＢ＿ＯＵＴの傾
向が示される。Ｔ１，Ｔ２は２つの遅延を示す。当業者
ならば上述の機能を実行する状態機械を実現する上で問
題はない。

【図面の簡単な説明】

【図１】MPEG-2ビデオシーケンス送信器の簡略化した機
能図である。

【図２】受信器の簡略化した機能図である。

【図３】本発明によるデバイスの入力、出力及び外部メ
モリへの接続を示す図である。

【図４Ａ】外部メモリ内のピクセル配置を示す図であ
る。

【図４Ｂ】外部メモリ内のピクセル配置を示す図であ
る。

【図４Ｃ】外部メモリ内のピクセル配置を示す図であ
る。

【図４Ｄ】外部メモリ内のピクセル配置を示す図であ
る。

【図５】本発明によるデバイスのブロック図である。

【図６Ａ】図５に示された幾つかのブロックの更に詳し
い図である。

【図６Ｂ】図５に示された幾つかのブロックの更に詳し
い図である。

【図７Ａ】図５に示された幾つかのブロックの更に詳し
い図である。

【図７Ｂ】図５に示された幾つかのブロックの更に詳し
い図である。

【図８】図５に示された幾つかのブロックの更に詳しい
図である。

【図９】図５に示された幾つかのブロックの更に詳しい
図である。

【図１０Ａ】出力インターフェースに関する幾つかの同
期信号を示す図である。

【図１０Ｂ】出力インターフェースに関する幾つかの同
期信号を示す図である。

【符合の説明】

ＳＭ 運動評価ユニット ＲＳ シーケンス再整列ユニット Ｔ 二次元変換を計算するための回路 Ｑ 変換係数を量子化するための回路 ＣＶ 符合器 ＩＱ１ 逆量子化器 ＩＴ１ 逆変換を計算するための回路 ＩＣＳ１ 走査フォーマット再変換回路 ＲＩＴ１ 遅延要素 ＳＴ 減算器 ＣＯＤ 符合化ユニット ＤＥＣ 復号器 ＩＣＶ 係数復号化回路 ＳＤ 外部メモリ ＤＩＢ 復号器 ＲＣ レジスタ ＩＨＶ 補間ユニット

───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンドレア・フイノテロ イタリー国 セツテイモ・トリネーゼ（ト リノ）、ヴイア・ゴベツテイー、３ (72)発明者 マルコ・ガンデイーニ イタリー国 トリノ、シ．エツセオ・スヴ イツツエラ、60 (72)発明者 ピエランジエロ・ガリノ イタリー国 ヴオルピアーノ（トリノ）、 ヴイア・チルコンヴアラジオーネ、131 (72)発明者 マウロ・マルチシオ イタリー国 トリノ、シ．エツセオ・アグ ネリ、118

Claims (8)

【特許請求の範囲】
1. 【請求項１】 圧縮ビデオシーケンスの送信及び受信用
   システムにおいてビデオシーケンスを操作するための多
   機能デバイスであって、単一の集積回路内に、（１）第
   １メモリシステム(MT1) であって、操作するシーケンス
   を外部メモリ(SD)か又はデバイス(MSM) の出力に送る前
   に、それらのシーケンスを一時的に記憶しフォーマット
   する前記第１メモリシステム(MT1) 、（２）第２メモリ
   システム(MT2) であって、外部メモリから読み出された
   シーケンスをデバイス(MSM) の出力に送る前に、それら
   のシーケンスを一時的に記憶しフォーマットする前記第
   ２メモリシステム(MT2) 、（３）外部メモリ(SD)に向け
   てシーケンスを転送し、又は外部メモリ(SD)からシーケ
   ンスを読み出すためのアドレッシング手段(ISS,CM,CM
   E)、（４）外部メモリ(SD)から読み出されたデータを処
   理するための手段(IHV,SU)、（５）受信したシーケンス
   又は伝送されるシーケンスに対して実行される操作に関
   する情報を含むパラメータを受信し、復号化し、そして
   デバイスの他のユニットに送るための手段(DIB) 、
   （６）実行される特定の機能により要求されるフォーマ
   ットに、放出されるデータを編成するための手段(SU)、
   及び（７）各々が異なる機能に対応している複数のモー
   ドのうちの一つで動作するように、デバイス(MSM) を構
   成するための手段(IU,RC)を含むことを特徴とする前記
   多機能デバイス。
2. 【請求項２】 構成手段が、送信及び受信システムにお
   いてデバイス(MSM)が下記（１）〜（３）に記載のもの
   として使用できるようにデバイス(MSM) を動作させるこ
   とができる請求項１に記載のデバイス。 （１）外部メモリ(SD)を用いて送信側において取得順か
   ら符号化順に、又は逆に受信側において符号化順から表
   示順にシーケンスを再整列化するためのデバイス(RS,IR
   S)であって、このような再整列化では、ラスタ走査フォ
   ーマットからマクロブロック走査フォーマットへの変換
   又はその逆変換、及び場合によっては２つの異なるラス
   タ走査フォーマット間の変換が要求される前記デバイス
   (RS,IRS)。 （２）マクロブロック走査フォーマットからブロック走
   査フォーマットへの又はその逆の走査フォーマット変換
   のためのデバイス(CS,ICS1,ICS2)であって、二次元変換
   を計算する回路(T) の上流又は逆変換を計算する回路(I
   T1,IT2) の下流にあり、このようなフォーマット変換で
   は第１メモリシステムのみ(MT1) が用いられる前記デバ
   イス(CS,ICS1,ICS2)。 （３）外部メモリに記憶された１以上の基準ピクチャー
   から開始して場合によっては運動補正を用いて予測ピク
   チャーを発生するための予測デバイス(P1,P2) であっ
   て、この発生では輝度ピクセルとクロミナンスピクセル
   の両方に関して運動ベクトルが適用されるマクロブロッ
   クを外部メモリから抽出すること、又はマクロブロック
   のサイズより大きい所定サイズの輝度又はクロミナンス
   ピクセルの組を抽出することが要求される前記予測デバ
   イス(P1,P2) 。
3. 【請求項３】 パラメータを受信して復号化するための
   手段(DIB) が情報バス(8,9) に接続され、該情報バス
   (8,9) は、デバイス(MSM) がマクロブロックに編成され
   たシーケンスを操作しなければならないとき、これらの
   パラメータとそれらの収集のための同期信号をデバイス
   (MSM) に与えることを特徴とする請求項１に記載のデバ
   イス。
4. 【請求項４】 ラスタ走査フォーマットのシーケンスを
   操作するために、前記パラメータが外部コントローラに
   よりパラメータ受信及び復号化手段(DIB) に与えられ、
   該外部コントローラは構成手段(IU,RC) を介して実行さ
   れる機能を制御し管理し設定することを特徴とする請求
   項１乃至３のいずれか一項に記載のデバイス。
5. 【請求項５】 前記パラメータが、動作モードには関係
   なく、パラメータを受信し復号化するための手段(DIB)
   に外部コントローラにより送られることを特徴とする請
   求項１及び２を参照している請求項４に記載のデバイ
   ス。
6. 【請求項６】 構成手段(IU,RC) は、入力に結線された
   構成信号の特定の結合を基に、外部コントローラの仲介
   なく、実行される機能を自律的に設定できることを特徴
   とする請求項１又は２に記載のデバイス。
7. 【請求項７】 前記外部メモリが同期ダイナミックラン
   ダムアクセスメモリであることを特徴とする請求項１乃
   至６のいずれか一項に記載のデバイス。
8. 【請求項８】 デバイス(MSM) と外部メモリ(SD)の間及
   びその逆にデータを転送するための前記アドレッシング
   手段(ISS,CM,CME)が、デバイスがマクロブロック走査フ
   ォーマットで動作するとき前記外部メモリ内へのマクロ
   ブロック書き込み及び前記外部メモリからのマクロブロ
   ック読み出しのためのアドレスを発生する第１及び第２
   ユニット(ISS,CM)、並びに前記第１及び第２ユニット(I
   SS,CM)により発生されるアドレス、又は、もし書き込み
   又は読み出しにラスタ走査フォーマットが要求されるな
   らユニット自身内部の発生器(CIR) により与えられるア
   ドレスのどちらかを外部メモリに転送する第３ユニット
   (CME) を含むことを特徴とする請求項１に記載のデバイ
   ス。