JPH1066080A - 映像信号符号化システムにおける量子化器 - Google Patents
映像信号符号化システムにおける量子化器Info
- Publication number
- JPH1066080A JPH1066080A JP12415197A JP12415197A JPH1066080A JP H1066080 A JPH1066080 A JP H1066080A JP 12415197 A JP12415197 A JP 12415197A JP 12415197 A JP12415197 A JP 12415197A JP H1066080 A JPH1066080 A JP H1066080A
- Authority
- JP
- Japan
- Prior art keywords
- quantization matrix
- ram
- quantization
- read address
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 168
- 238000013139 quantization Methods 0.000 claims abstract description 160
- 238000000034 method Methods 0.000 claims abstract description 98
- 238000012856 packing Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 9
- 102100024348 Beta-adducin Human genes 0.000 description 2
- 102100034004 Gamma-adducin Human genes 0.000 description 2
- 101000689619 Homo sapiens Beta-adducin Proteins 0.000 description 2
- 101000799011 Homo sapiens Gamma-adducin Proteins 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 102100034033 Alpha-adducin Human genes 0.000 description 1
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 108050007570 GTP-binding protein Rad Proteins 0.000 description 1
- 101000799076 Homo sapiens Alpha-adducin Proteins 0.000 description 1
- 101000629598 Rattus norvegicus Sterol regulatory element-binding protein 1 Proteins 0.000 description 1
- 102100026386 Ribonuclease K6 Human genes 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/124—Quantisation
- H04N19/126—Details of normalisation or weighting functions, e.g. normalisation matrices or variable uniform quantisers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/124—Quantisation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 映像信号符号化システムにおける量子化器を
提供する。 【解決手段】 インタ量子化マトリックスを貯蔵する第
１バンクと、イントラ量子化マトリックスを貯蔵する第
２バンクとからなるメモリ４２と、それらのマトリック
スをそれぞれジグザグスキャニング方式でメモリに書込
むための書込みアドレスと、DCT係数のスキャニング方
式でメモリから該当量子化マトリックスを読出すための
読出しアドレスを生成し、それらのアドレスに応じてメ
モリに対するインタ量子化マトリックスとイントラ量子
化マトリックスの書込み及び読出を制御するメモリ制御
部４４と、メモリ制御部から供給される該当量子化マト
リックス値と外部から供給される量子化スケール値の逆
数を取り出力する演算制御部４６と、所定の方式により
スキャニングされたDCT係数に対して演算制御部から出
力される量子化スケール値及び量子化マトリックス値を
用いて量子化を行う演算部４８とを含む。
提供する。 【解決手段】 インタ量子化マトリックスを貯蔵する第
１バンクと、イントラ量子化マトリックスを貯蔵する第
２バンクとからなるメモリ４２と、それらのマトリック
スをそれぞれジグザグスキャニング方式でメモリに書込
むための書込みアドレスと、DCT係数のスキャニング方
式でメモリから該当量子化マトリックスを読出すための
読出しアドレスを生成し、それらのアドレスに応じてメ
モリに対するインタ量子化マトリックスとイントラ量子
化マトリックスの書込み及び読出を制御するメモリ制御
部４４と、メモリ制御部から供給される該当量子化マト
リックス値と外部から供給される量子化スケール値の逆
数を取り出力する演算制御部４６と、所定の方式により
スキャニングされたDCT係数に対して演算制御部から出
力される量子化スケール値及び量子化マトリックス値を
用いて量子化を行う演算部４８とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は量子化器に係り、特
に量子化の以前に離散余弦（コサイン）変換係数に対す
るスキャニング過程を行う映像符号化器に用いられる映
像信号符号化システムにおける量子化器に関する。
に量子化の以前に離散余弦（コサイン）変換係数に対す
るスキャニング過程を行う映像符号化器に用いられる映
像信号符号化システムにおける量子化器に関する。
【０００２】
【従来の技術】図１は一般的なMPEG-2(Moving Picture
Experts Group-2)映像符号化器を示したブロック図であ
り、フレームメモリ110と、減算器120と、離散余弦変換
器(DCT)130と、量子化器(Q)140と、スキャニング部150a
と、可変長符号化器(VLC)150bと、逆量子化器(IQ)160
と、逆離散余弦変換器(IDCT)170と、加算器180と、動き
補償部(MC)190とから構成される。
Experts Group-2)映像符号化器を示したブロック図であ
り、フレームメモリ110と、減算器120と、離散余弦変換
器(DCT)130と、量子化器(Q)140と、スキャニング部150a
と、可変長符号化器(VLC)150bと、逆量子化器(IQ)160
と、逆離散余弦変換器(IDCT)170と、加算器180と、動き
補償部(MC)190とから構成される。
【０００３】図１において、減算器120は、フレームメ
モリ110からの現在映像信号と動き補償部190からの動き
補償された以前の映像信号に対する差映像を求めて離散
余弦変換器130に出力する。離散余弦変換器130は、差映
像に対して離散余弦変換を行い離散余弦変換(DCT)係数
を量子化器140に出力する。量子化器140は、DCT係数に
対して量子化を行い量子化されたDCT係数をスキャニン
グ部150a及び逆量子化器160に出力する。スキャニング
部150aは、量子化された二次元のDCT係数を一次元の係
数列に変換させた後、可変長符号化器150bでランレング
ス符号化及び可変長符号化して最終的に符号化されたビ
ットストリームを出力する。
モリ110からの現在映像信号と動き補償部190からの動き
補償された以前の映像信号に対する差映像を求めて離散
余弦変換器130に出力する。離散余弦変換器130は、差映
像に対して離散余弦変換を行い離散余弦変換(DCT)係数
を量子化器140に出力する。量子化器140は、DCT係数に
対して量子化を行い量子化されたDCT係数をスキャニン
グ部150a及び逆量子化器160に出力する。スキャニング
部150aは、量子化された二次元のDCT係数を一次元の係
数列に変換させた後、可変長符号化器150bでランレング
ス符号化及び可変長符号化して最終的に符号化されたビ
ットストリームを出力する。
【０００４】このような一般的なMPEG-2映像符号化器に
おいては、映像データが量子化された後にスキャニング
過程が行われたが、映像符号化器を設計する実際的な面
における待ち時間(latency)問題のため、スキャニング
過程を量子化の以前に行わなければならなくなった。
おいては、映像データが量子化された後にスキャニング
過程が行われたが、映像符号化器を設計する実際的な面
における待ち時間(latency)問題のため、スキャニング
過程を量子化の以前に行わなければならなくなった。
【０００５】図２は量子化の以前にスキャニング過程が
行われる映像符号化器を示したものであり、説明の便宜
のために動き補償回路を除いた差映像符号化回路のみを
示した。図２の映像符号化器は、直交変換部210と、ス
キャニング部230と、量子化器250と、符号化部270とか
ら構成される。ここで、直交変換部210は入力される映
像信号に対して離散余弦変換を行い、スキャニング部23
0は二次元のDCT係数を一次元の係数列に変換させ、量子
化器250は一次元の係数列に変換されたDCT係数に対して
量子化を行い、符号化器270は量子化されたDCT係数に対
してランレングス符号化及び可変長符号化を行い最終的
に符号化されたビットストリームを出力する。これと類
似な映像符号化器が米国特許番号U.S.P 5,369,439号に
開示されている。
行われる映像符号化器を示したものであり、説明の便宜
のために動き補償回路を除いた差映像符号化回路のみを
示した。図２の映像符号化器は、直交変換部210と、ス
キャニング部230と、量子化器250と、符号化部270とか
ら構成される。ここで、直交変換部210は入力される映
像信号に対して離散余弦変換を行い、スキャニング部23
0は二次元のDCT係数を一次元の係数列に変換させ、量子
化器250は一次元の係数列に変換されたDCT係数に対して
量子化を行い、符号化器270は量子化されたDCT係数に対
してランレングス符号化及び可変長符号化を行い最終的
に符号化されたビットストリームを出力する。これと類
似な映像符号化器が米国特許番号U.S.P 5,369,439号に
開示されている。
【０００６】一方、MPEG-1映像符号化器では、DCT係数
が図3Aのようなジグザグスキャニング(zig-zag scannin
g)方式に応じて一次元の係数列に変換されたが、MPEG-2
映像符号化器では、ジグザグスキャニングのみならず図
3Bのようなオルタネートスキャニング(alternate scann
ing)方式をピクチャー単位で選択して用いることができ
る。このようなオルタネートスキャニング方式は飛越し
走査成分が効率よく取れるようになっており、飛越し走
査映像で優れた機能を発揮する。
が図3Aのようなジグザグスキャニング(zig-zag scannin
g)方式に応じて一次元の係数列に変換されたが、MPEG-2
映像符号化器では、ジグザグスキャニングのみならず図
3Bのようなオルタネートスキャニング(alternate scann
ing)方式をピクチャー単位で選択して用いることができ
る。このようなオルタネートスキャニング方式は飛越し
走査成分が効率よく取れるようになっており、飛越し走
査映像で優れた機能を発揮する。
【０００７】しかしながら、図２のように量子化の以前
にスキャニング過程が行われる場合、スキャニング部23
0ではジグザグスキャニング方式とオルタネートスキャ
ニング方式を支援するので、量子化器250はスキャニン
グ方式に応じる量子化マトリックスを提供する機能を備
えるべきである。MPEG-2映像符号化器において、量子化
は空間周波数に応じて異なる加重値を取る適応量子化方
式であり、符号化モードに応じてイントラブロックの量
子化のための加重値マトリックス(以下、intraquantiza
tion matrixという)とインタブロックの量子化のための
加重値マトリックス(以下、inter quantization matrix
という)とを必要とする。ところが、量子化器におい
て、これらマトリックスの入力(又は伝送)の手順はジグ
ザグ方式だけを用いるように進められているが、映像デ
ータの入力手順はスキャニング方式に応じて変わる。従
って、スキャニングが予め行われたDCT係数を量子化す
るためには、スキャニング方式に応じて予め量子化マト
リックスの手順と入力映像データの手順とを一致させな
ければならない。特に、映像符号化を迅速に処理するた
めに量子化器で２ピクセルずつ、即ち16ビット単位で処
理する場合、入力映像データ対と量子化マトリックス対
を正確にマッチングさせる必要がある。
にスキャニング過程が行われる場合、スキャニング部23
0ではジグザグスキャニング方式とオルタネートスキャ
ニング方式を支援するので、量子化器250はスキャニン
グ方式に応じる量子化マトリックスを提供する機能を備
えるべきである。MPEG-2映像符号化器において、量子化
は空間周波数に応じて異なる加重値を取る適応量子化方
式であり、符号化モードに応じてイントラブロックの量
子化のための加重値マトリックス(以下、intraquantiza
tion matrixという)とインタブロックの量子化のための
加重値マトリックス(以下、inter quantization matrix
という)とを必要とする。ところが、量子化器におい
て、これらマトリックスの入力(又は伝送)の手順はジグ
ザグ方式だけを用いるように進められているが、映像デ
ータの入力手順はスキャニング方式に応じて変わる。従
って、スキャニングが予め行われたDCT係数を量子化す
るためには、スキャニング方式に応じて予め量子化マト
リックスの手順と入力映像データの手順とを一致させな
ければならない。特に、映像符号化を迅速に処理するた
めに量子化器で２ピクセルずつ、即ち16ビット単位で処
理する場合、入力映像データ対と量子化マトリックス対
を正確にマッチングさせる必要がある。
【０００８】
【発明が解決しようとする課題】本発明は上述した問題
点を解決するために案出されたものであり、量子化の以
前にDCT係数に対するスキャニング過程を予め行う映像
符号化器において、ジグザグ手順でメモリに貯蔵されて
いる量子化マトリックスをDCT係数のスキャニング方式
に応じてジグザグ手順又はオルタネート手順で読出し、
一次元のDCT係数に対する量子化を行うための量子化器
を供給するにその目的がある。
点を解決するために案出されたものであり、量子化の以
前にDCT係数に対するスキャニング過程を予め行う映像
符号化器において、ジグザグ手順でメモリに貯蔵されて
いる量子化マトリックスをDCT係数のスキャニング方式
に応じてジグザグ手順又はオルタネート手順で読出し、
一次元のDCT係数に対する量子化を行うための量子化器
を供給するにその目的がある。
【０００９】
【課題を解決するための手段】前記目的を達成するため
に本発明による量子化器は、量子化の以前にDCT係数に
対するスキャニング過程を行う映像符号化器において、
インタ量子化マトリックスを貯蔵する複数の領域から構
成される第１バンクと、イントラ量子化マトリックスを
貯蔵する複数の領域から構成される第２バンクとからな
るメモリと、前記インタ量子化マトリックスと前記イン
トラ量子化マトリックスをそれぞれジグザグ手順で（順
序で）前記メモリに書込むための書込みアドレスと、前
記DCT係数のスキャニング方式に応じて前記メモリから
該当量子化マトリックスを読出すための読出しアドレス
を生成し、前記書込みアドレスと前記読出しアドレスに
応じて前記メモリに対する前記インタ量子化マトリック
スと前記イントラ量子化マトリックスの書込み及び読出
を制御するメモリ制御部と、前記メモリ制御部を通して
メモリから供給される該当量子化マトリックス値と外部
から供給される量子化スケール値の逆数を取り出力する
演算制御部と、所定の方式によりスキャニングされた前
記DCT係数に対して前記演算制御部から出力される量子
化スケール値及び量子化マトリックス値を用いて量子化
を行う演算部と、を含むことを特徴とする。
に本発明による量子化器は、量子化の以前にDCT係数に
対するスキャニング過程を行う映像符号化器において、
インタ量子化マトリックスを貯蔵する複数の領域から構
成される第１バンクと、イントラ量子化マトリックスを
貯蔵する複数の領域から構成される第２バンクとからな
るメモリと、前記インタ量子化マトリックスと前記イン
トラ量子化マトリックスをそれぞれジグザグ手順で（順
序で）前記メモリに書込むための書込みアドレスと、前
記DCT係数のスキャニング方式に応じて前記メモリから
該当量子化マトリックスを読出すための読出しアドレス
を生成し、前記書込みアドレスと前記読出しアドレスに
応じて前記メモリに対する前記インタ量子化マトリック
スと前記イントラ量子化マトリックスの書込み及び読出
を制御するメモリ制御部と、前記メモリ制御部を通して
メモリから供給される該当量子化マトリックス値と外部
から供給される量子化スケール値の逆数を取り出力する
演算制御部と、所定の方式によりスキャニングされた前
記DCT係数に対して前記演算制御部から出力される量子
化スケール値及び量子化マトリックス値を用いて量子化
を行う演算部と、を含むことを特徴とする。
【００１０】
【発明の実施の形態】以下、添付した図面に基づき本発
明をより詳しく説明する。
明をより詳しく説明する。
【００１１】図４は本発明による量子化器を示したブロ
ック図であり、インタ量子化マトリックスとイントラ量
子化マトリックスを貯蔵するメモリ、例えばＲＡＭ（ラ
ム）42と、ジグザグ手順の書込みアドレスとDCT係数の
スキャニング方式に応じる読出しアドレスを生成し、書
込み/読出しアドレスに応じてＲＡＭ42からの量子化マ
トリックスの書込み及び読出を制御するメモリ制御部
（ラムコントローラ）44と、量子化スケール値とＲＡＭ
42から読出された量子化マトリックス値の逆数を取る演
算制御部46と、ジグザグスキャニング又はオルタネート
スキャニングによりスキャニングされたDCT係数に対し
て演算制御部46から供給される量子化スケール値と量子
化マトリックス値を用いて量子化を行う演算部48とから
構成される。
ック図であり、インタ量子化マトリックスとイントラ量
子化マトリックスを貯蔵するメモリ、例えばＲＡＭ（ラ
ム）42と、ジグザグ手順の書込みアドレスとDCT係数の
スキャニング方式に応じる読出しアドレスを生成し、書
込み/読出しアドレスに応じてＲＡＭ42からの量子化マ
トリックスの書込み及び読出を制御するメモリ制御部
（ラムコントローラ）44と、量子化スケール値とＲＡＭ
42から読出された量子化マトリックス値の逆数を取る演
算制御部46と、ジグザグスキャニング又はオルタネート
スキャニングによりスキャニングされたDCT係数に対し
て演算制御部46から供給される量子化スケール値と量子
化マトリックス値を用いて量子化を行う演算部48とから
構成される。
【００１２】図５は図４におけるＲＡＭ42とラム（ＲＡ
Ｍ）コントローラ44の第１実施例による細部ブロック図
である。ここで、ＲＡＭ42は、インタ量子化マトリック
スを貯蔵する第１バンク(BANK1)とイントラ量子化マト
リックスを貯蔵する第２バンク(BANK2)とからなる。第
１バンク(BANK1)はそれぞれ同一なインタ量子化マトリ
ックスを貯蔵する第１及び第２サブＲＡＭ(BANK1A,BANK
1B)から構成され、第２バンク(BANK2)はそれぞれ同一な
イントラ量子化マトリックスデータを貯蔵する第３及び
第４サブＲＡＭ(BANK2A,BANK2B)から構成される。か
つ、第１乃至第４サブＲＡＭ(BANK1A,BANK1B,BANK2A,BA
NK2B)はそれぞれ16ビット×32ワードのサイズを有す
る。
Ｍ）コントローラ44の第１実施例による細部ブロック図
である。ここで、ＲＡＭ42は、インタ量子化マトリック
スを貯蔵する第１バンク(BANK1)とイントラ量子化マト
リックスを貯蔵する第２バンク(BANK2)とからなる。第
１バンク(BANK1)はそれぞれ同一なインタ量子化マトリ
ックスを貯蔵する第１及び第２サブＲＡＭ(BANK1A,BANK
1B)から構成され、第２バンク(BANK2)はそれぞれ同一な
イントラ量子化マトリックスデータを貯蔵する第３及び
第４サブＲＡＭ(BANK2A,BANK2B)から構成される。か
つ、第１乃至第４サブＲＡＭ(BANK1A,BANK1B,BANK2A,BA
NK2B)はそれぞれ16ビット×32ワードのサイズを有す
る。
【００１３】一方、ラムコントローラ44は、インタ量子
化マトリックスとイントラ量子化マトリックスをＲＡＭ
42に貯蔵するための書込みアドレスを発生させる書込み
アドレス発生部、例えば第１カウンター50と、DCT係数
に対するスキャニング方式に応じてＲＡＭ42から該当量
子化マトリックスを読出すための読出しアドレスを発生
させる読出しアドレス発生部、例えば第２カウンター51
と、プログラマブルロジックアレー(PLA)52と、第１マ
ルチプレクサ53と、ＲＡＭ42から出力される量子化マト
リックスを符号化モード及びスキャニング手順に応じて
16ビットデータに結合するデータ結合部、例えば第２マ
ルチプレクサ54と、パッキング部55とから構成される。
化マトリックスとイントラ量子化マトリックスをＲＡＭ
42に貯蔵するための書込みアドレスを発生させる書込み
アドレス発生部、例えば第１カウンター50と、DCT係数
に対するスキャニング方式に応じてＲＡＭ42から該当量
子化マトリックスを読出すための読出しアドレスを発生
させる読出しアドレス発生部、例えば第２カウンター51
と、プログラマブルロジックアレー(PLA)52と、第１マ
ルチプレクサ53と、ＲＡＭ42から出力される量子化マト
リックスを符号化モード及びスキャニング手順に応じて
16ビットデータに結合するデータ結合部、例えば第２マ
ルチプレクサ54と、パッキング部55とから構成される。
【００１４】なお、図４と図５を参照して本発明の第１
実施例による量子化器の動作を説明する。まず、各ブロ
ックの動作を説明する前に各ブロックに入出力される信
号について簡略に説明する。
実施例による量子化器の動作を説明する。まず、各ブロ
ックの動作を説明する前に各ブロックに入出力される信
号について簡略に説明する。
【００１５】ラムコントローラ44の入力信号として、"C
LK"はシステムクロックを、"RST"はアクティブローで動
作するリセット信号をそれぞれ示す。"ID_CD"は、符号
化モードに応じる量子化マトリックスの種類(即ち、イ
ンタ量子化マトリックス又はイントラ量子化マトリック
ス)を表す識別子(ID)と、識別子(ID)の次に入力される
量子化マトリックスデータ(CD)とを示す。"FLAG_ID"は
入力されるID_CDが有効であることを示す信号であり、
例えば、FLAG_IDが"ハイ"レベルであればID_CDを読取り
IDの後に現れる量子化マトリックスデータ(CD)を2ピク
セル単位で、即ち16ビットずつ読取る。"mbs"はマクロ
ブロックの開始を示す信号である。
LK"はシステムクロックを、"RST"はアクティブローで動
作するリセット信号をそれぞれ示す。"ID_CD"は、符号
化モードに応じる量子化マトリックスの種類(即ち、イ
ンタ量子化マトリックス又はイントラ量子化マトリック
ス)を表す識別子(ID)と、識別子(ID)の次に入力される
量子化マトリックスデータ(CD)とを示す。"FLAG_ID"は
入力されるID_CDが有効であることを示す信号であり、
例えば、FLAG_IDが"ハイ"レベルであればID_CDを読取り
IDの後に現れる量子化マトリックスデータ(CD)を2ピク
セル単位で、即ち16ビットずつ読取る。"mbs"はマクロ
ブロックの開始を示す信号である。
【００１６】演算制御部46の入力信号としての"QUANT_S
CALE_CODE"と"QUANT_SCALE_TYPE"は、量子化スケールの
値を示すためにMPEG-2で定義しておいた信号である。"D
C_PREC"はMPEG-2で定義したイントラブロックにおけるD
C係数のサイズ(精度)を示しており、例えば、0であれば
DC係数は8ビットであり、3であればDC係数は1１ビット
である。
CALE_CODE"と"QUANT_SCALE_TYPE"は、量子化スケールの
値を示すためにMPEG-2で定義しておいた信号である。"D
C_PREC"はMPEG-2で定義したイントラブロックにおけるD
C係数のサイズ(精度)を示しており、例えば、0であれば
DC係数は8ビットであり、3であればDC係数は1１ビット
である。
【００１７】演算部48の入力信号としての"DATA_EVEN"
及び"DATA_ODD"は、離散余弦変換された後、所定の方式
にてスキャニングされ入力される2ピクセル単位の偶数
及び奇数データであり、出力信号としての"QUANT_EVEN"
及び"QUANT_ODD"は、入力された2ピクセル単位の偶数及
び奇数データに対して量子化を行った結果として出力さ
れるデータをそれぞれ示す。
及び"DATA_ODD"は、離散余弦変換された後、所定の方式
にてスキャニングされ入力される2ピクセル単位の偶数
及び奇数データであり、出力信号としての"QUANT_EVEN"
及び"QUANT_ODD"は、入力された2ピクセル単位の偶数及
び奇数データに対して量子化を行った結果として出力さ
れるデータをそれぞれ示す。
【００１８】次に、各ブロックの動作を見ると、ＲＡＭ
42の第１バンク(BANK1)において、第１サブＲＡＭ(BANK
1A)と第２サブＲＡＭ(BANK1B)には書込みアドレス(WADD
O)が指示する32個の領域に16ビット単位でそれぞれ同一
なインタ量子化マトリックスデータが貯蔵される。一
方、第２バンク(BANK2)において、第３サブＲＡＭ(BANK
2A)と第４サブＲＡＭ(BANK2B)には書込みアドレス(WADD
O)が指示する32個の領域に16ビット単位でそれぞれ同一
なイントラ量子化マトリックスデータが貯蔵される。こ
こで、インタ量子化マトリックスとイントラ量子化マト
リックスは映像符号化器を制御するシステム制御部(図
示せず)から供給され、使用者定義マトリックスである
かMPEG-2で定義しておいたデーフォルト(Default)マト
リックスであり得る。
42の第１バンク(BANK1)において、第１サブＲＡＭ(BANK
1A)と第２サブＲＡＭ(BANK1B)には書込みアドレス(WADD
O)が指示する32個の領域に16ビット単位でそれぞれ同一
なインタ量子化マトリックスデータが貯蔵される。一
方、第２バンク(BANK2)において、第３サブＲＡＭ(BANK
2A)と第４サブＲＡＭ(BANK2B)には書込みアドレス(WADD
O)が指示する32個の領域に16ビット単位でそれぞれ同一
なイントラ量子化マトリックスデータが貯蔵される。こ
こで、インタ量子化マトリックスとイントラ量子化マト
リックスは映像符号化器を制御するシステム制御部(図
示せず)から供給され、使用者定義マトリックスである
かMPEG-2で定義しておいたデーフォルト(Default)マト
リックスであり得る。
【００１９】ラムコントローラ44は、システムクロック
(CLK)とリセット(RST)信号に応じて動作してID_CDを通
して入力される量子化マトリックスを書込みアドレス(W
ADDO)に応じてＲＡＭ42の該当バンクに貯蔵する。か
つ、DCT係数がジグザグスキャニングされた場合には読
出しアドレス(RADD0)に応じて、DCT係数がオルタネート
スキャニングされた場合には読出しアドレス(RADD1,RAD
D2)に応じてＲＡＭ42に貯蔵された量子化マトリックス
を読取り演算制御部46に出力する。即ち、ラムコントロ
ーラ44は、FLAG_IDが"ハイ"論理レベルのときはID_CDを
解釈して量子化マトリックスの種類を識別した後、次に
入力される量子化マトリックスを書込みアドレス(WADD
O)に応じてＲＡＭ42の該当バンクの各サブＲＡＭに貯蔵
する。かつ、マクロブロックの開始信号(mbs)に同期さ
れてスキャニング方式に応じる読出しアドレス(RADDO)
又は読出しアドレス(RADD1,RADD2)に応じて該当バンク
の各サブＲＡＭに貯蔵された量子化マトリックスを読取
り演算制御部46に出力する。図面には詳しく示していな
いが、各サブＲＡＭは書込み及び読出のための制御信号
と出力をイネーブルさせるための制御信号等を有する。
前記制御信号は通常ラムコントローラ44で該当サブＲＡ
Ｍが選択されるときに供給される。
(CLK)とリセット(RST)信号に応じて動作してID_CDを通
して入力される量子化マトリックスを書込みアドレス(W
ADDO)に応じてＲＡＭ42の該当バンクに貯蔵する。か
つ、DCT係数がジグザグスキャニングされた場合には読
出しアドレス(RADD0)に応じて、DCT係数がオルタネート
スキャニングされた場合には読出しアドレス(RADD1,RAD
D2)に応じてＲＡＭ42に貯蔵された量子化マトリックス
を読取り演算制御部46に出力する。即ち、ラムコントロ
ーラ44は、FLAG_IDが"ハイ"論理レベルのときはID_CDを
解釈して量子化マトリックスの種類を識別した後、次に
入力される量子化マトリックスを書込みアドレス(WADD
O)に応じてＲＡＭ42の該当バンクの各サブＲＡＭに貯蔵
する。かつ、マクロブロックの開始信号(mbs)に同期さ
れてスキャニング方式に応じる読出しアドレス(RADDO)
又は読出しアドレス(RADD1,RADD2)に応じて該当バンク
の各サブＲＡＭに貯蔵された量子化マトリックスを読取
り演算制御部46に出力する。図面には詳しく示していな
いが、各サブＲＡＭは書込み及び読出のための制御信号
と出力をイネーブルさせるための制御信号等を有する。
前記制御信号は通常ラムコントローラ44で該当サブＲＡ
Ｍが選択されるときに供給される。
【００２０】前述したようなラム42及びラムコントロー
ラ44について図５に基づきより詳しく説明する。
ラ44について図５に基づきより詳しく説明する。
【００２１】第１カウンター50は5ビットカウンターで
あり、リセット(RST)信号に応じてカウント値をクリア
ーさせた後、クロック(CLK)信号に応じて00Hから1FHま
でカウントして、システム制御部(図示せず)から供給さ
れる量子化マトリックスデータを16ビット単位で第１及
び第２サブＲＡＭ(BANK1A,BANK1B)又は第３及び第４サ
ブＲＡＭ(BANK2A,BANK2B)に貯蔵するための32個の書込
みアドレス(WADDO)を発生する。この際、書込みアドレ
ス(WADDO)の例は下記の表１に示した通りである。
あり、リセット(RST)信号に応じてカウント値をクリア
ーさせた後、クロック(CLK)信号に応じて00Hから1FHま
でカウントして、システム制御部(図示せず)から供給さ
れる量子化マトリックスデータを16ビット単位で第１及
び第２サブＲＡＭ(BANK1A,BANK1B)又は第３及び第４サ
ブＲＡＭ(BANK2A,BANK2B)に貯蔵するための32個の書込
みアドレス(WADDO)を発生する。この際、書込みアドレ
ス(WADDO)の例は下記の表１に示した通りである。
【００２２】
【表１】
【００２３】表１はインタ量子化マトリックスが第１及
び第２サブＲＡＭ(BANK1A,BANK1B)に貯蔵される場合を
示している。カウント値が0016である場合には書込みア
ドレス(WADDO)が"00"である領域に(00,01)マトリックス
データ対が貯蔵される。カウント値が0116である場合に
は書込みアドレス(WADDO)が"01"である領域に(02,03)マ
トリックスデータ対が貯蔵される。即ち、各インタ量子
化マトリックスデータ対は、0016から1F16までの書込み
アドレス(WADDO)が指示する領域に、図3Aのようにジグ
ザグ手順で順次に貯蔵される。これと同様に、各イント
ラ量子化マトリックスデータ対は、第３及び第４サブＲ
ＡＭ(BANK2A,BANK2B)に対して0016から1F16までの書込
みアドレス(WADDO)が指示する領域に、図3Aのようにジ
グザグ手順で順次に貯蔵される。
び第２サブＲＡＭ(BANK1A,BANK1B)に貯蔵される場合を
示している。カウント値が0016である場合には書込みア
ドレス(WADDO)が"00"である領域に(00,01)マトリックス
データ対が貯蔵される。カウント値が0116である場合に
は書込みアドレス(WADDO)が"01"である領域に(02,03)マ
トリックスデータ対が貯蔵される。即ち、各インタ量子
化マトリックスデータ対は、0016から1F16までの書込み
アドレス(WADDO)が指示する領域に、図3Aのようにジグ
ザグ手順で順次に貯蔵される。これと同様に、各イント
ラ量子化マトリックスデータ対は、第３及び第４サブＲ
ＡＭ(BANK2A,BANK2B)に対して0016から1F16までの書込
みアドレス(WADDO)が指示する領域に、図3Aのようにジ
グザグ手順で順次に貯蔵される。
【００２４】第２カウンター51は5ビットカウンターで
あり、リセット(RST)信号に応じてカウント値をクリア
ーさせた後、クロック(CLK)信号に応じて00Hから1FHま
でカウントし、32個のカウント値をマクロブロック開始
信号(mbs)の上昇エッジが検出された後にPLA52とパッキ
ング部55に出力する。
あり、リセット(RST)信号に応じてカウント値をクリア
ーさせた後、クロック(CLK)信号に応じて00Hから1FHま
でカウントし、32個のカウント値をマクロブロック開始
信号(mbs)の上昇エッジが検出された後にPLA52とパッキ
ング部55に出力する。
【００２５】PLA52は第２カウンター51のカウント値を
用いて、DCT係数のジグザグスキャニングに応じる読出
しアドレス(RADDO)及びオルタネートスキャニングに応
じる読出しアドレス(RADD1,RADD2)を発生させる。この
際、それぞれの読出しアドレスの例は下記の表２及び表
３に示した通りである。
用いて、DCT係数のジグザグスキャニングに応じる読出
しアドレス(RADDO)及びオルタネートスキャニングに応
じる読出しアドレス(RADD1,RADD2)を発生させる。この
際、それぞれの読出しアドレスの例は下記の表２及び表
３に示した通りである。
【００２６】
【表２】
【００２７】表２は第１及び第２サブＲＡＭ(BANK1A,BA
NK1B)からインタ量子化マトリックスデータを読出す場
合を示したものである。カウント値が0016である場合に
第１及び第２サブＲＡＭ(BANK1A,BANK1B)では読出しア
ドレス(RADDO)が"00"である領域に貯蔵されている(00,0
1)マトリックスデータ対を読出す。カウント値が0116で
ある場合に第１及び第２サブＲＡＭ(BANK1A,BANK1B)で
は読出しアドレス(RADDO)が"01"である領域に貯蔵され
ている(02,03)マトリックスデータ対を読出す。即ち、0
016から1F16までの読出しアドレス(RADDO)が指示する領
域に貯蔵されている各マトリックスデータ対は、図3Aの
ようにジグザグ手順に順次に読出される。これと同様
に、第３及び第４サブＲＡＭ(BANK2A,BANK2B)に対して0
016から1F1 6までの読出しアドレス(RADDO)が指示する領
域に貯蔵されている各イントラ量子化マトリックスデー
タ対は、図3Aのようにジグザグ手順で順次に読出され
る。表１と表２を見ると、DCT係数がジグザグスキャニ
ングされた場合には書込みアドレス(WADDO)と読出しア
ドレス(RADDO)が同一であることがわかる。
NK1B)からインタ量子化マトリックスデータを読出す場
合を示したものである。カウント値が0016である場合に
第１及び第２サブＲＡＭ(BANK1A,BANK1B)では読出しア
ドレス(RADDO)が"00"である領域に貯蔵されている(00,0
1)マトリックスデータ対を読出す。カウント値が0116で
ある場合に第１及び第２サブＲＡＭ(BANK1A,BANK1B)で
は読出しアドレス(RADDO)が"01"である領域に貯蔵され
ている(02,03)マトリックスデータ対を読出す。即ち、0
016から1F16までの読出しアドレス(RADDO)が指示する領
域に貯蔵されている各マトリックスデータ対は、図3Aの
ようにジグザグ手順に順次に読出される。これと同様
に、第３及び第４サブＲＡＭ(BANK2A,BANK2B)に対して0
016から1F1 6までの読出しアドレス(RADDO)が指示する領
域に貯蔵されている各イントラ量子化マトリックスデー
タ対は、図3Aのようにジグザグ手順で順次に読出され
る。表１と表２を見ると、DCT係数がジグザグスキャニ
ングされた場合には書込みアドレス(WADDO)と読出しア
ドレス(RADDO)が同一であることがわかる。
【００２８】
【表３】
【００２９】表３は第１及び第２サブＲＡＭ(BANK1A,BA
NK1B)からインタ量子化マトリックスデータを読出す場
合を例示したものである。カウント値が0016である場合
に第１サブＲＡＭ(BANK1A)では読出しアドレス(RADD1)
が"00"である領域に貯蔵されている(00,01)マトリック
スデータ対を読出し、第２サブＲＡＭ(BANK1B)では読出
しアドレス(RADD2)が"01"である領域に貯蔵されている
(02,03)マトリックスデータ対を読出す。カウント値が0
116である場合に第１サブＲＡＭ(BANK1A)では読出しア
ドレス(RADD1)が"01"である領域に貯蔵されている(02,0
3)マトリックスデータ対を読出し、第２サブＲＡＭ(BAN
K1B)では読出しアドレス(RADD2)が"04"である領域に貯
蔵されている(08,09)マトリックスデータ対を読出す。
即ち、第２カウンター51のカウント値(0016〜1F16)に応
じて、読出しアドレス(RADD1)と読出しアドレス(RADD2)
がそれぞれ指示する第１及び第２サブＲＡＭ(BANK1A,BA
NK1B)の所定領域に貯蔵されているマトリックスデータ
対が、図3Bに示したような手順で読出される。これと同
様に、イントラ量子化マトリックスの場合、第２カウン
ター51のカウント値(0016〜1F16)に応じて、読出しアド
レス(RADD1)と読出しアドレス(RADD2)がそれぞれ指示す
る第３及び第４サブＲＡＭ(BANK2A,BANK2B)の所定領域
に貯蔵されているマトリックスデータ対が、図3Bに示し
たような手順で読出される。
NK1B)からインタ量子化マトリックスデータを読出す場
合を例示したものである。カウント値が0016である場合
に第１サブＲＡＭ(BANK1A)では読出しアドレス(RADD1)
が"00"である領域に貯蔵されている(00,01)マトリック
スデータ対を読出し、第２サブＲＡＭ(BANK1B)では読出
しアドレス(RADD2)が"01"である領域に貯蔵されている
(02,03)マトリックスデータ対を読出す。カウント値が0
116である場合に第１サブＲＡＭ(BANK1A)では読出しア
ドレス(RADD1)が"01"である領域に貯蔵されている(02,0
3)マトリックスデータ対を読出し、第２サブＲＡＭ(BAN
K1B)では読出しアドレス(RADD2)が"04"である領域に貯
蔵されている(08,09)マトリックスデータ対を読出す。
即ち、第２カウンター51のカウント値(0016〜1F16)に応
じて、読出しアドレス(RADD1)と読出しアドレス(RADD2)
がそれぞれ指示する第１及び第２サブＲＡＭ(BANK1A,BA
NK1B)の所定領域に貯蔵されているマトリックスデータ
対が、図3Bに示したような手順で読出される。これと同
様に、イントラ量子化マトリックスの場合、第２カウン
ター51のカウント値(0016〜1F16)に応じて、読出しアド
レス(RADD1)と読出しアドレス(RADD2)がそれぞれ指示す
る第３及び第４サブＲＡＭ(BANK2A,BANK2B)の所定領域
に貯蔵されているマトリックスデータ対が、図3Bに示し
たような手順で読出される。
【００３０】第１マルチプレクサ53は、システム制御部
(図示せず)から供給されるスキャニング方式判別信号(z
z/alter)に応じて、PLA52から出力されるジグザグ手順
読出しアドレス(RADDO)又はオルタネート手順読出しア
ドレス(RADD1,RADD2)を選択的にＲＡＭ42に出力する。
例えば、DCT係数のスキャニングがジグザグ方式により
行われた場合、第１マルチプレクサ53はPLA52から前記
表２のようなジグザグ手順読出しアドレス(RADD0)を選
択してＲＡＭ42の該当バンクに供給する。その反面、DC
T係数のスキャニングがオルタネート方式により行われ
た場合、第１マルチプレクサ53はPLA52から前記表３の
ようなオルタネート手順読出しアドレス(RADD1,RADD2)
を選択してＲＡＭ42の該当バンクに供給する。
(図示せず)から供給されるスキャニング方式判別信号(z
z/alter)に応じて、PLA52から出力されるジグザグ手順
読出しアドレス(RADDO)又はオルタネート手順読出しア
ドレス(RADD1,RADD2)を選択的にＲＡＭ42に出力する。
例えば、DCT係数のスキャニングがジグザグ方式により
行われた場合、第１マルチプレクサ53はPLA52から前記
表２のようなジグザグ手順読出しアドレス(RADD0)を選
択してＲＡＭ42の該当バンクに供給する。その反面、DC
T係数のスキャニングがオルタネート方式により行われ
た場合、第１マルチプレクサ53はPLA52から前記表３の
ようなオルタネート手順読出しアドレス(RADD1,RADD2)
を選択してＲＡＭ42の該当バンクに供給する。
【００３１】第２マルチプレクサ54はシステム制御部
(図示せず)から供給される符号化モード判別信号(inter
/intra)に応じて、インタコーディング方式であれば第
１サブＲＡＭ(BANK1A)と第２サブＲＡＭ(BANK1B)の出力
データ(DATA1A,DATA1B)を選択して出力し、イントラコ
ーディング方式であれば第３サブＲＡＭ(BANK2A)と第４
サブＲＡＭ(BANK2B)の出力データ(DATA2A,DATA2B)を選
択して出力する。
(図示せず)から供給される符号化モード判別信号(inter
/intra)に応じて、インタコーディング方式であれば第
１サブＲＡＭ(BANK1A)と第２サブＲＡＭ(BANK1B)の出力
データ(DATA1A,DATA1B)を選択して出力し、イントラコ
ーディング方式であれば第３サブＲＡＭ(BANK2A)と第４
サブＲＡＭ(BANK2B)の出力データ(DATA2A,DATA2B)を選
択して出力する。
【００３２】パッキング部55は、第２マルチプレクサ54
から出力される二つの16ビットマトリックスデータ対に
対してそれぞれ上位又は下位ビットを選択的に結合して
16ビットのマトリックスデータ対にパッキングした後、
第２カウンター52のカウント値に同期させて演算制御部
46に出力させる。仮に、DCT係数の符号化モードがイン
タコーディングであり、ジグザグスキャニングされた場
合、データ結合の例は下記の表４に示した通りである。
から出力される二つの16ビットマトリックスデータ対に
対してそれぞれ上位又は下位ビットを選択的に結合して
16ビットのマトリックスデータ対にパッキングした後、
第２カウンター52のカウント値に同期させて演算制御部
46に出力させる。仮に、DCT係数の符号化モードがイン
タコーディングであり、ジグザグスキャニングされた場
合、データ結合の例は下記の表４に示した通りである。
【００３４】
【表４】
【００３５】一方、DCT係数の符号化モードがインタコ
ーディングであり、オルタネートスキャニングされた場
合、データ結合の例は下記の表５に示した通りである。
ーディングであり、オルタネートスキャニングされた場
合、データ結合の例は下記の表５に示した通りである。
【００３６】
【表５】
【００３７】一方、演算制御部46はシステムクロック(C
LK)及びリセット(RST)信号に応じて動作され、ラムコン
トローラ44から供給されるマトリックス値の逆数を求め
る。かつ、システム制御部(図示せず)から供給される量
子化タイプ(QUANT_SCALE_TYPE)と量子化コード(QUANT_S
CALE_CODE)から量子化スケール値を計算した後にその逆
数を求め、システム制御部(図示せず)から供給されるDC
_PREC値からDC値を計算した後にその逆数を求める。こ
の際、演算制御部46は逆数を取った量子化マトリックス
値、量子化スケール値及びDC値を演算部48に出力する。
この際、16ビットマトリックスデータ対に対して8ビッ
ト単位で逆数を求める。
LK)及びリセット(RST)信号に応じて動作され、ラムコン
トローラ44から供給されるマトリックス値の逆数を求め
る。かつ、システム制御部(図示せず)から供給される量
子化タイプ(QUANT_SCALE_TYPE)と量子化コード(QUANT_S
CALE_CODE)から量子化スケール値を計算した後にその逆
数を求め、システム制御部(図示せず)から供給されるDC
_PREC値からDC値を計算した後にその逆数を求める。こ
の際、演算制御部46は逆数を取った量子化マトリックス
値、量子化スケール値及びDC値を演算部48に出力する。
この際、16ビットマトリックスデータ対に対して8ビッ
ト単位で逆数を求める。
【００３８】演算部48は2ピクセルのDCT係数(DATA_EVE
N,DATA_ODD)に演算制御部46から供給される量子化スケ
ール値の逆数を乗算する。次いで、この結果に量子化マ
トリックス値の逆数を乗算した後、ラウンド処理して2
ピクセルの量子化されたデータ(QUANT_EVEN,QUANT_ODD)
を出力する。この際、演算部48における乗算はパイプラ
イン方式により行われるので、処理速度が向上される上
に、スキャニング方式に応じてDCT係数の入力手順と量
子化マトリックス手順がマッチされながら量子化が行わ
れる。
N,DATA_ODD)に演算制御部46から供給される量子化スケ
ール値の逆数を乗算する。次いで、この結果に量子化マ
トリックス値の逆数を乗算した後、ラウンド処理して2
ピクセルの量子化されたデータ(QUANT_EVEN,QUANT_ODD)
を出力する。この際、演算部48における乗算はパイプラ
イン方式により行われるので、処理速度が向上される上
に、スキャニング方式に応じてDCT係数の入力手順と量
子化マトリックス手順がマッチされながら量子化が行わ
れる。
【００３９】このように本発明の第１実施例における量
子化器によると、同一のインタ量子化マトリックスを二
つのサブＲＡＭに、同一なイントラ量子化マトリックス
を二つのサブＲＡＭにそれぞれジグザグスキャニング方
式と一致する手順で貯蔵した後、DCT係数のスキャニン
グ方式に応じてアドレッシングされた読出しアドレスに
応じて該当量子化マトリックスをデータの衝突無しに読
出すことができる。かつ、読出された量子化マトリック
スを16ビット単位でパッキングすることにより、2ピク
セル単位で量子化を行うことができる。
子化器によると、同一のインタ量子化マトリックスを二
つのサブＲＡＭに、同一なイントラ量子化マトリックス
を二つのサブＲＡＭにそれぞれジグザグスキャニング方
式と一致する手順で貯蔵した後、DCT係数のスキャニン
グ方式に応じてアドレッシングされた読出しアドレスに
応じて該当量子化マトリックスをデータの衝突無しに読
出すことができる。かつ、読出された量子化マトリック
スを16ビット単位でパッキングすることにより、2ピク
セル単位で量子化を行うことができる。
【００４０】図６は、図４におけるラム42とラムコント
ローラ44の第２実施例による細部ブロック図である。こ
こで、ラム42はインタ量子化マトリックスを貯蔵する第
１バンク(BANK1)とイントラ量子化マトリックスを貯蔵
する第２バンク(BANK2)とからなる。第１バンク(BANK1)
は、8ビット×22ワードからなる第１及び第２サブＲＡ
Ｍ(BANK1A,BANK1B)と8ビット×20ワードからなる第３サ
ブＲＡＭ(BANK1C)とから構成される。第２バンク(BANK
2)は、8ビット×22ワードからなる第４及び第５サブＲ
ＡＭ(BANK2A,BANK2B)と8ビット×20ワードからなる第６
サブＲＡＭ(BANK2C)とから構成される。
ローラ44の第２実施例による細部ブロック図である。こ
こで、ラム42はインタ量子化マトリックスを貯蔵する第
１バンク(BANK1)とイントラ量子化マトリックスを貯蔵
する第２バンク(BANK2)とからなる。第１バンク(BANK1)
は、8ビット×22ワードからなる第１及び第２サブＲＡ
Ｍ(BANK1A,BANK1B)と8ビット×20ワードからなる第３サ
ブＲＡＭ(BANK1C)とから構成される。第２バンク(BANK
2)は、8ビット×22ワードからなる第４及び第５サブＲ
ＡＭ(BANK2A,BANK2B)と8ビット×20ワードからなる第６
サブＲＡＭ(BANK2C)とから構成される。
【００４１】一方、ラムコントローラ44は、インタ量子
化マトリックスとイントラ量子化マトリックスをＲＡＭ
42に貯蔵するための書込みアドレスを発生させる書込み
アドレス発生部、例えば第１カウンター60と、第１PLA6
1と、ID_CDを通して供給されるマトリックスデータを各
バンクの該当サブＲＡＭに配るためのデータ分配部62
と、DCT係数に対するスキャニング方式に応じてＲＡＭ4
2から該当量子化マトリックスを読出すための読出しア
ドレスを発生させる読出しアドレス発生部、例えば第２
カウンター63と、第２PLA64と、第３PLA65と、第１マル
チプレクサ66と、ラム42から出力されるマトリックスデ
ータを符号化モード及びスキャニング手順に応じて16ビ
ットデータに結合するデータ結合部、例えば第２マルチ
プレクサ67と、パッキング部68とから構成される。
化マトリックスとイントラ量子化マトリックスをＲＡＭ
42に貯蔵するための書込みアドレスを発生させる書込み
アドレス発生部、例えば第１カウンター60と、第１PLA6
1と、ID_CDを通して供給されるマトリックスデータを各
バンクの該当サブＲＡＭに配るためのデータ分配部62
と、DCT係数に対するスキャニング方式に応じてＲＡＭ4
2から該当量子化マトリックスを読出すための読出しア
ドレスを発生させる読出しアドレス発生部、例えば第２
カウンター63と、第２PLA64と、第３PLA65と、第１マル
チプレクサ66と、ラム42から出力されるマトリックスデ
ータを符号化モード及びスキャニング手順に応じて16ビ
ットデータに結合するデータ結合部、例えば第２マルチ
プレクサ67と、パッキング部68とから構成される。
【００４２】図４と図６を参照して本発明の第２実施例
による量子化器の動作を説明する。各ブロックに入出力
される信号は第１実施例のものと同一なので、詳しい説
明は省く。
による量子化器の動作を説明する。各ブロックに入出力
される信号は第１実施例のものと同一なので、詳しい説
明は省く。
【００４３】ＲＡＭ42の第１バンク(BANK1)において、
第１サブＲＡＭ(BANK1A)には書込みアドレス(WADD1)が
指示する22個の領域に、第２サブＲＡＭ(BANK1B)には書
込みアドレス(WADD2)が指示する22個の領域に、第３サ
ブＲＡＭ(BANK1C)には書込みアドレス(WADD3)が指示す
る20個の領域に、それぞれ8ビット単位で64個のインタ
量子化マトリックスデータが分配されて貯蔵される。一
方、第２バンク(BANK2)において、第４サブＲＡＭ(BANK
2A)には書込みアドレス(WADD1)が指示する22個の領域
に、第５サブＲＡＭ(BANK2B)には書込みアドレス(WADD
2)が指示する22個の領域に、第６サブＲＡＭ(BANK2C)に
は書込みアドレス(WADD3)が指示する20個の領域に、そ
れぞれ8ビット単位で64個のイントラ量子化マトリック
スデータが分配されて貯蔵される。ここで、インタ量子
化マトリックスとイントラ量子化マトリックスはシステ
ム制御部(図示せず)から供給され、使用者定義マトリッ
クスであるか MPEG-2で定義しておいたデーフォルトマ
トリックスであり得る。
第１サブＲＡＭ(BANK1A)には書込みアドレス(WADD1)が
指示する22個の領域に、第２サブＲＡＭ(BANK1B)には書
込みアドレス(WADD2)が指示する22個の領域に、第３サ
ブＲＡＭ(BANK1C)には書込みアドレス(WADD3)が指示す
る20個の領域に、それぞれ8ビット単位で64個のインタ
量子化マトリックスデータが分配されて貯蔵される。一
方、第２バンク(BANK2)において、第４サブＲＡＭ(BANK
2A)には書込みアドレス(WADD1)が指示する22個の領域
に、第５サブＲＡＭ(BANK2B)には書込みアドレス(WADD
2)が指示する22個の領域に、第６サブＲＡＭ(BANK2C)に
は書込みアドレス(WADD3)が指示する20個の領域に、そ
れぞれ8ビット単位で64個のイントラ量子化マトリック
スデータが分配されて貯蔵される。ここで、インタ量子
化マトリックスとイントラ量子化マトリックスはシステ
ム制御部(図示せず)から供給され、使用者定義マトリッ
クスであるか MPEG-2で定義しておいたデーフォルトマ
トリックスであり得る。
【００４４】ラムコントローラ44はシステムクロック(C
LK)とリセット(RST)信号に応じて動作し、ID_CDを通し
て入力される量子化マトリックスを書込みアドレス(WAD
D1,WADD2,WADD3)に応じてラム42の該当バンクに貯蔵す
る。そして、DCT係数のスキャニング方式に応じて別途
にアドレッシングされた読出しアドレス(RADD1,RADD2,R
ADD3)によりＲＡＭ42の該当バンクに貯蔵された量子化
マトリックスを読取り演算制御部46に出力する。即ち、
ラムコントローラ44は、FLAG_IDが"ハイ"論理レベルの
ときはID_CDを解釈して量子化マトリックスの種類を識
別した後、次いで入力される量子化マトリックスを書込
みアドレス(WADD1,WADD2,WADD3)に応じてＲＡＭ42の該
当バンクの各サブＲＡＭに貯蔵する。かつ、マクロブロ
ックの開始信号(mbs)に同期されてスキャニング方式に
応じる読出しアドレス(RADD1,RADD2,RADD3)に応じて該
当バンクの各サブＲＡＭに貯蔵された量子化マトリック
スを読取り演算制御部46に出力する。かつ、詳しく図示
していないが、各サブＲＡＭは書込み及び読出のための
制御信号と出力をイネーブルさせるための制御信号等を
有する。このような制御信号は通常ラムコントローラ44
で該当サブＲＡＭが選択される時に供給される。
LK)とリセット(RST)信号に応じて動作し、ID_CDを通し
て入力される量子化マトリックスを書込みアドレス(WAD
D1,WADD2,WADD3)に応じてラム42の該当バンクに貯蔵す
る。そして、DCT係数のスキャニング方式に応じて別途
にアドレッシングされた読出しアドレス(RADD1,RADD2,R
ADD3)によりＲＡＭ42の該当バンクに貯蔵された量子化
マトリックスを読取り演算制御部46に出力する。即ち、
ラムコントローラ44は、FLAG_IDが"ハイ"論理レベルの
ときはID_CDを解釈して量子化マトリックスの種類を識
別した後、次いで入力される量子化マトリックスを書込
みアドレス(WADD1,WADD2,WADD3)に応じてＲＡＭ42の該
当バンクの各サブＲＡＭに貯蔵する。かつ、マクロブロ
ックの開始信号(mbs)に同期されてスキャニング方式に
応じる読出しアドレス(RADD1,RADD2,RADD3)に応じて該
当バンクの各サブＲＡＭに貯蔵された量子化マトリック
スを読取り演算制御部46に出力する。かつ、詳しく図示
していないが、各サブＲＡＭは書込み及び読出のための
制御信号と出力をイネーブルさせるための制御信号等を
有する。このような制御信号は通常ラムコントローラ44
で該当サブＲＡＭが選択される時に供給される。
【００４５】前述したようなＲＡＭ42及びラムコントロ
ーラ44に対して図６を参照して更に詳細に説明すると次
の通りである。
ーラ44に対して図６を参照して更に詳細に説明すると次
の通りである。
【００４６】第１カウンター60は5ビットカウンターで
あり、リセット(RST)信号に応じてカウント値をクリア
ーさせた後、クロック(CLK)信号に応じて00Hから1FHま
でカウントする。次いで、FLAG_IDが"ハイ"論理レベル
のときはID_CDを解釈してインタ又はイントラ量子化マ
トリックスであるかを確認した後、32個のカウント値を
それぞれ第１PLA61及びデータ分配部62に出力する。
あり、リセット(RST)信号に応じてカウント値をクリア
ーさせた後、クロック(CLK)信号に応じて00Hから1FHま
でカウントする。次いで、FLAG_IDが"ハイ"論理レベル
のときはID_CDを解釈してインタ又はイントラ量子化マ
トリックスであるかを確認した後、32個のカウント値を
それぞれ第１PLA61及びデータ分配部62に出力する。
【００４７】第１PLA61は第１カウンター60から出力さ
れるカウント値に応じて、システム制御部(図示せず)か
ら供給される量子化マトリックスデータを8ビット単位
で第１乃至第３サブＲＡＭ(BANK1A,BANK1B,BANK1C)又は
第４乃至第６サブＲＡＭ(BANK2A,BANK2B,BANK2C)に貯蔵
するための書込みアドレス(WADD1,WADD2,WADD3)を発生
する。ここで、第１PLA61は、DCT係数がジグザグスキャ
ニングされた場合、読出しアドレス(RADD1,RADD2,RADD
3)を発生させる時にも用いられる。この際、書込みアド
レス(WADD1,WADD2,WADD3)の例は下記の表６に示した通
りである。
れるカウント値に応じて、システム制御部(図示せず)か
ら供給される量子化マトリックスデータを8ビット単位
で第１乃至第３サブＲＡＭ(BANK1A,BANK1B,BANK1C)又は
第４乃至第６サブＲＡＭ(BANK2A,BANK2B,BANK2C)に貯蔵
するための書込みアドレス(WADD1,WADD2,WADD3)を発生
する。ここで、第１PLA61は、DCT係数がジグザグスキャ
ニングされた場合、読出しアドレス(RADD1,RADD2,RADD
3)を発生させる時にも用いられる。この際、書込みアド
レス(WADD1,WADD2,WADD3)の例は下記の表６に示した通
りである。
【００４８】
【表６】
【００４９】データ分配部62は第１カウンター60から出
力されるカウント値に応じて、図3Aのようにジグザグ手
順に入力される16ビット量子化マトリックスデータを三
つのサブＲＡＭのうち二つのサブＲＡＭに8ビット単位
で分配するためのものである。インタ量子化マトリック
スの場合には第１乃至第３サブＲＡＭ(BANK1A,BANK1B,B
ANK1C)に、イントラ量子化マトリックスの場合には第４
乃至第６サブＲＡＭ(BANK2A,BANK2B,BANK2C)に分配す
る。この際、データの分配例は下記の表７に示した通り
である。
力されるカウント値に応じて、図3Aのようにジグザグ手
順に入力される16ビット量子化マトリックスデータを三
つのサブＲＡＭのうち二つのサブＲＡＭに8ビット単位
で分配するためのものである。インタ量子化マトリック
スの場合には第１乃至第３サブＲＡＭ(BANK1A,BANK1B,B
ANK1C)に、イントラ量子化マトリックスの場合には第４
乃至第６サブＲＡＭ(BANK2A,BANK2B,BANK2C)に分配す
る。この際、データの分配例は下記の表７に示した通り
である。
【００５０】
【表７】
【００５１】前記表６及び表７はインタ量子化マトリッ
クスが第１乃至第３サブＲＡＭ(BANK1A,BANK1B,BANK1C)
に貯蔵される場合を例示したものである。カウント値が
0016である場合、第１サブＲＡＭ(BANK1A)には書込みア
ドレス(WADD1)が"00"である領域に(00)マトリックスデ
ータが、第２サブＲＡＭ(BANK1B)には書込みアドレス(W
ADD2)が"00"である領域に(01)マトリックスデータが貯
蔵される。カウント値が0116である場合、第２サブＲＡ
Ｍ(BANK1B)には書込みアドレス(WADD2)が"01"である領
域に(03)マトリックスデータが、第３サブＲＡＭ(BANK1
C)には書込みアドレス(WADD3)が"00"である領域に(02)
マトリックスデータが貯蔵される。即ち、図3Aのように
16ビット単位でジグザグ手順で入力されるインタ量子化
マトリックスデータは、書込みアドレス(WADD1,WADD2,W
ADD3)に応じて表７のように第１乃至第３サブＲＡＭ(BA
NK1A,BANK1B,BANK1C)のうち二つのサブＲＡＭに8ビット
単位で貯蔵される。これと同様に、図3Aのように16ビッ
ト単位でジグザグ手順で入力されるイントラ量子化マト
リックスデータは、書込みアドレス(WADD1,WADD2,WADD
3)に応じて表７のように第４乃至第６サブＲＡＭ(BANK2
A,BANK2B,BANK2C)のうち二つのサブＲＡＭに8ビット単
位で貯蔵される。この際、同一なカウント値に対して前
記表６によりアドレスが割り当てられたサブＲＡＭと前
記表７によりデータが分配されるサブＲＡＭとが一致す
ることがわかる。
クスが第１乃至第３サブＲＡＭ(BANK1A,BANK1B,BANK1C)
に貯蔵される場合を例示したものである。カウント値が
0016である場合、第１サブＲＡＭ(BANK1A)には書込みア
ドレス(WADD1)が"00"である領域に(00)マトリックスデ
ータが、第２サブＲＡＭ(BANK1B)には書込みアドレス(W
ADD2)が"00"である領域に(01)マトリックスデータが貯
蔵される。カウント値が0116である場合、第２サブＲＡ
Ｍ(BANK1B)には書込みアドレス(WADD2)が"01"である領
域に(03)マトリックスデータが、第３サブＲＡＭ(BANK1
C)には書込みアドレス(WADD3)が"00"である領域に(02)
マトリックスデータが貯蔵される。即ち、図3Aのように
16ビット単位でジグザグ手順で入力されるインタ量子化
マトリックスデータは、書込みアドレス(WADD1,WADD2,W
ADD3)に応じて表７のように第１乃至第３サブＲＡＭ(BA
NK1A,BANK1B,BANK1C)のうち二つのサブＲＡＭに8ビット
単位で貯蔵される。これと同様に、図3Aのように16ビッ
ト単位でジグザグ手順で入力されるイントラ量子化マト
リックスデータは、書込みアドレス(WADD1,WADD2,WADD
3)に応じて表７のように第４乃至第６サブＲＡＭ(BANK2
A,BANK2B,BANK2C)のうち二つのサブＲＡＭに8ビット単
位で貯蔵される。この際、同一なカウント値に対して前
記表６によりアドレスが割り当てられたサブＲＡＭと前
記表７によりデータが分配されるサブＲＡＭとが一致す
ることがわかる。
【００５２】第２カウンター63は5ビットカウンターで
あり、リセット(RST)信号に応じてカウント値をクリア
ーさせた後、クロック(CLK)信号に応じて00Hから1FHま
でカウントし、32個のカウント値をマクロブロック開始
信号(mbs)の上昇エッジが検出された後に第２PLA64、第
３PLA65及びパッキング部68に出力する。
あり、リセット(RST)信号に応じてカウント値をクリア
ーさせた後、クロック(CLK)信号に応じて00Hから1FHま
でカウントし、32個のカウント値をマクロブロック開始
信号(mbs)の上昇エッジが検出された後に第２PLA64、第
３PLA65及びパッキング部68に出力する。
【００５３】第２PLA64は、DCT係数がジグザグスキャニ
ングされた場合、ＲＡＭ42から該当量子化マトリックス
を読出すための読出しアドレス(RADD1,RADD2,RADD3)を
発生させる。ここで、第２PLA64は第１PLA61と同一に構
成されて第２カウンター63から出力されるカウント値に
応じて、下記の表８に示したような読出しアドレス(RAD
D1,RADD2,RADD3)を発生させる。
ングされた場合、ＲＡＭ42から該当量子化マトリックス
を読出すための読出しアドレス(RADD1,RADD2,RADD3)を
発生させる。ここで、第２PLA64は第１PLA61と同一に構
成されて第２カウンター63から出力されるカウント値に
応じて、下記の表８に示したような読出しアドレス(RAD
D1,RADD2,RADD3)を発生させる。
【００５４】
【表８】
【００５５】第３PLA65はDCT係数がオルタネートスキャ
ニングされた場合、ラム42から該当量子化マトリックス
を読出すための読出しアドレス(RADD1,RADD2,RADD3)を
発生させる。第２カウンター63から出力されるカウント
値に応じて、第３PLA65から生成される読出しアドレス
(RADD1,RADD2,RADD3)の例を下記の表９に示す。
ニングされた場合、ラム42から該当量子化マトリックス
を読出すための読出しアドレス(RADD1,RADD2,RADD3)を
発生させる。第２カウンター63から出力されるカウント
値に応じて、第３PLA65から生成される読出しアドレス
(RADD1,RADD2,RADD3)の例を下記の表９に示す。
【００５６】
【表９】
【００５７】表９は第１乃至第３サブＲＡＭ(BANK1A,BA
NK1B,BANK1C)からインタ量子化マトリックスデータを読
出す場合を例示したものである。カウント値が0016であ
る場合、第１サブＲＡＭ(BANK1A)では"00"書込みアドレ
スに貯蔵されたデータを読取るための読出データ(RADD
1)を、第３サブＲＡＭ(BANK1C)では"00"書込みアドレス
に貯蔵されたデータを読取るための読出しアドレス(RAD
D3)をそれぞれ発生する。かつ、カウント値が0116であ
る場合、第２サブＲＡＭ(BANK1B)では"01"書込みアドレ
スに貯蔵されたデータを読取るための読出しアドレス
を、第３サブＲＡＭ(BANK1C)では"02"書込みアドレスに
貯蔵されたデータを読取るための読出しアドレス(RADD
3)をそれぞれ発生する。即ち、第２カウンター63のカウ
ント値(0016〜1F16)に応じて、読出しアドレス(RADD1,R
ADD2,RADD3)がそれぞれ指示する第１乃至第３サブＲＡ
Ｍ(BANK1A,BANK1B,BANK1C)の所定領域に貯蔵されている
マトリックスデータが、図3Bのような手順で読出され
る。これと同様に、イントラ量子化マトリックスの場
合、第２カウンター63のカウント値(0016〜1F16)に応じ
て、読出しアドレス(RADD1,RADD2,RADD3)がそれぞれ指
示する第４乃至第６サブＲＡＭ(BANK2A,BANK2B,BANK2C)
の所定領域に貯蔵されているマトリックスデータが、図
3Bのような手順で読出される。ここで、三つのサブＲＡ
Ｍにジグザグ手順に貯蔵されたマトリックスデータをオ
ルタネート手順で読取るために第３PLA65が発生する読
出しアドレスは非順次的であることがわかる。これは、
スキャニング方式に応じて一対のマトリックスデータを
第３PLA65が発生する読出しアドレスに応じて読取ると
き、データが衝突しないようにマトリックスデータを貯
蔵するため、第１PLA61が発生する書込みアドレスに応
じて三つのサブＲＡＭのうち二つのサブＲＡＭに分散さ
せたからである。
NK1B,BANK1C)からインタ量子化マトリックスデータを読
出す場合を例示したものである。カウント値が0016であ
る場合、第１サブＲＡＭ(BANK1A)では"00"書込みアドレ
スに貯蔵されたデータを読取るための読出データ(RADD
1)を、第３サブＲＡＭ(BANK1C)では"00"書込みアドレス
に貯蔵されたデータを読取るための読出しアドレス(RAD
D3)をそれぞれ発生する。かつ、カウント値が0116であ
る場合、第２サブＲＡＭ(BANK1B)では"01"書込みアドレ
スに貯蔵されたデータを読取るための読出しアドレス
を、第３サブＲＡＭ(BANK1C)では"02"書込みアドレスに
貯蔵されたデータを読取るための読出しアドレス(RADD
3)をそれぞれ発生する。即ち、第２カウンター63のカウ
ント値(0016〜1F16)に応じて、読出しアドレス(RADD1,R
ADD2,RADD3)がそれぞれ指示する第１乃至第３サブＲＡ
Ｍ(BANK1A,BANK1B,BANK1C)の所定領域に貯蔵されている
マトリックスデータが、図3Bのような手順で読出され
る。これと同様に、イントラ量子化マトリックスの場
合、第２カウンター63のカウント値(0016〜1F16)に応じ
て、読出しアドレス(RADD1,RADD2,RADD3)がそれぞれ指
示する第４乃至第６サブＲＡＭ(BANK2A,BANK2B,BANK2C)
の所定領域に貯蔵されているマトリックスデータが、図
3Bのような手順で読出される。ここで、三つのサブＲＡ
Ｍにジグザグ手順に貯蔵されたマトリックスデータをオ
ルタネート手順で読取るために第３PLA65が発生する読
出しアドレスは非順次的であることがわかる。これは、
スキャニング方式に応じて一対のマトリックスデータを
第３PLA65が発生する読出しアドレスに応じて読取ると
き、データが衝突しないようにマトリックスデータを貯
蔵するため、第１PLA61が発生する書込みアドレスに応
じて三つのサブＲＡＭのうち二つのサブＲＡＭに分散さ
せたからである。
【００５８】第１マルチプレクサ66は、システム制御部
(図示せず)から出力されるスキャニング方式判別信号(z
z/alter)に応じて、第２PLA64から出力されるジグザグ
手順の読出しアドレス(RADD1,RADD2,RADD3)又は第３PLA
65から出力されるオルタネート手順の読出しアドレス(R
ADD1,RADD2,RADD3)を選択的にラム42に出力する。例え
ば、DCT係数のスキャニングがジグザグ方式にて行われ
る場合、第１マルチプレクサ66は第２PLA64から前記表
８のようなジグザグ手順の読出しアドレス(RADD1,RADD
2,RADD3)を選択してＲＡＭ42の該当バンクに供給する。
その反面、DCT係数のスキャニングがオルタネート方式
にて行われた場合、第１マルチプレクサ66は第３PLA65
から前記表９のようなオルタネート手順の読出しアドレ
ス(RADD1,RADD2,RADD3)を選択してＲＡＭ42の該当バン
クに供給する。
(図示せず)から出力されるスキャニング方式判別信号(z
z/alter)に応じて、第２PLA64から出力されるジグザグ
手順の読出しアドレス(RADD1,RADD2,RADD3)又は第３PLA
65から出力されるオルタネート手順の読出しアドレス(R
ADD1,RADD2,RADD3)を選択的にラム42に出力する。例え
ば、DCT係数のスキャニングがジグザグ方式にて行われ
る場合、第１マルチプレクサ66は第２PLA64から前記表
８のようなジグザグ手順の読出しアドレス(RADD1,RADD
2,RADD3)を選択してＲＡＭ42の該当バンクに供給する。
その反面、DCT係数のスキャニングがオルタネート方式
にて行われた場合、第１マルチプレクサ66は第３PLA65
から前記表９のようなオルタネート手順の読出しアドレ
ス(RADD1,RADD2,RADD3)を選択してＲＡＭ42の該当バン
クに供給する。
【００５９】第２マルチプレクサ67は、システム制御部
(図示せず)から供給される符号化モード判別信号(inter
/intra)に応じて、インタコーディング方式であれば第
１乃至第３サブＲＡＭ(BANK1A,BANK1B,BANK1C)の出力デ
ータ(DATA1A,DATA1B,DATA1C)を選択して出力し、イント
ラコーディング方式であれば第４乃至第６サブＲＡＭ(B
ANK2A,BANK2B,BANK2C)の出力データ(DATA2A,DATA2B,DAT
A2C)を選択して出力する。
(図示せず)から供給される符号化モード判別信号(inter
/intra)に応じて、インタコーディング方式であれば第
１乃至第３サブＲＡＭ(BANK1A,BANK1B,BANK1C)の出力デ
ータ(DATA1A,DATA1B,DATA1C)を選択して出力し、イント
ラコーディング方式であれば第４乃至第６サブＲＡＭ(B
ANK2A,BANK2B,BANK2C)の出力データ(DATA2A,DATA2B,DAT
A2C)を選択して出力する。
【００６０】パッキング部68は、第２マルチプレクサ67
から出力される二つの8ビットマトリックスデータを結
合して16ビットのマトリックスデータにパッキングした
後、第２カウンター63のカウント値に同期させて演算制
御部46に出力する。仮に、DCT係数の符号化モードがイ
ンタコーディングであり、ジグザグスキャニングされた
場合、そのデータ結合の例は下記の表１０に示した通り
である。
から出力される二つの8ビットマトリックスデータを結
合して16ビットのマトリックスデータにパッキングした
後、第２カウンター63のカウント値に同期させて演算制
御部46に出力する。仮に、DCT係数の符号化モードがイ
ンタコーディングであり、ジグザグスキャニングされた
場合、そのデータ結合の例は下記の表１０に示した通り
である。
【００６１】
【表１０】
【００６２】一方、DCT係数の符号化モードがインタコ
ーディングであり、オルタネートスキャニングされた場
合、そのデータ結合の例は下記の表１１に示した通りで
ある。
ーディングであり、オルタネートスキャニングされた場
合、そのデータ結合の例は下記の表１１に示した通りで
ある。
【００６３】
【表１１】
【００６４】一方、演算制御部46と演算部48における動
作は第１実施例のものと同一なので、その動作に関する
説明を省く。
作は第１実施例のものと同一なので、その動作に関する
説明を省く。
【００６５】本発明の第２実施例における量子化器によ
ると、16ビット単位の32個の量子化マトリックスデータ
を三つのサブＲＡＭのうち二つのサブＲＡＭにそれぞれ
ジグザグスキャニング方式と一致する手順で8ビット単
位で分散させて貯蔵した後、DCT係数のスキャニング方
式に応じてアドレッシングされた読出しアドレスに応じ
て該当量子化マトリックスをデータの衝突無しに読出す
ことができる。なお、読出された量子化マトリックスを
16ビット単位でパッキングすることにより、2ピクセル
単位で量子化を行うことができる。
ると、16ビット単位の32個の量子化マトリックスデータ
を三つのサブＲＡＭのうち二つのサブＲＡＭにそれぞれ
ジグザグスキャニング方式と一致する手順で8ビット単
位で分散させて貯蔵した後、DCT係数のスキャニング方
式に応じてアドレッシングされた読出しアドレスに応じ
て該当量子化マトリックスをデータの衝突無しに読出す
ことができる。なお、読出された量子化マトリックスを
16ビット単位でパッキングすることにより、2ピクセル
単位で量子化を行うことができる。
【００６６】本発明は前記の実施例に限られず、本発明
の属する技術的な思想内で当分野における通常の知識を
持つ者により多くの変形が可能なことは明らかである。
の属する技術的な思想内で当分野における通常の知識を
持つ者により多くの変形が可能なことは明らかである。
【００６７】
【発明の効果】上述したように、本発明によれば、DCT
係数のスキャニング方式に応じて該当量子化マトリック
スをメモリからデータの衝突無しに読出すことができ
る。
係数のスキャニング方式に応じて該当量子化マトリック
スをメモリからデータの衝突無しに読出すことができ
る。
【図１】従来の映像符号化器の第１実施例を示したブロ
ック図である。
ック図である。
【図２】従来の映像符号化器の第２実施例を示したブロ
ック図である。
ック図である。
【図３】（A)及び(B)はそれぞれジグザグスキャニング
とオルタネートスキャニングを説明するための図面であ
る。
とオルタネートスキャニングを説明するための図面であ
る。
【図４】本発明の一実施例による量子化器を示したブロ
ック図である。
ック図である。
【図５】図４において、ＲＡＭとラムコントローラの第
１実施例による細部ブロック図である。
１実施例による細部ブロック図である。
【図６】図４において、ＲＡＭとラムコントローラの第
２実施例による誓細部ブロック図である。
２実施例による誓細部ブロック図である。
Claims (7)
- 【請求項１】 量子化の以前にDCT係数に対するスキャニ
ング過程を行う映像符号化器において、 インタ量子化マトリックスを貯蔵する複数の領域から構
成される第１バンクと、イントラ量子化マトリックスを
貯蔵する複数の領域から構成される第２バンクとからな
るメモリと、 前記インタ量子化マトリックスと前記イントラ量子化マ
トリックスをそれぞれジグザグスキャニング方式に従っ
た順序で前記メモリに書込むための書込みアドレスと、
前記DCT係数のスキャニング方式に従った順序で前記メ
モリから該当量子化マトリックスを読出すための読出し
アドレスを生成し、前記書込みアドレスと前記読出しア
ドレスに応じて前記メモリに対する前記インタ量子化マ
トリックスと前記イントラ量子化マトリックスの書込み
及び読出しを制御するメモリ制御部と、 前記メモリ制御部を通してメモリから供給される該当量
子化マトリックス値と外部から供給される量子化スケー
ル値の逆数を取り出力する演算制御部と、 所定の方式によりスキャニングされた前記DCT係数に対
して前記演算制御部から出力される量子化スケール値及
び量子化マトリックス値を用いて量子化を行う演算部
と、を含むことを特徴とする映像信号符号化システムに
おける量子化器。 - 【請求項２】 量子化の以前にDCT係数に対するスキャニ
ング過程を行う映像符号化器において、 それぞれ同一のインタ量子化マトリックスを貯蔵する第
１及び第２サブＲＡＭから構成される第１バンクと、そ
れぞれ同一のイントラ量子化マトリックスを貯蔵する第
３及び第４サブＲＡＭから構成される第２バンクとから
なるＲＡＭと、 前記インタ量子化マトリックスと前記イントラ量子化マ
トリックスをそれぞれジグザグスキャニング方式に従っ
た順序で該当サブＲＡＭに書込むための書込みアドレス
と、前記DCT係数のスキャニング方式に従った順序で前
記ＲＡＭから該当量子化マトリックスを読出すための読
出しアドレスを生成し、前記読出しアドレスに応じて前
記ＲＡＭから読出される量子化マトリックスデータを所
定のフォーマットで結合して出力するＲＡＭコントロー
ラと、 前記ＲＡＭコントローラを通して前記ＲＡＭから供給さ
れる該当量子化マトリックス値と外部から供給される量
子化スケール値の逆数を取り出力する演算制御部と、 所定の方式によりスキャニングされた前記DCT係数に対
して前記演算制御部から出力される量子化スケール値及
び量子化マトリックス値を用いて量子化を行う演算部
と、を含むことを特徴とする映像信号符号化システムに
おける量子化器。 - 【請求項３】 前記第１乃至第４サブＲＡＭはそれぞれ1
6ビット×32ワードのサイズを有することを特徴とする
請求項２に記載の映像信号符号化システムにおける量子
化器。 - 【請求項４】 前記ＲＡＭコントローラは、前記書込み
アドレスを生成する書込みアドレス生成部と、前記読出
しアドレスを生成する読出しアドレス発生部と、前記読
出しアドレスに応じて前記ＲＡＭから読出される量子化
マトリックスデータを所定のフォーマットで結合して出
力するデータ結合部とを備え、 前記書込みアドレス発生部は、クロック信号をカウント
して前記マトリックスデータを16ビット単位で前記該当
サブＲＡＭに貯蔵するための32個の書込みアドレスを発
生する第１カウンターから構成されており、 前記読出しアドレス発生部は、前記クロック信号をカウ
ントして32個のカウント値を出力する第２カウンター
と、前記第２カウンターのカウント値に応じて前記ＲＡ
Ｍに貯蔵された量子化マトリックスをジグザグスキャニ
ング方式に従った順序で読出すための第１読出しアドレ
スとオルタネートスキャニング方式に従った順序で読出
すための第２読出しアドレスを発生するプログラマブル
ロジックアレーと、スキャニング方式に応じて、前記第
１読出しアドレスと第２読出しアドレスに対して選択的
に出力する第１マルチプレクサとから構成されており、 前記データ結合部は、前記第１読出しアドレス又は前記
第２読出しアドレスに応じて前記ＲＡＭから出力される
インタ量子化マトリックスとイントラ量子化マトリック
スに対して、符号化モード判別信号に応じて選択的に出
力する第２マルチプレクサと、前記第２カウンターのカ
ウント値に応じて、前記第２マルチプレクサから出力さ
れる量子化マトリックスデータを16ビット単位でパッキ
ングして出力するパッキング部と、を備えることを特徴
とする請求項２に記載の映像信号符号化システムにおけ
る量子化器。 - 【請求項５】 量子化の以前にDCT係数に対するスキャニ
ング過程を行う映像符号化器において、 インタ量子化マトリックスを貯蔵する第１乃至第３サブ
ＲＡＭから構成される第１バンクと、イントラ量子化マ
トリックスを貯蔵する第４乃至第６サブＲＡＭから構成
される第２バンクとからなるＲＡＭと、 16ビット単位の前記インタ量子化マトリックスを前記第
１乃至第３サブＲＡＭのうち二つのサブＲＡＭに、16ビ
ット単位の前記イントラ量子化マトリックスを前記第４
乃至第６サブＲＡＭのうち二つのサブＲＡＭに、ジグザ
グスキャニング方式に従った順序で8ビット単位で書込
むための書込みアドレスと、前記DCT係数のスキャニン
グ方式に従った順序で前記ＲＡＭから該当量子化マトリ
ックスを読出すための読出しアドレスを生成し、前記読
出しアドレスに応じて前記ＲＡＭから読出される量子化
マトリックスデータを16ビット単位で結合して出力する
ＲＡＭコントローラと、 前記ＲＡＭコントローラを通して前記ＲＡＭから供給さ
れる該当量子化マトリックス値と外部から供給される量
子化スケール値の逆数を取り出力する演算制御部と、 所定の方式によりスキャニングされた前記DCT係数に対
して前記演算制御部から出力される量子化スケール値及
び量子化マトリックス値を用いて量子化を行う演算部
と、を含むことを特徴とする映像信号符号化システムに
おける量子化器。 - 【請求項６】 前記第１及び第２サブＲＡＭと第４及び
第５サブＲＡＭはそれぞれ8ビット×22ワードのサイズ
を有し、前記第３及び第６サブＲＡＭはそれぞれ8ビッ
ト×20ワードのサイズを有することを特徴とする請求項
５に記載の映像信号符号化システムにおける量子化器。 - 【請求項７】 前記ＲＡＭコントローラは、前記書込み
アドレスを生成する書込みアドレス生成部と、前記量子
化マトリックスを該当三つのサブＲＡＭのうち二つのサ
ブＲＡＭに分散するデータ分配部と、前記読出しアドレ
スを生成する読出しアドレス発生部と、前記読出しアド
レスに応じて前記ＲＡＭから読出される量子化マトリッ
クスデータを16ビット単位で結合して出力するデータ結
合部とを備え、 前記書込みアドレス発生部は、クロック信号をカウント
して32個のカウント値を出力する第１カウンターと、前
記第１カウンターのカウント値に応じて、前記マトリッ
クスデータを8ビット単位で前記該当サブＲＡＭに貯蔵
するための32個の書込みアドレスを発生する第１プログ
ラマブルロジックアレーとから構成されており、 前記読出しアドレス発生部は、前記クロック信号をカウ
ントして32個のカウント値を出力する第２カウンター
と、前記第２カウンターのカウント値に応じて前記ＲＡ
Ｍに貯蔵された量子化マトリックスをジグザグスキャニ
ング方式に従った順序で読出すための第１読出しアドレ
スとオルタネートスキャニング方式に従った順序で読出
すための第２読出しアドレスを発生する第２プログラマ
ブルロジックアレーと、スキャニング方式に応じて、前
記第１読出しアドレスと第２読出しアドレスに対して選
択的に出力する第１マルチプレクサとから構成されてお
り、 前記データ結合部は、前記第１読出しアドレス又は前記
第２読出しアドレスに応じて前記ＲＡＭから出力される
インタ量子化マトリックスとイントラ量子化マトリック
スに対して、符号化モード判別信号に応じて選択的に出
力する第２マルチプレクサと、前記第２カウンターのカ
ウント値に応じて、前記第２マルチプレクサから出力さ
れる量子化マトリックスデータを16ビット単位でマトリ
ックスデータにパッキングして出力するパッキング部
と、を備えることを特徴とする請求項５に記載の映像信
号符号化システムにおける量子化器。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR96-16004 | 1996-05-14 | ||
| KR96-16003 | 1996-05-14 | ||
| KR1019960016004A KR100210384B1 (ko) | 1996-05-14 | 1996-05-14 | 양자화기 |
| KR1019960016003A KR100210383B1 (ko) | 1996-05-14 | 1996-05-14 | 양자화기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1066080A true JPH1066080A (ja) | 1998-03-06 |
| JP4117044B2 JP4117044B2 (ja) | 2008-07-09 |
Family
ID=26631826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12415197A Expired - Fee Related JP4117044B2 (ja) | 1996-05-14 | 1997-05-14 | 映像信号符号化システムにおける量子化器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5881177A (ja) |
| EP (1) | EP0808069B1 (ja) |
| JP (1) | JP4117044B2 (ja) |
| CN (1) | CN1126375C (ja) |
| DE (1) | DE69721373T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2339784A (en) * | 1998-07-21 | 2000-02-09 | Courtaulds Chemicals | Plastics film; identifying goods |
| JP4099682B2 (ja) * | 1998-09-18 | 2008-06-11 | ソニー株式会社 | 画像処理装置および方法、並びに記録媒体 |
| US7058677B1 (en) * | 2001-07-17 | 2006-06-06 | Vixs, Inc. | Method and apparatus for selectible quantization in an encoder |
| US20030126171A1 (en) * | 2001-12-13 | 2003-07-03 | Yan Hou | Temporal order independent numerical computations |
| US7065546B2 (en) * | 2002-04-09 | 2006-06-20 | Sony Electronics Inc. | Method of performing quantization within a multimedia bitstream utilizing division-free instructions |
| CN101699866B (zh) * | 2004-01-30 | 2016-08-03 | 松下电器（美国）知识产权公司 | 运动图片编码方法和运动图片解码方法 |
| EP1995967A4 (en) * | 2006-03-16 | 2009-11-11 | Huawei Tech Co Ltd | METHOD AND DEVICE FOR REALIZING AN ADAPTIVE QUANTIZATION IN THE CODING PROCESS |
| US20080253449A1 (en) * | 2007-04-13 | 2008-10-16 | Yoji Shimizu | Information apparatus and method |
| KR20110017303A (ko) * | 2009-08-13 | 2011-02-21 | 삼성전자주식회사 | 회전변환을 이용한 영상 부호화, 복호화 방법 및 장치 |
| WO2011161259A1 (fr) * | 2010-06-24 | 2011-12-29 | Gvbb Holdings S.A.R.L. | Procede de codage d'une entite de donnees image et procede de reconstruction d'une entite de donnees image |
| JP6120490B2 (ja) * | 2011-11-07 | 2017-04-26 | キヤノン株式会社 | 画像符号化装置、画像符号化方法及びプログラム、画像復号装置、画像復号方法及びプログラム |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4776030A (en) * | 1986-03-28 | 1988-10-04 | Gte Laboratories Incorporated | Block quantizer for transform coding |
| US4884265A (en) * | 1987-04-30 | 1989-11-28 | Loral Corporation | Digital demodulator for frequency-division-multiplexed signals |
| US4774574A (en) * | 1987-06-02 | 1988-09-27 | Eastman Kodak Company | Adaptive block transform image coding method and apparatus |
| JPH02156328A (ja) * | 1988-12-08 | 1990-06-15 | Toshiba Corp | 逆数回路 |
| JP2514111B2 (ja) * | 1990-12-28 | 1996-07-10 | 日本ビクター株式会社 | フレ―ム間符号化出力デ―タ量制御方式及び画像符号化出力デ―タ量制御方法 |
| JP2876258B2 (ja) * | 1991-01-23 | 1999-03-31 | 株式会社リコー | デジタル電子スチルカメラ |
| JP3338460B2 (ja) * | 1991-05-09 | 2002-10-28 | ソニー株式会社 | 映像信号符号化装置及び映像信号符号化方法 |
| EP0535963B1 (en) * | 1991-10-02 | 1998-06-10 | Matsushita Electric Industrial Co., Ltd. | Orthogonal transformation encoder |
| JP2797159B2 (ja) * | 1992-03-02 | 1998-09-17 | カシオ計算機株式会社 | 画像データ圧縮装置及び画像データ圧縮方法 |
| KR0138641B1 (ko) * | 1992-11-30 | 1998-05-15 | 구자홍 | 역양자화 장치 |
| US5563593A (en) * | 1994-03-18 | 1996-10-08 | Lucent Technologies Inc. | Video coding with optimized low complexity variable length codes |
| US5654760A (en) * | 1994-03-30 | 1997-08-05 | Sony Corporation | Selection of quantization step size in accordance with predicted quantization noise |
| US5623311A (en) * | 1994-10-28 | 1997-04-22 | Matsushita Electric Corporation Of America | MPEG video decoder having a high bandwidth memory |
-
1997
- 1997-05-13 EP EP19970303247 patent/EP0808069B1/en not_active Expired - Lifetime
- 1997-05-13 DE DE1997621373 patent/DE69721373T2/de not_active Expired - Lifetime
- 1997-05-14 US US08/854,945 patent/US5881177A/en not_active Expired - Lifetime
- 1997-05-14 JP JP12415197A patent/JP4117044B2/ja not_active Expired - Fee Related
- 1997-05-14 CN CN97104264A patent/CN1126375C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69721373T2 (de) | 2004-04-15 |
| DE69721373D1 (de) | 2003-06-05 |
| EP0808069B1 (en) | 2003-05-02 |
| US5881177A (en) | 1999-03-09 |
| EP0808069A2 (en) | 1997-11-19 |
| CN1165457A (zh) | 1997-11-19 |
| JP4117044B2 (ja) | 2008-07-09 |
| CN1126375C (zh) | 2003-10-29 |
| EP0808069A3 (en) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8509547B2 (en) | Scan conversion apparatus, image encoding apparatus, and control method therefor | |
| JP5520122B2 (ja) | データ変換装置 | |
| EP0585051B1 (en) | Image processing method and apparatus | |
| JPH1093966A (ja) | 画像符号化装置 | |
| EP1475972A2 (en) | Apparatus and method for moving picture decoding device with parallel processing | |
| JPH1066080A (ja) | 映像信号符号化システムにおける量子化器 | |
| JP2017143355A (ja) | 画像符号化装置及び方法及び撮像装置 | |
| US7844123B2 (en) | Orthogonal transformation apparatus and imaging system | |
| JP3305976B2 (ja) | 圧縮ビデオシーケンス操作用デバイス | |
| JP3202433B2 (ja) | 量子化装置、逆量子化装置及び画像処理装置並びに量子化方法、逆量子化方法及び画像処理方法 | |
| JPH11251919A (ja) | メモリ必要量削減方法 | |
| US7542612B2 (en) | Signal processing method and signal processing device | |
| JP2947389B2 (ja) | 画像処理用メモリ集積回路 | |
| EP0858206B1 (en) | Method for memory requirement reduction in a video decoder | |
| JP2776284B2 (ja) | 画像符号化装置 | |
| JP7451131B2 (ja) | 画像符号化装置、画像符号化方法、及びプログラム | |
| KR100202957B1 (ko) | 양자화기 | |
| JPH0795572A (ja) | 画像符号化装置 | |
| JPH02272972A (ja) | 画像伝送装置及び画像伝送方法並びに画像復号装置及び画像受信方法 | |
| KR100232490B1 (ko) | 이산 코사인 변환 계수의 지그재그 스캔을 위한 판독 어드레스 발생장치 | |
| JPH0583564A (ja) | 画像処理装置 | |
| JP2001103486A (ja) | ビデオ信号復号装置 | |
| JPH09261643A (ja) | 画像処理方法、画像処理回路、画像処理装置、及び画像通信装置 | |
| JPH05130580A (ja) | 可変長符号復号装置 | |
| JPH0687588B2 (ja) | 画像信号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070807 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |