JPH09251374A - オーディオ装置を有するコンピュータ・システム - Google Patents
オーディオ装置を有するコンピュータ・システムInfo
- Publication number
- JPH09251374A JPH09251374A JP9006943A JP694397A JPH09251374A JP H09251374 A JPH09251374 A JP H09251374A JP 9006943 A JP9006943 A JP 9006943A JP 694397 A JP694397 A JP 694397A JP H09251374 A JPH09251374 A JP H09251374A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- terminal
- power
- computer system
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/321—Use of a microprocessor in an amplifier circuit or its control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7227—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the supply circuit of the amplifier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; ELECTRIC HEARING AIDS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers
- H04R3/007—Protection circuits for transducers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
- Circuit For Audible Band Transducer (AREA)
Abstract
(57)【要約】
【課題】 電源の投入及び遮断時に発生するノイズ音を
除去する。 【解決手段】 電源が投入されて適正であることを示す
ＰＯＷＥＲＧＯＯＤ信号が高レベルになると、ＲＣ遅延
回路７４０、７４２により所定時間後にＡＮＤゲートか
らのＡＵＤＩＯ ＯＮ信号が高レベルとなり、それによ
り、抵抗７１６とキャパシタ７１８とで定まる所定時間
の間、ＦＥＴ７２０をオンして、オーディオ増幅器７０
０の供給電圧ＶINが十分に高くなるまでミューティング
状態に保持する。電源が遮断されてＰＯＷＥＲＧＯＯＤ
信号が低レベルになると、ＡＵＤＩＯ ＯＮ信号は速や
かに低レベルとなり、ＦＥＴ７２０を直ちにオンし、増
幅器７００をミューティングする。このとき、電源電圧
ラインからキャパシタ７０４、７０６に充電された電圧
ＶINは、ダイオード７０２が逆バイアスされるので瞬時
には低下せず、スピーカ７３０の前段の増幅器をミュー
ティングすることができる。
除去する。 【解決手段】 電源が投入されて適正であることを示す
ＰＯＷＥＲＧＯＯＤ信号が高レベルになると、ＲＣ遅延
回路７４０、７４２により所定時間後にＡＮＤゲートか
らのＡＵＤＩＯ ＯＮ信号が高レベルとなり、それによ
り、抵抗７１６とキャパシタ７１８とで定まる所定時間
の間、ＦＥＴ７２０をオンして、オーディオ増幅器７０
０の供給電圧ＶINが十分に高くなるまでミューティング
状態に保持する。電源が遮断されてＰＯＷＥＲＧＯＯＤ
信号が低レベルになると、ＡＵＤＩＯ ＯＮ信号は速や
かに低レベルとなり、ＦＥＴ７２０を直ちにオンし、増
幅器７００をミューティングする。このとき、電源電圧
ラインからキャパシタ７０４、７０６に充電された電圧
ＶINは、ダイオード７０２が逆バイアスされるので瞬時
には低下せず、スピーカ７３０の前段の増幅器をミュー
ティングすることができる。
Description
【０００１】
【発明の技術分野】本発明は、コンピュータ用のオーデ
ィオ・システムに関し、より詳細には、コンピュータ全
体及びその一部に電力が供給されたとき、または電力が
切断されたときに発生するノイズを除去するためのオー
ディオ管理システムに関する。
ィオ・システムに関し、より詳細には、コンピュータ全
体及びその一部に電力が供給されたとき、または電力が
切断されたときに発生するノイズを除去するためのオー
ディオ管理システムに関する。
【０００２】
【従来の技術】ユーザの要求によってグラフィック、音
声、及びイメージ情報を表示するためのものとして、マ
ルチメディアは、コンピュータ・システムに関する最も
急速に成長しているアプリケーションの１つである。マ
ルチメディアは、テキスト、オーディオ、グラフィッ
ク、スチール・イメージ、及び動画の集合体を、コンピ
ュータが制御できる単一のプロダクトに変換する。マル
チメディアは、コンピュータ、ビデオまたはコンパクト
ディスク・プレーヤ、ビデオ・モニタ、光学的スキャ
ナ、オーディオ・カード、ミュージック・シンセサイザ
等の組み合わせを含んでおり、これらは有効なソフトウ
エアによって結合されている。
声、及びイメージ情報を表示するためのものとして、マ
ルチメディアは、コンピュータ・システムに関する最も
急速に成長しているアプリケーションの１つである。マ
ルチメディアは、テキスト、オーディオ、グラフィッ
ク、スチール・イメージ、及び動画の集合体を、コンピ
ュータが制御できる単一のプロダクトに変換する。マル
チメディアは、コンピュータ、ビデオまたはコンパクト
ディスク・プレーヤ、ビデオ・モニタ、光学的スキャ
ナ、オーディオ・カード、ミュージック・シンセサイザ
等の組み合わせを含んでおり、これらは有効なソフトウ
エアによって結合されている。
【０００３】マルチメディアへの傾向は、コンパクト・
ディスク・プレーヤと同等の音響品質を有する、ますま
す改良されたコンピュータ音響システムの提供を必要と
することになった。このような音響品質を得るために、
コンピュータ中に複数の別々のオーディオ増幅器を備え
て、高品質音響を内部／外部スピーカまたはヘッドフォ
ンに供給すようにしている。さらに、マルチメディア・
システムは通常、ブート・ビート音、警報音、音声注
釈、音楽等の音声再生のために、ラウド・スピーカ及び
ヘッドフォンのいずれか一方または両方のための、一体
的なジャックを備えている。
ディスク・プレーヤと同等の音響品質を有する、ますま
す改良されたコンピュータ音響システムの提供を必要と
することになった。このような音響品質を得るために、
コンピュータ中に複数の別々のオーディオ増幅器を備え
て、高品質音響を内部／外部スピーカまたはヘッドフォ
ンに供給すようにしている。さらに、マルチメディア・
システムは通常、ブート・ビート音、警報音、音声注
釈、音楽等の音声再生のために、ラウド・スピーカ及び
ヘッドフォンのいずれか一方または両方のための、一体
的なジャックを備えている。
【０００４】このような一体的なオーディオ増幅器及び
ラウド・スピーカが提供されることにより、コンピュー
タへの電源の変動に関連するある種の問題が生じてしま
う。通常、オーディオ・システムへの電源を急速に遮断
したり又は供給したりすることにより、「クリック」音
及び「ポップ」音として通常知られている異質でいらい
らするノイズ音が生じてしまう。このようなクリック音
及びポップ音は、オーディオ増幅器のアセンブリからか
ら電源を急激に遮断することによって生じるとともに、
オーディオ増幅器に該増幅器の標準動作範囲外の電圧が
供給されることによって生じる。これら以外も、クリッ
ク音及びポップ音は、オーディオ増幅器アセンブリから
電源が遮断される前に、オーディオ増幅器へのオーディ
オ入力が不安定になった場合にも発生する。いずれの場
合においても、オーディオ増幅器は、１またはそれ以上
のいらいらするクリック音又はポップ音をスピーカを介
して発生してしまう。コンピュータ・システムに電源が
変動的（周期的）に供給された時のノイズを除去するこ
とが好ましい。さらに、この動作を制御するためにディ
ジタル・ピンの数を制限することができるが、このよう
にすると、制御が難しくなる。したがって、ピンの数を
少なくして、マルチメディア・コンピュータのターンオ
ン及びターンオフに関連して発生するポップ音又はクリ
ック音を制御するための方法が必要である。
ラウド・スピーカが提供されることにより、コンピュー
タへの電源の変動に関連するある種の問題が生じてしま
う。通常、オーディオ・システムへの電源を急速に遮断
したり又は供給したりすることにより、「クリック」音
及び「ポップ」音として通常知られている異質でいらい
らするノイズ音が生じてしまう。このようなクリック音
及びポップ音は、オーディオ増幅器のアセンブリからか
ら電源を急激に遮断することによって生じるとともに、
オーディオ増幅器に該増幅器の標準動作範囲外の電圧が
供給されることによって生じる。これら以外も、クリッ
ク音及びポップ音は、オーディオ増幅器アセンブリから
電源が遮断される前に、オーディオ増幅器へのオーディ
オ入力が不安定になった場合にも発生する。いずれの場
合においても、オーディオ増幅器は、１またはそれ以上
のいらいらするクリック音又はポップ音をスピーカを介
して発生してしまう。コンピュータ・システムに電源が
変動的（周期的）に供給された時のノイズを除去するこ
とが好ましい。さらに、この動作を制御するためにディ
ジタル・ピンの数を制限することができるが、このよう
にすると、制御が難しくなる。したがって、ピンの数を
少なくして、マルチメディア・コンピュータのターンオ
ン及びターンオフに関連して発生するポップ音又はクリ
ック音を制御するための方法が必要である。
【０００５】別の傾向においては、コンピュータの適切
な電源管理が、エネルギ保存及び環境保護等の種々の理
由により重要である。今日のデスクトップ型のパーソナ
ル・コンピュータの多くは、エネルギを節約するために
パワーダウン機能を有している。このようなシステムに
おいては、コンピュータが所定時間の間アイドリング状
態を継続すると、該コンピュータが自動的にデイスク・
ドライブをパワーダウンし、かつある種の電子装置から
電源を遮断する。キーボード操作の検出、または予め設
定した他のイベント動作の検出により、コンピュータ
は、多数の電子的サブシステムに電源を供給することに
よって、自動的に「ウェイク・アップ（目を覚ます）」
する。さらに、オーディオ発生を必要としないアプリケ
ーションにおいては、オーディオ・システムを「スリー
プ（眠らせる）」させることによって、該オーディオ・
システムから電源を遮断することが好ましい。しかしな
がら、エネルギ節約の目的でオーディオ・システムの電
源供給の増大または低下を行うことはまた、電源がオー
ディオ増幅器に変動的に供給されることになり、ポップ
音及びスナップ音が生じてしまうことになる。しかしな
がら、現在においては、ポップ音及びスナップ音はもは
や、システム動作の大多数のイベントに関連するだけで
はない。事実、ポップ音及びスナップ音は通常、コンピ
ュータが使用されていないときでも発生する。したがっ
て、このようなランダムに発生する可能性のあるポップ
音及びスナップ音は、解決しなければならない問題であ
る。さらに、ランダムに発生するポップ音及びスナップ
音の除去は、ディジタル制御ピンをできるだけ少なく用
いて、実行する必要がある。
な電源管理が、エネルギ保存及び環境保護等の種々の理
由により重要である。今日のデスクトップ型のパーソナ
ル・コンピュータの多くは、エネルギを節約するために
パワーダウン機能を有している。このようなシステムに
おいては、コンピュータが所定時間の間アイドリング状
態を継続すると、該コンピュータが自動的にデイスク・
ドライブをパワーダウンし、かつある種の電子装置から
電源を遮断する。キーボード操作の検出、または予め設
定した他のイベント動作の検出により、コンピュータ
は、多数の電子的サブシステムに電源を供給することに
よって、自動的に「ウェイク・アップ（目を覚ます）」
する。さらに、オーディオ発生を必要としないアプリケ
ーションにおいては、オーディオ・システムを「スリー
プ（眠らせる）」させることによって、該オーディオ・
システムから電源を遮断することが好ましい。しかしな
がら、エネルギ節約の目的でオーディオ・システムの電
源供給の増大または低下を行うことはまた、電源がオー
ディオ増幅器に変動的に供給されることになり、ポップ
音及びスナップ音が生じてしまうことになる。しかしな
がら、現在においては、ポップ音及びスナップ音はもは
や、システム動作の大多数のイベントに関連するだけで
はない。事実、ポップ音及びスナップ音は通常、コンピ
ュータが使用されていないときでも発生する。したがっ
て、このようなランダムに発生する可能性のあるポップ
音及びスナップ音は、解決しなければならない問題であ
る。さらに、ランダムに発生するポップ音及びスナップ
音の除去は、ディジタル制御ピンをできるだけ少なく用
いて、実行する必要がある。
【０００６】
【発明の概要】コンピュータ全体またはその一部分のタ
ーンオフに関連して発生する可聴ノイズを除去すること
ができる、コンピュータ用のオーディオ電源制御システ
ムが提供される。コンピュータは、電源を有しており、
該電源は、許容できる安定した動作レベルに到達したこ
とを表す電源適正（ＰＯＷＥＲＧＯＯＤ）信号を提供す
る。遅延発生器が備えられ、該遅延発生器は、ＰＯＷＥ
ＲＧＯＯＤ信号のアサートから所定の遅延時間後に出力
を供給する。遅延発生器の出力はまた、オーディオ増幅
器をミューティングして該オーディオ増幅器への電源の
変動的供給に関連して発生するポップ音を除去するため
に、ＰＯＷＥＲＧＯＯＤ信号のデアサートが生じると直
ちに、デアサートされる。ある実施例においては、オー
ディオ増幅器のミューティングは、ＦＥＴスイッチによ
って実行される。別の実施例においては、オーディオ増
幅器のミューティングは、アナログ・スイッチによって
実行される。
ーンオフに関連して発生する可聴ノイズを除去すること
ができる、コンピュータ用のオーディオ電源制御システ
ムが提供される。コンピュータは、電源を有しており、
該電源は、許容できる安定した動作レベルに到達したこ
とを表す電源適正（ＰＯＷＥＲＧＯＯＤ）信号を提供す
る。遅延発生器が備えられ、該遅延発生器は、ＰＯＷＥ
ＲＧＯＯＤ信号のアサートから所定の遅延時間後に出力
を供給する。遅延発生器の出力はまた、オーディオ増幅
器をミューティングして該オーディオ増幅器への電源の
変動的供給に関連して発生するポップ音を除去するため
に、ＰＯＷＥＲＧＯＯＤ信号のデアサートが生じると直
ちに、デアサートされる。ある実施例においては、オー
ディオ増幅器のミューティングは、ＦＥＴスイッチによ
って実行される。別の実施例においては、オーディオ増
幅器のミューティングは、アナログ・スイッチによって
実行される。
【０００７】本発明はまた、電源電圧ラインとオーディ
オ増幅器及びデカップリング・コンデンサとの間に接続
されたダイオードを備えている。電源が遮断されると、
該ダイオードは逆バイアスされて、電源電圧ラインをオ
ーディオ増幅器の電源電圧入力端子及びデカップリング
・コンデンサから分離する。デカップリング・コンデン
サに蓄積されたエネルギはオーディオ増幅器に供給さ
れ、これにより、オーディオ増幅器への電源電圧はゆっ
くりと低下する。その結果、１つだけのディジタル信号
を用いて、ポップ音、クリック音、スナップ音が発生せ
ずに、オーディオ・システムの遮断が指令される。
オ増幅器及びデカップリング・コンデンサとの間に接続
されたダイオードを備えている。電源が遮断されると、
該ダイオードは逆バイアスされて、電源電圧ラインをオ
ーディオ増幅器の電源電圧入力端子及びデカップリング
・コンデンサから分離する。デカップリング・コンデン
サに蓄積されたエネルギはオーディオ増幅器に供給さ
れ、これにより、オーディオ増幅器への電源電圧はゆっ
くりと低下する。その結果、１つだけのディジタル信号
を用いて、ポップ音、クリック音、スナップ音が発生せ
ずに、オーディオ・システムの遮断が指令される。
【０００８】他の実施例においては、オーディオ電源制
御システムは、コンピュータの「ウェイクアップ」また
は「スリープ」に関連する可聴ノイズを排除する。「ス
リープ」モードの期間中は、トランジェント（遷移）・
ノイズを低減するために、増幅器から電源を遮断する前
に、オーディオ・システムはスピーカ・ミューティング
信号をアサートする。「ウェイクアップ」モードの期間
中は、増幅器に電源が供給されてから所定の期間中、ス
ピーカ・ミューティング信号が増幅器へ供給される。こ
の制御は、単一のディジタル出力を用いて経済的に実行
される。本発明のこれら及び他の特徴は、図面に沿った
以下の説明を読めば、理解されるであろう。
御システムは、コンピュータの「ウェイクアップ」また
は「スリープ」に関連する可聴ノイズを排除する。「ス
リープ」モードの期間中は、トランジェント（遷移）・
ノイズを低減するために、増幅器から電源を遮断する前
に、オーディオ・システムはスピーカ・ミューティング
信号をアサートする。「ウェイクアップ」モードの期間
中は、増幅器に電源が供給されてから所定の期間中、ス
ピーカ・ミューティング信号が増幅器へ供給される。こ
の制御は、単一のディジタル出力を用いて経済的に実行
される。本発明のこれら及び他の特徴は、図面に沿った
以下の説明を読めば、理解されるであろう。
【０００９】
【実施の態様】図１には、本発明によるオーディオ・サ
ブシステムを備えたコンピュータ・システムＳが示され
ている。これは、コンピュータ・システムを例示的に表
しているだけであり、当業者にとっては、他の変形が極
めて簡単に実現できるものである。好適な実施例におい
ては、該システムＳに対して２つの主要なバスが接続さ
れている。該バスの一方は、アドレス／データ部分及び
制御信号部分を含んでいるＰＣＩバス、すなわち周辺要
素相互接続バスＰである。システムＳにおける他方の主
要なバスは、ＩＳＡバスＩである。ＩＳＡバスＩは、ア
ドレス部分、データ部分１１０、及び制御信号部分１１
２を含んでいる。ＰＣＩバスＰ及びＩＳＡバスＩは、シ
ステムＳの根幹を形成するものである。
ブシステムを備えたコンピュータ・システムＳが示され
ている。これは、コンピュータ・システムを例示的に表
しているだけであり、当業者にとっては、他の変形が極
めて簡単に実現できるものである。好適な実施例におい
ては、該システムＳに対して２つの主要なバスが接続さ
れている。該バスの一方は、アドレス／データ部分及び
制御信号部分を含んでいるＰＣＩバス、すなわち周辺要
素相互接続バスＰである。システムＳにおける他方の主
要なバスは、ＩＳＡバスＩである。ＩＳＡバスＩは、ア
ドレス部分、データ部分１１０、及び制御信号部分１１
２を含んでいる。ＰＣＩバスＰ及びＩＳＡバスＩは、シ
ステムＳの根幹を形成するものである。
【００１０】ＣＰＵ／メモリ・サブシステム１００が、
ＰＣＩバスＰに接続されている。プロセッサ２００は、
インテル社のペンティアムプロセッサであることが好ま
しく、６０ＭＨｚまたは６６ＭＨｚで動作することが好
ましいが、必要に応じて、インテル社の８０４８６、該
８０４８６にコンパチブルなプロセッサ、または他のプ
ロセッサを用いることができる。プロセッサ２００は、
データ部分２０２、アドレス部分２０４、及び制御部分
２０６を提供し、これらはホスト・バスＨＢを形成して
いる。レベル２（Ｌ２）の、すなわち外部キャッシュ・
メモリ・システム２０８はホスト・バスＨＢに接続され
ており、コンピュータ・システムの動作を改善するため
の付加的なキャッシュ容量を提供している。Ｌ２キャッ
シュ２０８を、必要に応じて、固定的に具備することも
でき、また取り外し可能にすることもできる。キャッシ
ュ／メモリ・コントローラ及びＰＣＩブリッジ・チップ
２１０は、制御部分２０６、アドレス部分２０４に接続
されており、該チップ２１０は、インテル社の８２４３
４Ｘで構成されるか、または、タイトルが“SINGLEBAN
K, MULTIPLE WAY CACHE MEMORY”の米国特許出願０８／
３２４０１６、タイトルが“MEMORY CONTROLLER WITH P
OSTING QUEUES FOR PROCESSOR AND I/O BUSOPERATIONS
AND ORDERING LOGIC FOR CONTROLLING THE QUEUES”の
米国特許出願０８／３２４２４６に開示されているチッ
プで構成される。なお、これらの米国特許出願は、１９
９４年１０月１４日に出願されたものであり、これらは
本出願において参照される。ブリッジ・チップ２１０
は、Ｌ２キャッシュ２０８と接続され、キャッシュ・コ
ントローラを備えており、それにより、Ｌ２キャッシュ
２０８内のキャッシュ・メモリ・デバイスの動作を制御
する。ブリッジ・チップ２１０はまた、一連のデータ・
バッファ２１２を制御するよう接続されている。データ
・バッファ２１２は、インテル社の８２４３３Ｘ、若し
くは、上記した米国特許出願０８／３２４２６、または
タイトルが“DATA ERROR DETECTION AND CORRECTION SY
STEM”で1994年10月14日に出願された米国特許出願０８
／３２３２６３に開示されているものと同様なバッファ
で構成することが好ましい。なお、米国特許出願０８／
３２３２６３も本出願において参照される。また、デー
タ・バッファ２１２は、主メモリ・アレイへのデータを
処理するために用いられている。該データ・バッファ２
１２は、プロセッサ・データ部分２０２に接続されてお
り、ブリッジ・チップ２１０から制御信号を受信する。
データ・バッファ２１２はまた、ＰＣＩバスＰにも接続
されており、該バスを介してデータを転送する。メモリ
・アレイ２１４には、データ・バッファ２１２からメモ
リ・データ・バス２１８が接続され、一方、メモリ・ア
ドレス及びメモリ制御信号バス２２０がブリッジ・チッ
プ２１０から接続されている。
ＰＣＩバスＰに接続されている。プロセッサ２００は、
インテル社のペンティアムプロセッサであることが好ま
しく、６０ＭＨｚまたは６６ＭＨｚで動作することが好
ましいが、必要に応じて、インテル社の８０４８６、該
８０４８６にコンパチブルなプロセッサ、または他のプ
ロセッサを用いることができる。プロセッサ２００は、
データ部分２０２、アドレス部分２０４、及び制御部分
２０６を提供し、これらはホスト・バスＨＢを形成して
いる。レベル２（Ｌ２）の、すなわち外部キャッシュ・
メモリ・システム２０８はホスト・バスＨＢに接続され
ており、コンピュータ・システムの動作を改善するため
の付加的なキャッシュ容量を提供している。Ｌ２キャッ
シュ２０８を、必要に応じて、固定的に具備することも
でき、また取り外し可能にすることもできる。キャッシ
ュ／メモリ・コントローラ及びＰＣＩブリッジ・チップ
２１０は、制御部分２０６、アドレス部分２０４に接続
されており、該チップ２１０は、インテル社の８２４３
４Ｘで構成されるか、または、タイトルが“SINGLEBAN
K, MULTIPLE WAY CACHE MEMORY”の米国特許出願０８／
３２４０１６、タイトルが“MEMORY CONTROLLER WITH P
OSTING QUEUES FOR PROCESSOR AND I/O BUSOPERATIONS
AND ORDERING LOGIC FOR CONTROLLING THE QUEUES”の
米国特許出願０８／３２４２４６に開示されているチッ
プで構成される。なお、これらの米国特許出願は、１９
９４年１０月１４日に出願されたものであり、これらは
本出願において参照される。ブリッジ・チップ２１０
は、Ｌ２キャッシュ２０８と接続され、キャッシュ・コ
ントローラを備えており、それにより、Ｌ２キャッシュ
２０８内のキャッシュ・メモリ・デバイスの動作を制御
する。ブリッジ・チップ２１０はまた、一連のデータ・
バッファ２１２を制御するよう接続されている。データ
・バッファ２１２は、インテル社の８２４３３Ｘ、若し
くは、上記した米国特許出願０８／３２４２６、または
タイトルが“DATA ERROR DETECTION AND CORRECTION SY
STEM”で1994年10月14日に出願された米国特許出願０８
／３２３２６３に開示されているものと同様なバッファ
で構成することが好ましい。なお、米国特許出願０８／
３２３２６３も本出願において参照される。また、デー
タ・バッファ２１２は、主メモリ・アレイへのデータを
処理するために用いられている。該データ・バッファ２
１２は、プロセッサ・データ部分２０２に接続されてお
り、ブリッジ・チップ２１０から制御信号を受信する。
データ・バッファ２１２はまた、ＰＣＩバスＰにも接続
されており、該バスを介してデータを転送する。メモリ
・アレイ２１４には、データ・バッファ２１２からメモ
リ・データ・バス２１８が接続され、一方、メモリ・ア
ドレス及びメモリ制御信号バス２２０がブリッジ・チッ
プ２１０から接続されている。
【００１１】ビデオ・コントローラ３００はＰＣＩバス
Ｐに接続されている。ビデオ・メモリ３０４は、グラフ
ィック・データを記憶するために用いられ、またビデオ
・グラフィック・コントローラ３００及びディジタル／
アナログ変換器（ＲＡＭＤＡＣ）３０６に接続されてい
る。ビデオ・グラフィック・コントローラ３００は、ビ
デオ・メモリ３０４の動作を制御して、要求があったと
きに、データを書き込み及び読み出すことができるよう
にする。ビデオ・コネクタ３０８がＲＡＭＤＡＣ３０６
に接続されている。モニタ（図示せず）がビデオ・コネ
クタ３０８に接続されている。ネットワーク・インター
フェース・コントローラ（ＮＩＣ）１２０が、ＰＣＩバ
スＰに接続されている。好ましくは、該コントローラ１
２０は、単一の集積回路で構成され、またＰＣＩバス・
マスタ／スレーブとして動作するに必要な能力を有し、
かつイーサネット・インターフェースとして動作する回
路を備えている。相互イーサネット・コネクタ１２４
が、システムＳに備えられており、かつフィルタ／変換
回路１２６に接続されている。該回路１２６はコントロ
ーラ１２０に接続されている。これにより、ネットワー
クまたはイーサネット接続を形成し、コンピュータ／シ
ステムをローカル・エリア・ネットワーク（ＲＡＮ）へ
接続する。
Ｐに接続されている。ビデオ・メモリ３０４は、グラフ
ィック・データを記憶するために用いられ、またビデオ
・グラフィック・コントローラ３００及びディジタル／
アナログ変換器（ＲＡＭＤＡＣ）３０６に接続されてい
る。ビデオ・グラフィック・コントローラ３００は、ビ
デオ・メモリ３０４の動作を制御して、要求があったと
きに、データを書き込み及び読み出すことができるよう
にする。ビデオ・コネクタ３０８がＲＡＭＤＡＣ３０６
に接続されている。モニタ（図示せず）がビデオ・コネ
クタ３０８に接続されている。ネットワーク・インター
フェース・コントローラ（ＮＩＣ）１２０が、ＰＣＩバ
スＰに接続されている。好ましくは、該コントローラ１
２０は、単一の集積回路で構成され、またＰＣＩバス・
マスタ／スレーブとして動作するに必要な能力を有し、
かつイーサネット・インターフェースとして動作する回
路を備えている。相互イーサネット・コネクタ１２４
が、システムＳに備えられており、かつフィルタ／変換
回路１２６に接続されている。該回路１２６はコントロ
ーラ１２０に接続されている。これにより、ネットワー
クまたはイーサネット接続を形成し、コンピュータ／シ
ステムをローカル・エリア・ネットワーク（ＲＡＮ）へ
接続する。
【００１２】ＰＣＩ−ＩＳＡブリッジ１３０は、ＰＣＩ
バスＰとＩＳＡバスＩとの間で信号を変換するために用
いられている。ＰＣＩ−ＩＳＡブリッジ１３０は、必要
なアドレス・バッファ及びデータ・バッファ及びラッ
チ、ＰＣＩバスに対するアトリビューション（属性）及
びバス・マスタ制御ロジック、ＩＳＡアトリビューショ
ン回路、ＩＳＡシステムに通常用いられているＩＳＡバ
ス・コントローラ、ＩＤＥ（集積化されている駆動電子
装置）インターフェース、及びＤＡＭコントローラを備
えている。ＰＣＩ−ＩＳＡブリッジ１３０は、好適には
単一の集積化回路で構成されるが、他の組み合わせ回路
を用いることも可能である。一連のＩＳＡスロット１３
４は、ＩＳＡバスＩに接続されており、ＩＳＡアダプタ
・カードを受け取る。一連のＩＤＥスロット１３３は、
ＩＳＡバスＩ及びＰＣＩ−ＩＳＡブリッジ・チップ１３
０に接続されており、ハードディスク・ドライブ、テー
プ・ドライブ及びＣＤ−ＲＯＭドライブ等の種々のＩＤ
Ｅデバイスからの信号を受け取る。一連のＰＣＩスロッ
ト１３５はＰＣＩバスＰに接続され、ＰＣＩアダプタ・
カードを受け取る。
バスＰとＩＳＡバスＩとの間で信号を変換するために用
いられている。ＰＣＩ−ＩＳＡブリッジ１３０は、必要
なアドレス・バッファ及びデータ・バッファ及びラッ
チ、ＰＣＩバスに対するアトリビューション（属性）及
びバス・マスタ制御ロジック、ＩＳＡアトリビューショ
ン回路、ＩＳＡシステムに通常用いられているＩＳＡバ
ス・コントローラ、ＩＤＥ（集積化されている駆動電子
装置）インターフェース、及びＤＡＭコントローラを備
えている。ＰＣＩ−ＩＳＡブリッジ１３０は、好適には
単一の集積化回路で構成されるが、他の組み合わせ回路
を用いることも可能である。一連のＩＳＡスロット１３
４は、ＩＳＡバスＩに接続されており、ＩＳＡアダプタ
・カードを受け取る。一連のＩＤＥスロット１３３は、
ＩＳＡバスＩ及びＰＣＩ−ＩＳＡブリッジ・チップ１３
０に接続されており、ハードディスク・ドライブ、テー
プ・ドライブ及びＣＤ−ＲＯＭドライブ等の種々のＩＤ
Ｅデバイスからの信号を受け取る。一連のＰＣＩスロッ
ト１３５はＰＣＩバスＰに接続され、ＰＣＩアダプタ・
カードを受け取る。
【００１３】組み合わせＩ／Ｏチップ１３６は、ＩＳＡ
バスＩに接続されている。該組み合わせＩ／Ｏチップ１
３６は、好適には、フロッピ・ディスク・コントロー
ラ、リアルタイム・クロック発生器（ＲＴＣ）、ＣＭＯ
Ｓメモリ、２つのＵＡＲＴ、及び種々のアドレス・デコ
ード・ロジックを含んでいる。フロッピ・ディスク・ド
ライブへのケーブルに接続されているフロッピ・ディス
ク・コントローラ１３８は、組み合わせＩ／Ｏチップ１
３６、及びＩＳＡバスＩへ接続されている。シリアル・
ポート・コネクタ１３７がまた、組み合わせＩ／Ｏチッ
プ１３６に接続されている。データ・バッファ１４４が
ＩＳＡバスＩに接続されており、本発明によるコンピュ
ータ・システムＳへ、種々のオーディオ機能を提供する
オーディオ・システム４００を含むコンピュータ・シス
テムの種々の追加の構成要素に対する追加ＸバスＸを備
えている。フラッシュＲＯＭ１５４は、自身の制御信
号、データ信号及びアドレス・デコード信号を、データ
転送用のＸバスＸから受け取る。好適には、フラッシュ
ＲＯＭ１５４は、コンピュータ・システムに対するＢＩ
ＯＳ情報を含み、ＢＩＯＳの校正を許可するために再度
プログラムすることができる。８０４２またはキーボー
ド・コントローラ１５６は、ＸバスＸに接続されてい
る。キーボード・コントローラ１５６は、汎用設計のも
のであり、キーボード・コネクタ１５８、及びマウスま
たはポインティング・デバイスのコネクタ１６０に接続
されている。さらに、種々の機能のシステム・ロジック
・チップ１３２がＸバスＸに接続されている。該種々の
機能のシステム・ロジック・チップ１３２は、パーソナ
ル・コンピュータ・システムに通常備えられているカウ
ンタ、ＰＣＩバスＰ及びＩＳＡバスＩの両方のためのイ
ンターラプト・コントローラ、改善されたパラレル・ポ
ート回路、及び電源管理ロジック、並びに、他の機能の
回路とを含んでいる。
バスＩに接続されている。該組み合わせＩ／Ｏチップ１
３６は、好適には、フロッピ・ディスク・コントロー
ラ、リアルタイム・クロック発生器（ＲＴＣ）、ＣＭＯ
Ｓメモリ、２つのＵＡＲＴ、及び種々のアドレス・デコ
ード・ロジックを含んでいる。フロッピ・ディスク・ド
ライブへのケーブルに接続されているフロッピ・ディス
ク・コントローラ１３８は、組み合わせＩ／Ｏチップ１
３６、及びＩＳＡバスＩへ接続されている。シリアル・
ポート・コネクタ１３７がまた、組み合わせＩ／Ｏチッ
プ１３６に接続されている。データ・バッファ１４４が
ＩＳＡバスＩに接続されており、本発明によるコンピュ
ータ・システムＳへ、種々のオーディオ機能を提供する
オーディオ・システム４００を含むコンピュータ・シス
テムの種々の追加の構成要素に対する追加ＸバスＸを備
えている。フラッシュＲＯＭ１５４は、自身の制御信
号、データ信号及びアドレス・デコード信号を、データ
転送用のＸバスＸから受け取る。好適には、フラッシュ
ＲＯＭ１５４は、コンピュータ・システムに対するＢＩ
ＯＳ情報を含み、ＢＩＯＳの校正を許可するために再度
プログラムすることができる。８０４２またはキーボー
ド・コントローラ１５６は、ＸバスＸに接続されてい
る。キーボード・コントローラ１５６は、汎用設計のも
のであり、キーボード・コネクタ１５８、及びマウスま
たはポインティング・デバイスのコネクタ１６０に接続
されている。さらに、種々の機能のシステム・ロジック
・チップ１３２がＸバスＸに接続されている。該種々の
機能のシステム・ロジック・チップ１３２は、パーソナ
ル・コンピュータ・システムに通常備えられているカウ
ンタ、ＰＣＩバスＰ及びＩＳＡバスＩの両方のためのイ
ンターラプト・コントローラ、改善されたパラレル・ポ
ート回路、及び電源管理ロジック、並びに、他の機能の
回路とを含んでいる。
【００１４】コンピュータ・システムＳは、調整された
電源６００により動作し、該電源は、すべての構成要素
に接続されているとともに、システム内の種々の回路に
安定した電源を供給することにより、不安定な電源電圧
または電源電圧変動によって生じるデータ消失または他
の機能システム・エラーを排除することができる。この
ようなシステムにおける構成要素の不安定な動作または
不所望な動作は、特にパワーアップ等の動作エベントの
遷移期間に生じるものである。また、調整された電源６
００のにおける障害により、電源電圧をそのレベル以上
または以下にしてしまい、このような電源障害がシステ
ムの動作中の構成要素に供給されると、該構成要素に一
時的または永久的な障害が生じてしまう。したがって、
以下に説明するような、電源監視／制御回路がコンピュ
ータ・システムＳにおいて用いられ、それにより、シス
テムの調整された電源６００の出力をモニタし、かつ、
該出力電圧が所定の範囲外になった場合に構成要素の動
作を不能化するようにしている。電源６００は、電源適
正（ＰＯＷＥＲＧＯＯＤ）信号を供給し、該ＰＯＷＥＲ
ＧＯＯＤ信号は、オーディオ・システム４００を含む複
数のシステムにおいて用いられる。ＰＯＷＥＲＧＯＯＤ
信号はＴＴＬ信号であり、調整された電源６００によっ
て出力された電源電圧が正常の電圧であり、かつ電源に
障害が生じていないことを表している。ＰＯＷＥＲＧＯ
ＯＤ信号は、ＣＰＵ等のシステムの構成要素をイネーブ
ル（不動作）状態にするために用いられる。逆に言え
ば、ＰＯＷＥＲＧＯＯＤ信号はリセット信号と考えるこ
ともでき、ＰＯＷＥＲＧＯＯＤラインが障害状態を表し
ているとき、該ＰＯＷＥＲＧＯＯＤ信号をＣＰＵ等の構
成要素が受信したときに、該構成要素はリセット、スタ
ンバイ、または他の非動作状態となる。電源６００及び
ＰＯＷＥＲＧＯＯＤ信号の詳細については、Ｔｒａｎ等
に付与され本出願人に譲渡された米国特許第５２２４０
１０号に開示されており、その内容は、本明細書におい
て参照されている。
電源６００により動作し、該電源は、すべての構成要素
に接続されているとともに、システム内の種々の回路に
安定した電源を供給することにより、不安定な電源電圧
または電源電圧変動によって生じるデータ消失または他
の機能システム・エラーを排除することができる。この
ようなシステムにおける構成要素の不安定な動作または
不所望な動作は、特にパワーアップ等の動作エベントの
遷移期間に生じるものである。また、調整された電源６
００のにおける障害により、電源電圧をそのレベル以上
または以下にしてしまい、このような電源障害がシステ
ムの動作中の構成要素に供給されると、該構成要素に一
時的または永久的な障害が生じてしまう。したがって、
以下に説明するような、電源監視／制御回路がコンピュ
ータ・システムＳにおいて用いられ、それにより、シス
テムの調整された電源６００の出力をモニタし、かつ、
該出力電圧が所定の範囲外になった場合に構成要素の動
作を不能化するようにしている。電源６００は、電源適
正（ＰＯＷＥＲＧＯＯＤ）信号を供給し、該ＰＯＷＥＲ
ＧＯＯＤ信号は、オーディオ・システム４００を含む複
数のシステムにおいて用いられる。ＰＯＷＥＲＧＯＯＤ
信号はＴＴＬ信号であり、調整された電源６００によっ
て出力された電源電圧が正常の電圧であり、かつ電源に
障害が生じていないことを表している。ＰＯＷＥＲＧＯ
ＯＤ信号は、ＣＰＵ等のシステムの構成要素をイネーブ
ル（不動作）状態にするために用いられる。逆に言え
ば、ＰＯＷＥＲＧＯＯＤ信号はリセット信号と考えるこ
ともでき、ＰＯＷＥＲＧＯＯＤラインが障害状態を表し
ているとき、該ＰＯＷＥＲＧＯＯＤ信号をＣＰＵ等の構
成要素が受信したときに、該構成要素はリセット、スタ
ンバイ、または他の非動作状態となる。電源６００及び
ＰＯＷＥＲＧＯＯＤ信号の詳細については、Ｔｒａｎ等
に付与され本出願人に譲渡された米国特許第５２２４０
１０号に開示されており、その内容は、本明細書におい
て参照されている。
【００１５】図には、オーディオ・サブシステム４００
の詳細な構成が示されている。オーディオ・サブシステ
ム４００は、コンピュータ・システムＳに関する、ＣＤ
-ＲＯＭオーディオ出力信号を搬送するＣＤ-ＲＯＭヘッ
ダ４０１と、スピーカ入力信号及びスピーカ出力信号を
搬送するスピーカ・ヘッダ４０２とを備え、これによ
り、スピーカ・サブシステム４００ではなく、コンピュ
ータ・システムＳ内に通常具備されるスピーカを一体化
することができる。ＸバスＸ上の制御、アドレス、及び
データ信号は、ＦＭシンセサイザ・デバイス４０８、及
びオーディオ・コーディック（ＣＯＤＥＣ：符号／復号
器）４１０に供給される。ＦＭシンセサイザ・デバイス
４０８は、その出力信号をコーディック４１０への入力
信号として供給する。コーディック４１０は多数の会社
から入手可能であるが、該コーディックは、アナログ／
ディジタル変換器、ディジタル／アナログ変換器、コー
ディック４１０の内部レジスタと通信を行うためのディ
ジタル・インターフェースを備えた、１６ビットのステ
レオ・コーディックであることが好ましい。
の詳細な構成が示されている。オーディオ・サブシステ
ム４００は、コンピュータ・システムＳに関する、ＣＤ
-ＲＯＭオーディオ出力信号を搬送するＣＤ-ＲＯＭヘッ
ダ４０１と、スピーカ入力信号及びスピーカ出力信号を
搬送するスピーカ・ヘッダ４０２とを備え、これによ
り、スピーカ・サブシステム４００ではなく、コンピュ
ータ・システムＳ内に通常具備されるスピーカを一体化
することができる。ＸバスＸ上の制御、アドレス、及び
データ信号は、ＦＭシンセサイザ・デバイス４０８、及
びオーディオ・コーディック（ＣＯＤＥＣ：符号／復号
器）４１０に供給される。ＦＭシンセサイザ・デバイス
４０８は、その出力信号をコーディック４１０への入力
信号として供給する。コーディック４１０は多数の会社
から入手可能であるが、該コーディックは、アナログ／
ディジタル変換器、ディジタル／アナログ変換器、コー
ディック４１０の内部レジスタと通信を行うためのディ
ジタル・インターフェースを備えた、１６ビットのステ
レオ・コーディックであることが好ましい。
【００１６】図２にさらに示されているように、コーデ
ィック４１０は、アナログ・ステレオ出力信号を、ライ
ンアウト・ドライバ４１４、ヘッドフォン・ドライバ４
１６、及びＰＣスピーカ・ドライバ４１８に供給する。
オーディオ・システム４００はまた、ボリューム制御ポ
テンショメータ４２０を備え、それにより、ヘッドフォ
ン・ドライバ４１６及びスピーカ・ドライバ４１８への
信号の音量レベルを制御することができる。スピーカ・
ヘッダ４２２は、スピーカ・ドライバ４１８からコンピ
ュータ・システムＳの内部スピーカへスピーカ出力信号
を供給するために、具備されている。ヘッドフォン・ジ
ャック４２４は、図示されていないヘッドフォンとヘッ
ドフォン・ドライバ４１６との間を電気的に接続するた
めに具備されている。同様に、ラインアウト・ジャック
４２６は、ラインアウト・ドライバ４１４への電気的接
続を行うために備えられている。ラインイン・ジャック
４２８及びマイクロフォン・ジャック４３０は、コーデ
ィック４１０のアナログ入力に対応するデバイスを接続
するために、オーディオ・システム４００に設けられて
いる。コーディック４１０、ヘッドフォン・ドライバ４
１６、及びスピーカ・ドライバ４１８は、オーディオ電
源制御装置４１２から、コンピュータの電源供給ライン
の状態信号を受け取る。オーディオ電源制御装置４１２
は、コーディック４１０の汎用目的のＩ／Ｏビットから
ＰＯＷＥＲ（電源）信号を受け取り、該信号により、コ
ンピュータの一部分または全体がスリープ・モードにあ
るか、ウエィクアップ・モードにあるかを報知する。
ィック４１０は、アナログ・ステレオ出力信号を、ライ
ンアウト・ドライバ４１４、ヘッドフォン・ドライバ４
１６、及びＰＣスピーカ・ドライバ４１８に供給する。
オーディオ・システム４００はまた、ボリューム制御ポ
テンショメータ４２０を備え、それにより、ヘッドフォ
ン・ドライバ４１６及びスピーカ・ドライバ４１８への
信号の音量レベルを制御することができる。スピーカ・
ヘッダ４２２は、スピーカ・ドライバ４１８からコンピ
ュータ・システムＳの内部スピーカへスピーカ出力信号
を供給するために、具備されている。ヘッドフォン・ジ
ャック４２４は、図示されていないヘッドフォンとヘッ
ドフォン・ドライバ４１６との間を電気的に接続するた
めに具備されている。同様に、ラインアウト・ジャック
４２６は、ラインアウト・ドライバ４１４への電気的接
続を行うために備えられている。ラインイン・ジャック
４２８及びマイクロフォン・ジャック４３０は、コーデ
ィック４１０のアナログ入力に対応するデバイスを接続
するために、オーディオ・システム４００に設けられて
いる。コーディック４１０、ヘッドフォン・ドライバ４
１６、及びスピーカ・ドライバ４１８は、オーディオ電
源制御装置４１２から、コンピュータの電源供給ライン
の状態信号を受け取る。オーディオ電源制御装置４１２
は、コーディック４１０の汎用目的のＩ／Ｏビットから
ＰＯＷＥＲ（電源）信号を受け取り、該信号により、コ
ンピュータの一部分または全体がスリープ・モードにあ
るか、ウエィクアップ・モードにあるかを報知する。
【００１７】図３には、システムＳの全体がターンオン
またはターンオフに期間中に発生されるポップ音及びク
リック音を除去するためのオーディオ電源制御装置の構
成が示されている。この実施例においては、ＰＯＷＥＲ
ＧＯＯＤ信号が遅延して供給されるように構成してお
り、これにより、コンピュータ・システムＳのパワーア
ップのときに、コンピュータ・システムＳのオーディオ
増幅器７００をミューティングすることができるように
している。さらに、コンピュータ・システムＳのパワー
ダウンのときにも、ＰＯＷＥＲＧＯＯＤ信号によりオー
ディオ増幅器７００をミューティングできるようにして
いる。
またはターンオフに期間中に発生されるポップ音及びク
リック音を除去するためのオーディオ電源制御装置の構
成が示されている。この実施例においては、ＰＯＷＥＲ
ＧＯＯＤ信号が遅延して供給されるように構成してお
り、これにより、コンピュータ・システムＳのパワーア
ップのときに、コンピュータ・システムＳのオーディオ
増幅器７００をミューティングすることができるように
している。さらに、コンピュータ・システムＳのパワー
ダウンのときにも、ＰＯＷＥＲＧＯＯＤ信号によりオー
ディオ増幅器７００をミューティングできるようにして
いる。
【００１８】図３の実施例においては、オーディオ増幅
器は、ミューティングすなわちボリューム制御入力ピン
を備えている。オーディオ増幅器７００として、フィリ
ップス社の半導体デバイスＴＤＡ７０５６Ａを用いるこ
とが好ましく、ヘッドフォン・ドライバ４１６中のオー
ディオ増幅器７００、及びスピーカ・ドライバ４１８
（図７）中のオーディオ増幅器７００の２つを用いるこ
とが好ましい。ＴＤＡ７０５６Ａは、対数制御特性のＤ
Ｃボリューム制御機能を有する増幅器である。ＤＣボリ
ューム制御電圧が０．３Ｖ以下の場合には、デバイスは
ミューティング・モードに切り替わる。オーディオ増幅
器７００はまた、電圧入力、オーディオ入力等の他の入
力、及びオーディオ出力を備えている。
器は、ミューティングすなわちボリューム制御入力ピン
を備えている。オーディオ増幅器７００として、フィリ
ップス社の半導体デバイスＴＤＡ７０５６Ａを用いるこ
とが好ましく、ヘッドフォン・ドライバ４１６中のオー
ディオ増幅器７００、及びスピーカ・ドライバ４１８
（図７）中のオーディオ増幅器７００の２つを用いるこ
とが好ましい。ＴＤＡ７０５６Ａは、対数制御特性のＤ
Ｃボリューム制御機能を有する増幅器である。ＤＣボリ
ューム制御電圧が０．３Ｖ以下の場合には、デバイスは
ミューティング・モードに切り替わる。オーディオ増幅
器７００はまた、電圧入力、オーディオ入力等の他の入
力、及びオーディオ出力を備えている。
【００１９】コンピュータが電源遮断（シャットダウ
ン）しているとき、コンピュータ・システムＳの他のサ
ブシステム、例えば、ディスク・ドライバは、電源電圧
ラインの残存電圧を素早く消費してしまう。増幅器７０
０から電源電圧を極めて高速で遮断することにより、増
幅器７００が推奨範囲外で動作することになってしま
い、これにより、ミューティング入力が入力された場合
でも、クリック音、ポップ音、またはスナップ音が発生
してしまう可能性がある。この問題を解決するために、
ダイオード７０２からなるスイッチを用いて、コンピュ
ータのシャットダウンのときに、増幅器への電源電圧入
力を電源電圧ラインから分離する。さらに、エネルギ・
レゾルバが備えられ、該レゾルバは、増幅器から電源電
圧をゆるやかに遮断するために用いられる。
ン）しているとき、コンピュータ・システムＳの他のサ
ブシステム、例えば、ディスク・ドライバは、電源電圧
ラインの残存電圧を素早く消費してしまう。増幅器７０
０から電源電圧を極めて高速で遮断することにより、増
幅器７００が推奨範囲外で動作することになってしま
い、これにより、ミューティング入力が入力された場合
でも、クリック音、ポップ音、またはスナップ音が発生
してしまう可能性がある。この問題を解決するために、
ダイオード７０２からなるスイッチを用いて、コンピュ
ータのシャットダウンのときに、増幅器への電源電圧入
力を電源電圧ラインから分離する。さらに、エネルギ・
レゾルバが備えられ、該レゾルバは、増幅器から電源電
圧をゆるやかに遮断するために用いられる。
【００２０】図３に示されるように、オーディオ増幅器
７００の電圧入力は、ダイオード７０２に接続されてい
る。該ダイオード７０２のアノード端子は、電源６００
から１２Ｖの電圧を供給する電源電圧ラインに接続され
ており、ダイオード７０２のカソード端子は、オーディ
オ増幅器７００の電圧入力端子に接続されている。複数
のエネルギ・レゾルバ、すなわちデカップリング・キャ
パシタ７０４、７０６が、ダイオード７０２のカソード
端子に接続されている。デカップリング・アプリケーシ
ョンにおいて一般的であるように、キャパシタ７０４、
７０６の他端は、アースされている。パワーダウンの期
間中、ダイオード７０２が逆バイアスされ、それによ
り、電源電圧ラインを、デカップリング・キャパシタ７
０４、７０６及びオーディオ増幅器７００の電圧入力か
ら分離する。デカップリング・キャパシタ７０４、７０
６に充電されたエネルギはオーディオ増幅器７００に供
給され、それにより、オーディオ増幅器７００への電源
電圧はゆるやかに低下する。その結果、ポップ音、クリ
ック音またはスパップ音を発生することなく、オーディ
オ・システムの遮断を実現できる。
７００の電圧入力は、ダイオード７０２に接続されてい
る。該ダイオード７０２のアノード端子は、電源６００
から１２Ｖの電圧を供給する電源電圧ラインに接続され
ており、ダイオード７０２のカソード端子は、オーディ
オ増幅器７００の電圧入力端子に接続されている。複数
のエネルギ・レゾルバ、すなわちデカップリング・キャ
パシタ７０４、７０６が、ダイオード７０２のカソード
端子に接続されている。デカップリング・アプリケーシ
ョンにおいて一般的であるように、キャパシタ７０４、
７０６の他端は、アースされている。パワーダウンの期
間中、ダイオード７０２が逆バイアスされ、それによ
り、電源電圧ラインを、デカップリング・キャパシタ７
０４、７０６及びオーディオ増幅器７００の電圧入力か
ら分離する。デカップリング・キャパシタ７０４、７０
６に充電されたエネルギはオーディオ増幅器７００に供
給され、それにより、オーディオ増幅器７００への電源
電圧はゆるやかに低下する。その結果、ポップ音、クリ
ック音またはスパップ音を発生することなく、オーディ
オ・システムの遮断を実現できる。
【００２１】オーディオ増幅器７００へのオーディオ入
力に関しては、コーディック４１０からのオーディオ信
号が、抵抗７０８の一端に供給される。抵抗７０８の他
端は、第１の端子どうしが接続されかつ第２の端子がそ
れぞれアースされた、並列接続された抵抗７１０及びキ
ャパシタ７１２からなるＲＣ結合に接続されている。抵
抗７０８の第２の端子と抵抗７１０の第１の端子とキャ
パシタ７１２とは、キャパシタ７１４の一端に接続され
ている。キャパシタ７１４の他端は、オーディオ増幅器
のオーディオ入力に接続されている。抵抗７０８、７１
０及びキャパシタ７１２、７１４は、ローパス・フィル
タ（ＬＰフィルタ）を構成しており、該ローパス・フィ
ルタによりオーディオ帯域外の信号を除去する。さら
に、抵抗７０８、７１０及びキャパシタ７１２、７１４
は、オーディオ増幅器７００を、ノイズに関連する電磁
的干渉（ＥＭＩ）から保護する。
力に関しては、コーディック４１０からのオーディオ信
号が、抵抗７０８の一端に供給される。抵抗７０８の他
端は、第１の端子どうしが接続されかつ第２の端子がそ
れぞれアースされた、並列接続された抵抗７１０及びキ
ャパシタ７１２からなるＲＣ結合に接続されている。抵
抗７０８の第２の端子と抵抗７１０の第１の端子とキャ
パシタ７１２とは、キャパシタ７１４の一端に接続され
ている。キャパシタ７１４の他端は、オーディオ増幅器
のオーディオ入力に接続されている。抵抗７０８、７１
０及びキャパシタ７１２、７１４は、ローパス・フィル
タ（ＬＰフィルタ）を構成しており、該ローパス・フィ
ルタによりオーディオ帯域外の信号を除去する。さら
に、抵抗７０８、７１０及びキャパシタ７１２、７１４
は、オーディオ増幅器７００を、ノイズに関連する電磁
的干渉（ＥＭＩ）から保護する。
【００２２】ミューティング回路に関しては、ＰＯＷＥ
ＲＧＯＯＤ信号がＡＮＤゲート７４４の第１の入力端子
に供給される。ＡＮＤゲート７４４の第２の入力端子は
プルアップ用の抵抗とキャパシタからなる（ＲＣ）結合
に接続されており、該ＲＣ結合は、＋５Ｖに接続された
抵抗７４０と一端がアースされているキャパシタ７４２
とで形成されている。抵抗７４０とキャパシタ７４２の
接続点は、ＡＮＤゲート７４４の第２の入力端子に接続
されている。以下に説明するように、ＲＣ結合７４０、
７４２は、ＰＯＷＥＲＧＯＯＤ信号を遅延させてＡＮＤ
ゲート７４４を介して出力し、ＰＯＷＥＲＧＯＯＤ信号
の供給（アサート）から短時間後に、オーディオ信号を
ミューティングする。ＡＮＤゲート７４４はまた、ＰＯ
ＷＥＲＧＯＯＤ信号の消滅（デアサート）から直ちにオ
ーディオ信号をミューティングする。このようにしない
場合は、オーディオ増幅器７００がオーディオ信号を増
幅してスピーカ７３０にオーディオ出力を供給してしま
うことになる。
ＲＧＯＯＤ信号がＡＮＤゲート７４４の第１の入力端子
に供給される。ＡＮＤゲート７４４の第２の入力端子は
プルアップ用の抵抗とキャパシタからなる（ＲＣ）結合
に接続されており、該ＲＣ結合は、＋５Ｖに接続された
抵抗７４０と一端がアースされているキャパシタ７４２
とで形成されている。抵抗７４０とキャパシタ７４２の
接続点は、ＡＮＤゲート７４４の第２の入力端子に接続
されている。以下に説明するように、ＲＣ結合７４０、
７４２は、ＰＯＷＥＲＧＯＯＤ信号を遅延させてＡＮＤ
ゲート７４４を介して出力し、ＰＯＷＥＲＧＯＯＤ信号
の供給（アサート）から短時間後に、オーディオ信号を
ミューティングする。ＡＮＤゲート７４４はまた、ＰＯ
ＷＥＲＧＯＯＤ信号の消滅（デアサート）から直ちにオ
ーディオ信号をミューティングする。このようにしない
場合は、オーディオ増幅器７００がオーディオ信号を増
幅してスピーカ７３０にオーディオ出力を供給してしま
うことになる。
【００２３】ＡＮＤゲート７４４の出力、すなわちＡＵ
ＤＩＯ ＯＮ信号は、抵抗７１６に供給される。該抵抗
７１６の他端は、キャパシタ７１８の第１の端子に接続
されている。該キャパシタ７１８の他方の端子は、アー
スされている。ＲＣ結合７１６、７１８は、電源６００
から生じたノイズに関連するＥＭＩがオーディオ増幅器
７００を介して生じないようにする。キャパシタ７１８
の第１の端子は、ＰチャンネルＭＯＳＦＥＴ７２０のゲ
ート入力端子に接続されている。該ＭＯＳＦＥＴ７２０
のソース端子はアースされており、ドレイン端子はオー
ディオ増幅器７００のボリューム入力端子に接続されて
いる。さらに、デカップリング・キャパシタ７２２の一
方の端子はオーディオ増幅器７００のボリューム入力端
子に接続され、他方の端子はアースされている。ＭＯＳ
ＦＥＴ７２０は、フィリップス・セミコンダクタ社等の
多数の製造会社から入手可能なＪ１７６であることが好
ましい。ＭＯＳＦＥＴ７２０は、ＰＯＷＥＲＧＯＯＤ信
号のＴＴＬレベルを、ＴＤＡ７０５６Ａの内部バイアス
要求から分離する。ＰＯＷＥＲＧＯＯＤ信号がデアサー
トされると、ＭＯＳＦＥＴ７２０が導通状態になり、か
つオーディオ増幅器７００のＤＣボリューム制御電圧を
０．３Ｖ以下にプルダウンして、オーディオ・システム
をミューティングする。このようにして、パワーオン及
びパワーダウンの期間中、電源４００が安定していない
場合でも、オーディオ・システムは短時間の間ミューテ
ィングされる。オーディオ増幅器７００のオーディオ出
力は続いてスピーカ７３０に供給され、ユーザに対して
オーディオ再生を発生する。
ＤＩＯ ＯＮ信号は、抵抗７１６に供給される。該抵抗
７１６の他端は、キャパシタ７１８の第１の端子に接続
されている。該キャパシタ７１８の他方の端子は、アー
スされている。ＲＣ結合７１６、７１８は、電源６００
から生じたノイズに関連するＥＭＩがオーディオ増幅器
７００を介して生じないようにする。キャパシタ７１８
の第１の端子は、ＰチャンネルＭＯＳＦＥＴ７２０のゲ
ート入力端子に接続されている。該ＭＯＳＦＥＴ７２０
のソース端子はアースされており、ドレイン端子はオー
ディオ増幅器７００のボリューム入力端子に接続されて
いる。さらに、デカップリング・キャパシタ７２２の一
方の端子はオーディオ増幅器７００のボリューム入力端
子に接続され、他方の端子はアースされている。ＭＯＳ
ＦＥＴ７２０は、フィリップス・セミコンダクタ社等の
多数の製造会社から入手可能なＪ１７６であることが好
ましい。ＭＯＳＦＥＴ７２０は、ＰＯＷＥＲＧＯＯＤ信
号のＴＴＬレベルを、ＴＤＡ７０５６Ａの内部バイアス
要求から分離する。ＰＯＷＥＲＧＯＯＤ信号がデアサー
トされると、ＭＯＳＦＥＴ７２０が導通状態になり、か
つオーディオ増幅器７００のＤＣボリューム制御電圧を
０．３Ｖ以下にプルダウンして、オーディオ・システム
をミューティングする。このようにして、パワーオン及
びパワーダウンの期間中、電源４００が安定していない
場合でも、オーディオ・システムは短時間の間ミューテ
ィングされる。オーディオ増幅器７００のオーディオ出
力は続いてスピーカ７３０に供給され、ユーザに対して
オーディオ再生を発生する。
【００２４】図４（Ａ）及び（Ｂ）には、ＰＯＷＥＲＧ
ＯＯＤ信号とＡＵＤＩＯ ＯＮ信号とのタイミング関係
が示されている。図４（Ａ）は、パワーアップのシーケ
ンスを示している。番号７５２に示されている期間中、
ＰＯＷＥＲＧＯＯＤ信号が低レベルであり、それによ
り、電源が適切ではないことを表している。それに対応
して、電源６００の電圧出力からの＋５ ＶＤＣ信号、
オーディオ増幅器７００（図３）からのＶIN信号、ＡＵ
ＤＩＯ ＯＮ信号がゼロである。７５４によって表した
期間に、電源６００から電源電圧が有効状態になると、
ＰＯＷＥＲＧＯＯＤ信号がアサートされる。このとき、
＋５ ＶＤＣ供給が、電源６００の出力に得られる。し
かしながら、電源電圧ラインの電圧ＶINがキャプティブ
負荷を駆動するので、５Ｖに到達するためには所定の短
い時間を要する。したがって、期間７５４において、オ
ーディオ増幅器７００はポップ音及びクリック音をラン
ダムに発生する可能性がある。したがって、本発明にお
いては、期間７５４の間、オーディオ増幅器７００を不
動作状態にするものである。期間７５４の終点におい
て、ＶINは、オーディオ増幅器７００が必要とする最低
動作電圧の１．５Ｖに到達する。
ＯＯＤ信号とＡＵＤＩＯ ＯＮ信号とのタイミング関係
が示されている。図４（Ａ）は、パワーアップのシーケ
ンスを示している。番号７５２に示されている期間中、
ＰＯＷＥＲＧＯＯＤ信号が低レベルであり、それによ
り、電源が適切ではないことを表している。それに対応
して、電源６００の電圧出力からの＋５ ＶＤＣ信号、
オーディオ増幅器７００（図３）からのＶIN信号、ＡＵ
ＤＩＯ ＯＮ信号がゼロである。７５４によって表した
期間に、電源６００から電源電圧が有効状態になると、
ＰＯＷＥＲＧＯＯＤ信号がアサートされる。このとき、
＋５ ＶＤＣ供給が、電源６００の出力に得られる。し
かしながら、電源電圧ラインの電圧ＶINがキャプティブ
負荷を駆動するので、５Ｖに到達するためには所定の短
い時間を要する。したがって、期間７５４において、オ
ーディオ増幅器７００はポップ音及びクリック音をラン
ダムに発生する可能性がある。したがって、本発明にお
いては、期間７５４の間、オーディオ増幅器７００を不
動作状態にするものである。期間７５４の終点におい
て、ＶINは、オーディオ増幅器７００が必要とする最低
動作電圧の１．５Ｖに到達する。
【００２５】期間７５６の始点において、ＶINが必要最
低限の電圧レベルに到達すると、ＡＵＤＩＯ ＯＮ信号
がアサートされて、スピーカ７３０にオーディオ増幅器
７００が音声信号を供給できるようになる。抵抗７４０
及びキャパシタ７４２のインピーダンス値は、ＶINが増
幅器７００の最低動作電圧１．５Ｖに到達した後にＡＵ
ＤＩＯ ＯＮ信号が好適にアサートされるように、選択
されている。
低限の電圧レベルに到達すると、ＡＵＤＩＯ ＯＮ信号
がアサートされて、スピーカ７３０にオーディオ増幅器
７００が音声信号を供給できるようになる。抵抗７４０
及びキャパシタ７４２のインピーダンス値は、ＶINが増
幅器７００の最低動作電圧１．５Ｖに到達した後にＡＵ
ＤＩＯ ＯＮ信号が好適にアサートされるように、選択
されている。
【００２６】図４（Ｂ）には、ＰＯＷＥＲＧＯＯＤ信号
とＡＵＤＩＯ ＯＮ信号とのタイミング関係のパワーダ
ウン場合のシーケンスが示されている。図４（Ｂ）にお
いて、電源が遮断されたことを示すために、ＰＯＷＥＲ
ＧＯＯＤ信号が期間７６０においてデアサートされる。
ＰＯＷＥＲＧＯＯＤ信号がデアサートされた後に、＋５
Ｖの電源ラインの電圧がゼロ・ボルトに低下しはじめ
る。期間７６２の間、ＶINもまた、ゆっくりではある
が、ゼロ・ボルトに低下する。ＡＵＤＩＯ ＯＮ信号
は、期間７６２においてＰＯＷＥＲＧＯＯＤ信号がデア
サートされるとすぐに、デアサートされる。ＡＵＤＩＯ
ＯＮ信号の速やかなデアサートは、オーディオ増幅器
７００が電源の遮断時にすぐにミューティングされなけ
ればならないので、必要である。期間７６４において、
電源が遮断された後、ＰＯＷＥＲＧＯＯＤ、＋５ ＶＤ
Ｃ、ＶIN、ＡＵＤＩＯ ＯＮを含むすべての信号がゼロ
・レベルになる。したがって、図３及び図４に示されて
いるように、ＡＮＤゲート７４４に関連して抵抗７４０
及びキャパシタ７４２からなるＲＣ結合を追加したこと
により、コンピュータ・システムのパワーアップの期間
に、ＡＵＤＩＯ ＯＮ信号をＰＯＷＥＲＧＯＯＤ信号よ
り遅延させることができる。さらに、ＡＵＤＩＯ ＯＮ信
号は、ＰＯＷＥＲＧＯＯＤ信号がデアサートされるやい
なや、デアサートされる。このように、図３の回路は、
コンピュータ・システムＳのパワーアップ及びパワーダ
ウンに関連してオーディオ構成要素から発生されるポッ
プ音及びクリック音のような可聴ノイズの生成から、保
護することができる。
とＡＵＤＩＯ ＯＮ信号とのタイミング関係のパワーダ
ウン場合のシーケンスが示されている。図４（Ｂ）にお
いて、電源が遮断されたことを示すために、ＰＯＷＥＲ
ＧＯＯＤ信号が期間７６０においてデアサートされる。
ＰＯＷＥＲＧＯＯＤ信号がデアサートされた後に、＋５
Ｖの電源ラインの電圧がゼロ・ボルトに低下しはじめ
る。期間７６２の間、ＶINもまた、ゆっくりではある
が、ゼロ・ボルトに低下する。ＡＵＤＩＯ ＯＮ信号
は、期間７６２においてＰＯＷＥＲＧＯＯＤ信号がデア
サートされるとすぐに、デアサートされる。ＡＵＤＩＯ
ＯＮ信号の速やかなデアサートは、オーディオ増幅器
７００が電源の遮断時にすぐにミューティングされなけ
ればならないので、必要である。期間７６４において、
電源が遮断された後、ＰＯＷＥＲＧＯＯＤ、＋５ ＶＤ
Ｃ、ＶIN、ＡＵＤＩＯ ＯＮを含むすべての信号がゼロ
・レベルになる。したがって、図３及び図４に示されて
いるように、ＡＮＤゲート７４４に関連して抵抗７４０
及びキャパシタ７４２からなるＲＣ結合を追加したこと
により、コンピュータ・システムのパワーアップの期間
に、ＡＵＤＩＯ ＯＮ信号をＰＯＷＥＲＧＯＯＤ信号よ
り遅延させることができる。さらに、ＡＵＤＩＯ ＯＮ信
号は、ＰＯＷＥＲＧＯＯＤ信号がデアサートされるやい
なや、デアサートされる。このように、図３の回路は、
コンピュータ・システムＳのパワーアップ及びパワーダ
ウンに関連してオーディオ構成要素から発生されるポッ
プ音及びクリック音のような可聴ノイズの生成から、保
護することができる。
【００２７】抵抗及びキャパシタのインピーダンスは、
アプリケーションでの要求に応じて遅延時間が調整され
るように、可変とすることも可能である。例えば、ある
コンピュータ・システムは平均的なコンピュータ・シス
テムよりも、周辺機器をより多く駆動し、それにより電
源ラインの電圧ＶINの負荷が増大する。電源６００の電
源電圧ラインの電圧ＶINに大きな負荷がかかっている
と、ＶINはゆっくりと増大することになる。このような
場合、抵抗７４０及びキャパシタ７４２のインピーダン
ス値は、ＲＣ遅延時間を変化させ、かつＶINのスルー
（ｓｌｅｗ）・レート特性を較正するために調整され
る。
アプリケーションでの要求に応じて遅延時間が調整され
るように、可変とすることも可能である。例えば、ある
コンピュータ・システムは平均的なコンピュータ・シス
テムよりも、周辺機器をより多く駆動し、それにより電
源ラインの電圧ＶINの負荷が増大する。電源６００の電
源電圧ラインの電圧ＶINに大きな負荷がかかっている
と、ＶINはゆっくりと増大することになる。このような
場合、抵抗７４０及びキャパシタ７４２のインピーダン
ス値は、ＲＣ遅延時間を変化させ、かつＶINのスルー
（ｓｌｅｗ）・レート特性を較正するために調整され
る。
【００２８】図５及び図６には、パワーアップ及びパワ
ーダウンに関連しているポップ音及びクリック音からコ
ンピュータＳを保護するための回路が示されており、該
回路は、ミューティング制御入力端子を備えていないオ
ーディオ増幅器に対するものである。このような増幅器
は、ミューティング入力端子が無いため、コンピュータ
・システムのパワーアップ及びパワーダウンに関連する
ポップ音及びクリック音を除去するには好適ではない。
なお、このような理由により、該増幅器は安価である。
図５及び図６の実施例は、安価な増幅器を用いているコ
ンピュータ・システムのための、ノイズ保護を提供す
る。
ーダウンに関連しているポップ音及びクリック音からコ
ンピュータＳを保護するための回路が示されており、該
回路は、ミューティング制御入力端子を備えていないオ
ーディオ増幅器に対するものである。このような増幅器
は、ミューティング入力端子が無いため、コンピュータ
・システムのパワーアップ及びパワーダウンに関連する
ポップ音及びクリック音を除去するには好適ではない。
なお、このような理由により、該増幅器は安価である。
図５及び図６の実施例は、安価な増幅器を用いているコ
ンピュータ・システムのための、ノイズ保護を提供す
る。
【００２９】図５の実施例はステレオ・システムであ
り、よって２つのオーディオ信号、すなわち、右側オー
ディオ信号ＡＵＤＩＯ Ｒ及び左側オーディオ信号ＡＵ
ＤＩＯ Ｌを受け取る。図５の上段をみると、抵抗７０
８、７１０及びキャパシタ７１２（図３）で示されるよ
うな適宜のローパス・フィルタ（ＬＰフィルタ）を介し
た後のオーディオ入力ＡＵＤＩＯ Ｒが、ＡＣカップリ
ング・キャパシタ８００に供給され、該キャパシタ８０
０により、ＡＵＤＩＯ ＲのＤＣ（直流）成分を除去す
る。キャパシタ８００は抵抗８０２に接続され、該抵抗
８０２は抵抗８０４に接続されている。抵抗８０４の出
力は、増幅器８０６の反転入力端子に接続されている。
増幅器８０６は、カリフォルニアのサンバレにあるフィ
リップス・セミコンダクタ社から入手できるＴＤＡ１３
０８ヘッドフォーン・ドライバを用いることが好適であ
る。
り、よって２つのオーディオ信号、すなわち、右側オー
ディオ信号ＡＵＤＩＯ Ｒ及び左側オーディオ信号ＡＵ
ＤＩＯ Ｌを受け取る。図５の上段をみると、抵抗７０
８、７１０及びキャパシタ７１２（図３）で示されるよ
うな適宜のローパス・フィルタ（ＬＰフィルタ）を介し
た後のオーディオ入力ＡＵＤＩＯ Ｒが、ＡＣカップリ
ング・キャパシタ８００に供給され、該キャパシタ８０
０により、ＡＵＤＩＯ ＲのＤＣ（直流）成分を除去す
る。キャパシタ８００は抵抗８０２に接続され、該抵抗
８０２は抵抗８０４に接続されている。抵抗８０４の出
力は、増幅器８０６の反転入力端子に接続されている。
増幅器８０６は、カリフォルニアのサンバレにあるフィ
リップス・セミコンダクタ社から入手できるＴＤＡ１３
０８ヘッドフォーン・ドライバを用いることが好適であ
る。
【００３０】抵抗８０８は、増幅器８０６の出力端子と
該増幅器８０６の反転入力端子との間に接続されてい
る。２つの抵抗８０４及び８０８の組み合わせにより、
オーディオ増幅器８０６の出力を調整するための利得フ
ァクタを決定している。オーディオ増幅器８０６の出力
端子はＡＣカップリング・キャパシタ８２０に接続さ
れ、該キャパシタ８２０はスピーカ７３０に接続されて
いる。ＡＣカップリング・キャパシタ８２０は、増幅器
８０６の出力がスピーカ７３０に供給される前にそのＤ
Ｃ電圧を除去する。なおこれは、すべてのスピーカはＡ
Ｃ入力を必要とするからである。
該増幅器８０６の反転入力端子との間に接続されてい
る。２つの抵抗８０４及び８０８の組み合わせにより、
オーディオ増幅器８０６の出力を調整するための利得フ
ァクタを決定している。オーディオ増幅器８０６の出力
端子はＡＣカップリング・キャパシタ８２０に接続さ
れ、該キャパシタ８２０はスピーカ７３０に接続されて
いる。ＡＣカップリング・キャパシタ８２０は、増幅器
８０６の出力がスピーカ７３０に供給される前にそのＤ
Ｃ電圧を除去する。なおこれは、すべてのスピーカはＡ
Ｃ入力を必要とするからである。
【００３１】オーディオ増幅器８０６の正側（非反転）
入力端子はキャパシタ８１０に接続され、該キャパシタ
の他方端はアースされている。増幅器８０６の非反転入
力端子はまた、プルダウン抵抗８１２とプルアップ抵抗
８１４とに接続されている。オーディオ増幅器８０６の
非反転入力端子はさらに、ＭＯＳＦＥＴトランジスタ８
１６のソース端子に接続されており、該トランジスタ８
１６はフィリップス・セミコンダクタ社から入手可能な
２Ｎ７００２トランジスタを用いることが好ましい。ト
ランジスタ８１６のドレイン端子は、２つの抵抗８０
２、８０４の接続点に接続されている。トランジスタ８
１６のゲート端子は、プルアップ抵抗８２４及びＭＯＳ
ＦＥＴトランジスタ８２２のドレイン端子に接続されて
おり、該トランジスタ８２２もまた、モデル２Ｎ７００
２で構成されることが好ましい。トランジスタ８２２の
ソース端子はアースされており、一方、ゲート端子はＡ
ＮＤゲート７４４の出力端子に接続されている。図３に
関連して先に説明したように、ＡＮＤゲート７４４は、
その一方の入力としてＰＯＷＥＲＧＯＯＤ信号を受け取
り、他方の信号として抵抗７４０とキャパシタ７４２の
ＲＣ結合の出力を受け取る。
入力端子はキャパシタ８１０に接続され、該キャパシタ
の他方端はアースされている。増幅器８０６の非反転入
力端子はまた、プルダウン抵抗８１２とプルアップ抵抗
８１４とに接続されている。オーディオ増幅器８０６の
非反転入力端子はさらに、ＭＯＳＦＥＴトランジスタ８
１６のソース端子に接続されており、該トランジスタ８
１６はフィリップス・セミコンダクタ社から入手可能な
２Ｎ７００２トランジスタを用いることが好ましい。ト
ランジスタ８１６のドレイン端子は、２つの抵抗８０
２、８０４の接続点に接続されている。トランジスタ８
１６のゲート端子は、プルアップ抵抗８２４及びＭＯＳ
ＦＥＴトランジスタ８２２のドレイン端子に接続されて
おり、該トランジスタ８２２もまた、モデル２Ｎ７００
２で構成されることが好ましい。トランジスタ８２２の
ソース端子はアースされており、一方、ゲート端子はＡ
ＮＤゲート７４４の出力端子に接続されている。図３に
関連して先に説明したように、ＡＮＤゲート７４４は、
その一方の入力としてＰＯＷＥＲＧＯＯＤ信号を受け取
り、他方の信号として抵抗７４０とキャパシタ７４２の
ＲＣ結合の出力を受け取る。
【００３２】右側オーディオ信号に関連した上記したも
のと同様な構成要素の回路が、図５のステレオ回路の左
側オーディオ信号ＡＵＤＩＯ Ｌのための第２のオーデ
ィオ・チャンネルを駆動するために具備されている。こ
の場合、第２のオーディオ信号ＡＵＤＩＯ Ｌが同様な
ローパス・フィルタ（ＬＰフィルタ）を通過した後に、
ＡＣカップリング・キャパシタ８４０に供給される。キ
ャパシタ８４０の出力は、抵抗８４２に供給されてい
る。抵抗８４２の出力端子は抵抗８４４に接続され、該
抵抗８４４はオーディオ増幅器８０７の反転入力端子に
接続されている。２つの抵抗８４２、８４４の接続点
は、ＭＯＳＦＥＴトランジスタ８１８のドレイン端子に
接続されており、該トランジスタ８１８は、２Ｎ７００
２トランジスタであることが好ましい。トランジスタ８
１８のソース端子はトランジスタ８１６のソース端子に
接続され、該トランジスタ８１８のゲート端子はトラン
ジスタ８１６のゲート端子に接続されている。これによ
り、ＡＮＤゲート７４４からのＡＵＤＩＯ ＯＮ信号
は、トランジスタ８１６、８１８の両方を駆動して、左
右のオーディオ・チャンネルのミューティングを制御す
る。
のと同様な構成要素の回路が、図５のステレオ回路の左
側オーディオ信号ＡＵＤＩＯ Ｌのための第２のオーデ
ィオ・チャンネルを駆動するために具備されている。こ
の場合、第２のオーディオ信号ＡＵＤＩＯ Ｌが同様な
ローパス・フィルタ（ＬＰフィルタ）を通過した後に、
ＡＣカップリング・キャパシタ８４０に供給される。キ
ャパシタ８４０の出力は、抵抗８４２に供給されてい
る。抵抗８４２の出力端子は抵抗８４４に接続され、該
抵抗８４４はオーディオ増幅器８０７の反転入力端子に
接続されている。２つの抵抗８４２、８４４の接続点
は、ＭＯＳＦＥＴトランジスタ８１８のドレイン端子に
接続されており、該トランジスタ８１８は、２Ｎ７００
２トランジスタであることが好ましい。トランジスタ８
１８のソース端子はトランジスタ８１６のソース端子に
接続され、該トランジスタ８１８のゲート端子はトラン
ジスタ８１６のゲート端子に接続されている。これによ
り、ＡＮＤゲート７４４からのＡＵＤＩＯ ＯＮ信号
は、トランジスタ８１６、８１８の両方を駆動して、左
右のオーディオ・チャンネルのミューティングを制御す
る。
【００３３】抵抗８４６は、増幅器８０７の反転入力端
子と増幅器８０７の出力との間に接続されている。増幅
器８０７の出力端子は、ＡＣカップリング・キャパシタ
８４８に供給される。該キャパシタ８４８の出力は、第
２のスピーカ７３１に接続されている。このように、ミ
ューテイング回路が第２のオーディオ・チャンネルを制
御するように構成されている。
子と増幅器８０７の出力との間に接続されている。増幅
器８０７の出力端子は、ＡＣカップリング・キャパシタ
８４８に供給される。該キャパシタ８４８の出力は、第
２のスピーカ７３１に接続されている。このように、ミ
ューテイング回路が第２のオーディオ・チャンネルを制
御するように構成されている。
【００３４】これら増幅器のＶCC入力は、ダイオード７
０２、キャパシタ７０４、７０６に接続されている。図
３に関連して先に述べたように、ダイオード７０２は一
方向スイッチとして動作して、電源電圧を、エネルギ・
レゾルバ、すなわちキャパシタ７０４、７０６への方向
にのみ供給する。電源遮断の期間中、キャパシタ７０
４、７０６は増幅器８０６、８０７に一時的に電圧を供
給し、それにより、電源電圧が完全に遮断されるまで、
これらの増幅器をミューテイングすることができる。
０２、キャパシタ７０４、７０６に接続されている。図
３に関連して先に述べたように、ダイオード７０２は一
方向スイッチとして動作して、電源電圧を、エネルギ・
レゾルバ、すなわちキャパシタ７０４、７０６への方向
にのみ供給する。電源遮断の期間中、キャパシタ７０
４、７０６は増幅器８０６、８０７に一時的に電圧を供
給し、それにより、電源電圧が完全に遮断されるまで、
これらの増幅器をミューテイングすることができる。
【００３５】コンピュータ・システムＳのパワーアップ
及びパワーダウンの間、ＡＮＤゲート７４４の出力がト
ランジスタ８２２のゲート端子を駆動する。増幅器８０
６、８０７がミューテイングされるべきであることを示
すためにＡＵＤＩＯ ＯＮ信号がデアサートされると、
トランジスタ８２２、８１６はターンオンして、増幅器
８０６の反転入力端子をＡＣグランドにシャントする。
ＡＣグランドは、キャパシタ８１０及び抵抗８１２、８
１４からなる分圧器によって提供される。増幅器８０６
の反転入力端子はＡＣグランドにシャントする必要があ
るが、これは、ＤＣ的アースではスピーカ７３０にポッ
プ音を発生してしまうからである。ＡＵＤＩＯ ＯＮ信
号がアサートされると、トランジスタ８２２、８１６は
オフ状態となってＡＣグランドへのシャント経路を遮断
する。したがって、増幅器８０６、８０７はもはやミュ
ーテイングされておらず、スピーカ７３０、７３１に音
声信号を供給することができる。
及びパワーダウンの間、ＡＮＤゲート７４４の出力がト
ランジスタ８２２のゲート端子を駆動する。増幅器８０
６、８０７がミューテイングされるべきであることを示
すためにＡＵＤＩＯ ＯＮ信号がデアサートされると、
トランジスタ８２２、８１６はターンオンして、増幅器
８０６の反転入力端子をＡＣグランドにシャントする。
ＡＣグランドは、キャパシタ８１０及び抵抗８１２、８
１４からなる分圧器によって提供される。増幅器８０６
の反転入力端子はＡＣグランドにシャントする必要があ
るが、これは、ＤＣ的アースではスピーカ７３０にポッ
プ音を発生してしまうからである。ＡＵＤＩＯ ＯＮ信
号がアサートされると、トランジスタ８２２、８１６は
オフ状態となってＡＣグランドへのシャント経路を遮断
する。したがって、増幅器８０６、８０７はもはやミュ
ーテイングされておらず、スピーカ７３０、７３１に音
声信号を供給することができる。
【００３６】図５の実施例においては、個別のトランジ
スタを用いており、該トランジスタの各々は、ボードの
別々の位置に配置され、かつテストされることを必要と
する。組み立て及びテストのコストを低減するための、
本発明の第３の実施例が図６に示されている。この実施
例においては、トランジスタ８１６、８１８がアナログ
・スイッチ８５２、８５４に置き換えられている。４つ
のアナログ・スイッチが１つのパッケージ内に収納でき
るので、システムの製造時に４つのアナログ・スイッチ
を同時に配置することができ、したがって、コンピュー
タ・システムＳの組み立て及びテストを単純化すること
ができる。
スタを用いており、該トランジスタの各々は、ボードの
別々の位置に配置され、かつテストされることを必要と
する。組み立て及びテストのコストを低減するための、
本発明の第３の実施例が図６に示されている。この実施
例においては、トランジスタ８１６、８１８がアナログ
・スイッチ８５２、８５４に置き換えられている。４つ
のアナログ・スイッチが１つのパッケージ内に収納でき
るので、システムの製造時に４つのアナログ・スイッチ
を同時に配置することができ、したがって、コンピュー
タ・システムＳの組み立て及びテストを単純化すること
ができる。
【００３７】図６の実施例は図５の実施例と多数の構成
要素が共通であり、したがって、図５において同様な番
号がつけられた構成要素の説明を、図６の構成要素の説
明に適用できるものである。図６において、ＡＮＤゲー
ト７４４の出力はインバータ８５０に供給される。該イ
ンバータ８５０の出力は、アナログ・スイッチ８５２、
８５４に供給され、これらのアナログ・スイッチは、好
適には、モトロラ社のスイッチＭＣ１４０６６で構成さ
れる。アナログ・スイッチ８５２、８５４はそれぞれ、
増幅器８０６、８０７の入力端子及び出力端子間に接続
されている。ＡＵＤＩＯ ＯＮ信号がデアサートされる
と、インバータ８５０は、アナログ・スイッチ８５２、
８５４をオンして、オーディオ増幅器８０６、８０７の
反転入力端子と出力端子とをショートする。このような
動作により、オーディオ増幅器８０６、８０７の利得が
ゼロになり、したがって、オーディオ増幅器８０６、８
０７をミューティングすることができる。
要素が共通であり、したがって、図５において同様な番
号がつけられた構成要素の説明を、図６の構成要素の説
明に適用できるものである。図６において、ＡＮＤゲー
ト７４４の出力はインバータ８５０に供給される。該イ
ンバータ８５０の出力は、アナログ・スイッチ８５２、
８５４に供給され、これらのアナログ・スイッチは、好
適には、モトロラ社のスイッチＭＣ１４０６６で構成さ
れる。アナログ・スイッチ８５２、８５４はそれぞれ、
増幅器８０６、８０７の入力端子及び出力端子間に接続
されている。ＡＵＤＩＯ ＯＮ信号がデアサートされる
と、インバータ８５０は、アナログ・スイッチ８５２、
８５４をオンして、オーディオ増幅器８０６、８０７の
反転入力端子と出力端子とをショートする。このような
動作により、オーディオ増幅器８０６、８０７の利得が
ゼロになり、したがって、オーディオ増幅器８０６、８
０７をミューティングすることができる。
【００３８】また、ＡＵＤＩＯ ＯＮ信号がデアサート
されたときに、アナログ・スイッチ８５２、８５４はオ
フ状態にされる。したがって、オーディオ増幅器８０６
の抵抗８０２、８０８の値によって定まる利得、及びオ
ーディオ増幅器８０７の抵抗８４２、８４６の値によっ
て定まる利得は、５〜６が好適である新しい利得ファク
タに変更され、オーディオ信号がスピーカ７３０、７３
１への出力端子に供給される。
されたときに、アナログ・スイッチ８５２、８５４はオ
フ状態にされる。したがって、オーディオ増幅器８０６
の抵抗８０２、８０８の値によって定まる利得、及びオ
ーディオ増幅器８０７の抵抗８４２、８４６の値によっ
て定まる利得は、５〜６が好適である新しい利得ファク
タに変更され、オーディオ信号がスピーカ７３０、７３
１への出力端子に供給される。
【００３９】図７及び図８には、オーディオ・システム
４００の第４の実施例が示されており、該オーディオ・
システムは、節電機能すなわち「グリーンＰＣ」を有す
るシステムをサポートすることができる。図７及び図８
に示された回路は、コンピュータ・システムＳの「スリ
ープ」モードまたは「ウェイクアップ」モードの期間中
に発生されるノイズから、または、節電の目的のために
オーディオ・サブシステムだけを選択的にパワーオンま
たはパワーオフすることからユーザを保護する機能をさ
らに備えている。図７において、ＰＯＷＥＲ信号が一対
の遅延発生器４３７、４３９に供給される。遅延発生器
４３７においては、ＰＯＷＥＲ信号がインバータ４４０
に供給され、該インバータの出力端子は抵抗４４２及び
ダイオード４４４のカソード端子に接続されている。抵
抗４４２の他方の端子及びダイオード４４４のアノード
端子は、キャパシタ４４６、４４８の一方の端子に接続
され、かつインバータ４５０の入力端子に接続されてお
り、これらのキャパシタ４４６、４４８の他方の端子は
アースされている。インバータ４５０の出力端子はイン
バータ４５２の入力端子に接続されており、インバータ
４５２の出力端子に自動パワーダウン制御（ＡＰＤＣ）
信号を発生する。
４００の第４の実施例が示されており、該オーディオ・
システムは、節電機能すなわち「グリーンＰＣ」を有す
るシステムをサポートすることができる。図７及び図８
に示された回路は、コンピュータ・システムＳの「スリ
ープ」モードまたは「ウェイクアップ」モードの期間中
に発生されるノイズから、または、節電の目的のために
オーディオ・サブシステムだけを選択的にパワーオンま
たはパワーオフすることからユーザを保護する機能をさ
らに備えている。図７において、ＰＯＷＥＲ信号が一対
の遅延発生器４３７、４３９に供給される。遅延発生器
４３７においては、ＰＯＷＥＲ信号がインバータ４４０
に供給され、該インバータの出力端子は抵抗４４２及び
ダイオード４４４のカソード端子に接続されている。抵
抗４４２の他方の端子及びダイオード４４４のアノード
端子は、キャパシタ４４６、４４８の一方の端子に接続
され、かつインバータ４５０の入力端子に接続されてお
り、これらのキャパシタ４４６、４４８の他方の端子は
アースされている。インバータ４５０の出力端子はイン
バータ４５２の入力端子に接続されており、インバータ
４５２の出力端子に自動パワーダウン制御（ＡＰＤＣ）
信号を発生する。
【００４０】同様に、第２の遅延発生器４３９におい
て、抵抗４５６及びダイオード４５８のアノード端子に
接続された出力端子を有するインバータ４５４に、ＰＯ
ＷＥＲ信号が供給される。抵抗４５６の他方の端子及び
ダイオード４５４のカソード端子は、キャパシタ４６
０、４６２の一方の端子及びインバータ４６４の入力端
子に接続されており、これらキャパシタ４６０、４６２
の他方の端子はアースされている。インバータ４６４の
出力端子インバータ４６８の入力端子に接続され、該イ
ンバータ４６８の出力端子からスピーカ・ミューティン
グ（ＳＰＫＭＵＴＥ）信号を出力する。インバータ４５
０、４６４は、入力信号が標準的なディジタル遷移状態
をではなくアナログ遷移状態を有しているので、発振を
防止するためにシュミット・トリガ型で構成されること
が好ましい。
て、抵抗４５６及びダイオード４５８のアノード端子に
接続された出力端子を有するインバータ４５４に、ＰＯ
ＷＥＲ信号が供給される。抵抗４５６の他方の端子及び
ダイオード４５４のカソード端子は、キャパシタ４６
０、４６２の一方の端子及びインバータ４６４の入力端
子に接続されており、これらキャパシタ４６０、４６２
の他方の端子はアースされている。インバータ４６４の
出力端子インバータ４６８の入力端子に接続され、該イ
ンバータ４６８の出力端子からスピーカ・ミューティン
グ（ＳＰＫＭＵＴＥ）信号を出力する。インバータ４５
０、４６４は、入力信号が標準的なディジタル遷移状態
をではなくアナログ遷移状態を有しているので、発振を
防止するためにシュミット・トリガ型で構成されること
が好ましい。
【００４１】コンピュータ・システムＳが所定の時間ア
イドリング状態にあるとき、パワーダウン・シーケンス
が実行される。アイドリング状態であるかどうか及びパ
ワーダウン・シーケンスであるかどうかの決定の詳細に
ついては、周知であるので、ここでは詳細に説明しな
い。一例は、米国特許第４９８０８３６号に開示されて
いる。このパワーダウン・シーケンスの期間中、ＰＯＷ
ＥＲ信号は、該信号を低レベルにすることによって、否
定化される。インバータ４４０、４５４は、論理的低レ
ベル入力をその出力端子において論理的高レベルにする
ことによって否定化する。ダイオード４５８が順方向バ
イアスされるので、高レベルの信号が抵抗４５６をバイ
パスし、それにより、キャパシタ４６０、４６２がイン
バータ４５４の出力によって急速に充電される。したが
って、ＳＰＫＭＵＴＥ信号は、ＰＯＷＥＲ信号が低レベ
ルになってから極めて短時間の遅延の後に高レベルにな
る。これと反対に、インバータ４４０からの反転された
ＰＯＷＥＲ信号は、ダイオード４４４が逆バイアスされ
るので、抵抗４４２を介することになり、キャパシタ４
４６、４４８との組み合わせで、比較的長い遅延を得る
ことができる。ＡＰＤＣ信号は、該比較的長い遅延の
後、すなわちＳＰＫＭＵＴＥ信号の遅延よりも十分に長
い遅延の後に、出力（アサート）される。このように、
コンピュータがパワーダウンしたとき、ＡＰＤＣ信号が
アクティブ状態になる少し前に、ＳＰＫＭＵＴＥ信号が
アクティブ状態になる。これにより、増幅器がターンオ
フする前にオーディオ出力をミューティングすることが
でき、よって、パワーダウンによって生じる生じるポッ
プ音及びスナップ音を除去することができる。
イドリング状態にあるとき、パワーダウン・シーケンス
が実行される。アイドリング状態であるかどうか及びパ
ワーダウン・シーケンスであるかどうかの決定の詳細に
ついては、周知であるので、ここでは詳細に説明しな
い。一例は、米国特許第４９８０８３６号に開示されて
いる。このパワーダウン・シーケンスの期間中、ＰＯＷ
ＥＲ信号は、該信号を低レベルにすることによって、否
定化される。インバータ４４０、４５４は、論理的低レ
ベル入力をその出力端子において論理的高レベルにする
ことによって否定化する。ダイオード４５８が順方向バ
イアスされるので、高レベルの信号が抵抗４５６をバイ
パスし、それにより、キャパシタ４６０、４６２がイン
バータ４５４の出力によって急速に充電される。したが
って、ＳＰＫＭＵＴＥ信号は、ＰＯＷＥＲ信号が低レベ
ルになってから極めて短時間の遅延の後に高レベルにな
る。これと反対に、インバータ４４０からの反転された
ＰＯＷＥＲ信号は、ダイオード４４４が逆バイアスされ
るので、抵抗４４２を介することになり、キャパシタ４
４６、４４８との組み合わせで、比較的長い遅延を得る
ことができる。ＡＰＤＣ信号は、該比較的長い遅延の
後、すなわちＳＰＫＭＵＴＥ信号の遅延よりも十分に長
い遅延の後に、出力（アサート）される。このように、
コンピュータがパワーダウンしたとき、ＡＰＤＣ信号が
アクティブ状態になる少し前に、ＳＰＫＭＵＴＥ信号が
アクティブ状態になる。これにより、増幅器がターンオ
フする前にオーディオ出力をミューティングすることが
でき、よって、パワーダウンによって生じる生じるポッ
プ音及びスナップ音を除去することができる。
【００４２】コンピュータ・システムＳがパワーダウン
状態からウェイクアップ状態になると、ＰＯＷＥＲ信号
がアサートされる。インバータ４４０、４５４は、高レ
ベルの入力信号を論理的低レベルの出力信号に反転す
る。ダイオード４４４が順方向バイアスされるので、信
号が抵抗４４２をバイパスし、ＡＰＤＣ信号は比較的急
速に反転される。一方、ＳＰＫＭＵＴＥ信号は、インバ
ータ４５４の低レベル出力がダイオード４５８を逆バイ
アスして抵抗４５６とキャパシタ４６０、４６２が放電
回路を形成するので、比較的長い遅延時間の間保持され
る。このように、ＳＰＫＭＵＴＥ信号が反転されるより
も所定時間前に、ＡＰＤＣ信号が反転される。したがっ
て、ＳＰＫＭＵＴＥ信号がＰＯＷＥＲ信号が供給された
後にデアサートされるので、パワーアップによって生じ
るポップ音及びスナップ音が除去される。
状態からウェイクアップ状態になると、ＰＯＷＥＲ信号
がアサートされる。インバータ４４０、４５４は、高レ
ベルの入力信号を論理的低レベルの出力信号に反転す
る。ダイオード４４４が順方向バイアスされるので、信
号が抵抗４４２をバイパスし、ＡＰＤＣ信号は比較的急
速に反転される。一方、ＳＰＫＭＵＴＥ信号は、インバ
ータ４５４の低レベル出力がダイオード４５８を逆バイ
アスして抵抗４５６とキャパシタ４６０、４６２が放電
回路を形成するので、比較的長い遅延時間の間保持され
る。このように、ＳＰＫＭＵＴＥ信号が反転されるより
も所定時間前に、ＡＰＤＣ信号が反転される。したがっ
て、ＳＰＫＭＵＴＥ信号がＰＯＷＥＲ信号が供給された
後にデアサートされるので、パワーアップによって生じ
るポップ音及びスナップ音が除去される。
【００４３】図８には、残りの、電源及びドライバ回路
が、オーディオ電源制御ブロック４１２の出力に関連し
て示されている。
が、オーディオ電源制御ブロック４１２の出力に関連し
て示されている。
【００４４】図８の上方左側に示されているように、ダ
イオード５６８が、オーディオ増幅器５２０、５３０、
５５４に対して一方の方向に電流を供給するようにバッ
ク・バイアスされている。ダイオード５６８のアノード
端子は電源に供給されており、ダイオード５６８のカソ
ード端子は複数のデカップリング・キャパシタ４９６、
４９８、５５０、及びオーディオ増幅器５２０、５３
０、５５４の電源供給端子に接続されている。コンピュ
ータ・システムＳ全体に電源を変動的に供給している
間、ダイオード５６８は逆バイアスされて、デカップリ
ング・キャパシタ４９６〜５００及びオーディオ増幅器
５２０、５３０、５５４の電源供給端子を電源電圧ライ
ンから分離する。電源が遮断されると、ダイオード５６
８は、オーディオ・システム４００へ供給される電源電
圧を分離し、一方、デカップリング・キャパシタ４９６
〜５５０に充電されたエネルギは、オーディオ増幅器５
２０、５３０、５５４に供給され、それにより、オーデ
ィオ増幅器５２０、５３０、５５４への電源はゆっくり
と低下するので、オーディオ・ノイズを発生することな
く遮断制御を確実に実行することができる。
イオード５６８が、オーディオ増幅器５２０、５３０、
５５４に対して一方の方向に電流を供給するようにバッ
ク・バイアスされている。ダイオード５６８のアノード
端子は電源に供給されており、ダイオード５６８のカソ
ード端子は複数のデカップリング・キャパシタ４９６、
４９８、５５０、及びオーディオ増幅器５２０、５３
０、５５４の電源供給端子に接続されている。コンピュ
ータ・システムＳ全体に電源を変動的に供給している
間、ダイオード５６８は逆バイアスされて、デカップリ
ング・キャパシタ４９６〜５００及びオーディオ増幅器
５２０、５３０、５５４の電源供給端子を電源電圧ライ
ンから分離する。電源が遮断されると、ダイオード５６
８は、オーディオ・システム４００へ供給される電源電
圧を分離し、一方、デカップリング・キャパシタ４９６
〜５５０に充電されたエネルギは、オーディオ増幅器５
２０、５３０、５５４に供給され、それにより、オーデ
ィオ増幅器５２０、５３０、５５４への電源はゆっくり
と低下するので、オーディオ・ノイズを発生することな
く遮断制御を確実に実行することができる。
【００４５】図８の下方左側に示されているように、イ
ンバータ４６８からのＳＰＫＭＵＴＥ信号はＮＰＮトラ
ンジスタ５０４のベースに供給されており、該トランジ
スタのエミッタはアースされている。トランジスタ５０
４のコレクタは、プルアップ抵抗５０８、デカップリン
グ・キャパシタ５０６、及び増幅器５２０、５３０のボ
リューム制御入力に接続されている。トランジスタ５０
４のコレクタはまた、ヘッドフォンのボリューム（音
量）を調整するためのポテンショメータ５１０の一端に
接続されており、該ポテンショメータ５１０の他端はア
ースされている。ＳＰＫＭＵＴＥ信号がアサートされる
と、増幅器５２０、５３０のボリューム入力端子が低レ
ベルにクランプされ、それにより増幅器５２０、５３０
をミューティングする。
ンバータ４６８からのＳＰＫＭＵＴＥ信号はＮＰＮトラ
ンジスタ５０４のベースに供給されており、該トランジ
スタのエミッタはアースされている。トランジスタ５０
４のコレクタは、プルアップ抵抗５０８、デカップリン
グ・キャパシタ５０６、及び増幅器５２０、５３０のボ
リューム制御入力に接続されている。トランジスタ５０
４のコレクタはまた、ヘッドフォンのボリューム（音
量）を調整するためのポテンショメータ５１０の一端に
接続されており、該ポテンショメータ５１０の他端はア
ースされている。ＳＰＫＭＵＴＥ信号がアサートされる
と、増幅器５２０、５３０のボリューム入力端子が低レ
ベルにクランプされ、それにより増幅器５２０、５３０
をミューティングする。
【００４６】増幅器５２０、５３０それぞれのボリュー
ム制御入力は、コンピュータへ電源を変動的に供給する
間にノイズを除去する回路にも接続されている。図８に
おいて、ＰＯＷＥＲＧＯＯＤ信号が抵抗５７０に供給さ
れる。なお、抵抗５７０の他方の端子はキャパシタ５７
２の第１の端子に接続されている。キャパシタ５７２の
第２の端子はアースされている。ＲＣ結合５７０、５７
２は、電源６００によって生じたノイズに関連するＥＭ
Ｉが、オーディオ増幅器５２０、５３０を介して発生さ
れるのを防止する。キャパシタ５７２の第１の端子はＰ
チャンネルＭＯＳＦＥＴトランジスタ５７４のゲート端
子に接続されている。ＭＯＳＦＥＴ５７４のソース端子
はアースされており、ドレイン端子はオーディオ増幅器
５２０、５３０のそれぞれのボリューム入力端子に接続
されている。さらに、デカップリング・キャパシタ５７
６がオーディオ増幅器５２０、５３０のそれぞれのボリ
ューム入力端子に接続されており、該キャパシタ５７６
の他方の端子がアースされている。ＭＯＳＦＥＴ５７４
は、フィリップス・セミコンダクタ社等の多数の製造業
者から入手可能なＪ１７６を用いることが好ましい。Ｍ
ＯＳＦＥＴ５７４は、ＰＯＷＥＲＧＯＯＤ信号のＴＴＬ
レベルを、オーディオ増幅器５２０、５３０が必要とす
る内部バイアスから分離する。ＰＯＷＥＲＧＯＯＤ信号
がデアサートされると、ＭＯＳＦＥＴ５７４が導通状態
となり、オーディオ・システムをミューティングするた
めに、オーディオ増幅器５２０、５３０のＤＣボリュー
ム制御電圧を０．３Ｖ以下にする。
ム制御入力は、コンピュータへ電源を変動的に供給する
間にノイズを除去する回路にも接続されている。図８に
おいて、ＰＯＷＥＲＧＯＯＤ信号が抵抗５７０に供給さ
れる。なお、抵抗５７０の他方の端子はキャパシタ５７
２の第１の端子に接続されている。キャパシタ５７２の
第２の端子はアースされている。ＲＣ結合５７０、５７
２は、電源６００によって生じたノイズに関連するＥＭ
Ｉが、オーディオ増幅器５２０、５３０を介して発生さ
れるのを防止する。キャパシタ５７２の第１の端子はＰ
チャンネルＭＯＳＦＥＴトランジスタ５７４のゲート端
子に接続されている。ＭＯＳＦＥＴ５７４のソース端子
はアースされており、ドレイン端子はオーディオ増幅器
５２０、５３０のそれぞれのボリューム入力端子に接続
されている。さらに、デカップリング・キャパシタ５７
６がオーディオ増幅器５２０、５３０のそれぞれのボリ
ューム入力端子に接続されており、該キャパシタ５７６
の他方の端子がアースされている。ＭＯＳＦＥＴ５７４
は、フィリップス・セミコンダクタ社等の多数の製造業
者から入手可能なＪ１７６を用いることが好ましい。Ｍ
ＯＳＦＥＴ５７４は、ＰＯＷＥＲＧＯＯＤ信号のＴＴＬ
レベルを、オーディオ増幅器５２０、５３０が必要とす
る内部バイアスから分離する。ＰＯＷＥＲＧＯＯＤ信号
がデアサートされると、ＭＯＳＦＥＴ５７４が導通状態
となり、オーディオ・システムをミューティングするた
めに、オーディオ増幅器５２０、５３０のＤＣボリュー
ム制御電圧を０．３Ｖ以下にする。
【００４７】図８の下方右側に示されているように、左
側オーディオ（ＡＵＤＩＯ Ｌ）信号が増幅器５２０の
入力端子に供給されて、該増幅器が左側ヘッドフォン出
力（ＬＨＰＯＵＴ）を出力し、右側オーディオ（ＡＵＤ
ＩＯ Ｒ）信号が増幅器５３０の入力端子に供給され
て、該増幅器が右側ヘッドフォン出力（ＲＨＰＯＵＴ）
を出力する。増幅器５２０の出力は抵抗５２２の一方の
端子に接続され、該抵抗５２２の他方の端子はデカップ
リング・キャパシタ５２４及びＡＣカップリング・キャ
パシタ５２６に接続されている。キャパシタ５２６の他
方の端子はヘッドフォン・ジャック４２４の左側ヘッド
フォン入力端子に接続されている。同様に、増幅器５３
０の出力端子は抵抗５３２の一方の端子に接続され、該
抵抗５３２の他方の端子はデカップリング・キャパシタ
５３４及びＡＣカップリング・キャパシタ５３６に接続
されている。ＡＣカップリング・キャパシタ５３６の
は、ヘッドフォン・ジャック４２４の右側ヘッドフォン
入力端子に接続されている。
側オーディオ（ＡＵＤＩＯ Ｌ）信号が増幅器５２０の
入力端子に供給されて、該増幅器が左側ヘッドフォン出
力（ＬＨＰＯＵＴ）を出力し、右側オーディオ（ＡＵＤ
ＩＯ Ｒ）信号が増幅器５３０の入力端子に供給され
て、該増幅器が右側ヘッドフォン出力（ＲＨＰＯＵＴ）
を出力する。増幅器５２０の出力は抵抗５２２の一方の
端子に接続され、該抵抗５２２の他方の端子はデカップ
リング・キャパシタ５２４及びＡＣカップリング・キャ
パシタ５２６に接続されている。キャパシタ５２６の他
方の端子はヘッドフォン・ジャック４２４の左側ヘッド
フォン入力端子に接続されている。同様に、増幅器５３
０の出力端子は抵抗５３２の一方の端子に接続され、該
抵抗５３２の他方の端子はデカップリング・キャパシタ
５３４及びＡＣカップリング・キャパシタ５３６に接続
されている。ＡＣカップリング・キャパシタ５３６の
は、ヘッドフォン・ジャック４２４の右側ヘッドフォン
入力端子に接続されている。
【００４８】図８の上方右側には、内部スピーカ５５６
用の増幅器５５４に関連するサポート回路が示されてい
る。インバータ４６８からのＳＰＫＭＵＴＥ信号は、Ｎ
ＰＮトランジスタ５５２のベース端子に接続されてお
り、該トランジスタのエミッタ端子はアースされてい
る。該トランジスタ５５２のコレクタ端子は増幅器５５
４のボリューム制御入力端子に接続されており、それに
より、ＳＰＫＭＵＴＥ信号がアサートされると、増幅器
５５４をミューティングすることができる。増幅器５５
４のボリューム制御入力端子はさらに、ポテンショメー
タ５１２、キャパシタ５１４、抵抗５１６の組み合わせ
に接続されており、該組み合わせは、増幅器５５４がミ
ューティングされるべきではないときに、スピーカの音
量を調整するためのものである。
用の増幅器５５４に関連するサポート回路が示されてい
る。インバータ４６８からのＳＰＫＭＵＴＥ信号は、Ｎ
ＰＮトランジスタ５５２のベース端子に接続されてお
り、該トランジスタのエミッタ端子はアースされてい
る。該トランジスタ５５２のコレクタ端子は増幅器５５
４のボリューム制御入力端子に接続されており、それに
より、ＳＰＫＭＵＴＥ信号がアサートされると、増幅器
５５４をミューティングすることができる。増幅器５５
４のボリューム制御入力端子はさらに、ポテンショメー
タ５１２、キャパシタ５１４、抵抗５１６の組み合わせ
に接続されており、該組み合わせは、増幅器５５４がミ
ューティングされるべきではないときに、スピーカの音
量を調整するためのものである。
【００４９】増幅器５５４のボリューム制御入力はさら
に、コンピュータに電源を変動的に供給する期間にノイ
ズを除去するための回路に接続されている。図８の上方
右側に示されているように、ＰＯＷＥＲＧＯＯＤ信号は
抵抗５６０の一方の端子に供給され、該抵抗５６０の他
方の端子はキャパシタ５６２の一方の端子に接続されて
いる。キャパシタ５６２の他方の端子はアースされてい
る。ＲＣ結合５６０、５６２は、電源６００から生じた
ノイズに関連するＥＭＩがオーディオ増幅器５５４を介
して出力されるのを防止する。キャパシタ５６２の一方
の端子は、ＰチャンネルＭＯＳＦＥＴトランジスタ５６
４のゲート端子に接続され、該ＭＯＳＦＥＴ５６４のソ
ース端子はアースされており、ドレイン端子はオーディ
オ増幅器５５４のボリューム入力端子に接続されてい
る。さらに、デカップリング・キャパシタ５６６がオー
ディオ増幅器５５４のボリューム入力端子の一方の端子
に接続されており、該キャパシタ５６６の他方の端子は
アースされている。ＭＯＳＦＥＴ５６４は、フィリップ
ス・セミコンダクタ社等の多数の製造業者から入手可能
なＪＩ７６を用いることが好ましい。ＦＥＴ５６６は、
ＰＯＷＥＲＧＯＯＤ信号のＴＴＬレベルを、オーディオ
増幅器５２０、５３０が必要とする内部バイアスから分
離する。コンピュータがターンオフされると、ＰＯＷＥ
ＲＧＯＯＤ信号がデアサートされ、それにより、ＭＯＳ
ＦＥＴ５６４が導通し、オーディオ増幅器５５４のＤＣ
ボリューム制御電圧を０．３Ｖ以下にして、オーディオ
・システムをミューティングする。
に、コンピュータに電源を変動的に供給する期間にノイ
ズを除去するための回路に接続されている。図８の上方
右側に示されているように、ＰＯＷＥＲＧＯＯＤ信号は
抵抗５６０の一方の端子に供給され、該抵抗５６０の他
方の端子はキャパシタ５６２の一方の端子に接続されて
いる。キャパシタ５６２の他方の端子はアースされてい
る。ＲＣ結合５６０、５６２は、電源６００から生じた
ノイズに関連するＥＭＩがオーディオ増幅器５５４を介
して出力されるのを防止する。キャパシタ５６２の一方
の端子は、ＰチャンネルＭＯＳＦＥＴトランジスタ５６
４のゲート端子に接続され、該ＭＯＳＦＥＴ５６４のソ
ース端子はアースされており、ドレイン端子はオーディ
オ増幅器５５４のボリューム入力端子に接続されてい
る。さらに、デカップリング・キャパシタ５６６がオー
ディオ増幅器５５４のボリューム入力端子の一方の端子
に接続されており、該キャパシタ５６６の他方の端子は
アースされている。ＭＯＳＦＥＴ５６４は、フィリップ
ス・セミコンダクタ社等の多数の製造業者から入手可能
なＪＩ７６を用いることが好ましい。ＦＥＴ５６６は、
ＰＯＷＥＲＧＯＯＤ信号のＴＴＬレベルを、オーディオ
増幅器５２０、５３０が必要とする内部バイアスから分
離する。コンピュータがターンオフされると、ＰＯＷＥ
ＲＧＯＯＤ信号がデアサートされ、それにより、ＭＯＳ
ＦＥＴ５６４が導通し、オーディオ増幅器５５４のＤＣ
ボリューム制御電圧を０．３Ｖ以下にして、オーディオ
・システムをミューティングする。
【００５０】この実施例においては、右側オーディオ信
号は抵抗５４６及びキャパシタ５４８に供給されてい
る。該右側オーディオ信号は、キャパシタ５５０を介し
て増幅器５５４の入力端子に交流的に結合されている。
増幅器５５４の出力はスピーカ５５６に供給され、ユー
ザにオーディオ情報を伝達する。この実施例において
は、ノモラル・スピーカ・システムに関連して説明した
が、ステレオ・スピーカ・システムにおいても適用でき
ることは明らかであり、この場合、右側オーディオ信号
を処理する増幅器５５４とともに、左側オーディオ信号
を処理する第２の増幅器を用いることになる。
号は抵抗５４６及びキャパシタ５４８に供給されてい
る。該右側オーディオ信号は、キャパシタ５５０を介し
て増幅器５５４の入力端子に交流的に結合されている。
増幅器５５４の出力はスピーカ５５６に供給され、ユー
ザにオーディオ情報を伝達する。この実施例において
は、ノモラル・スピーカ・システムに関連して説明した
が、ステレオ・スピーカ・システムにおいても適用でき
ることは明らかであり、この場合、右側オーディオ信号
を処理する増幅器５５４とともに、左側オーディオ信号
を処理する第２の増幅器を用いることになる。
【００５１】コンピュータ・システムＳが通常の節電パ
ワーダウン状態からパワーアップされると、ＡＰＤＣ信
号がアクティブ状態となっている時間よりも長い間、Ｓ
ＰＫＭＵＴＥ信号がアクティブ状態となるので、増幅器
はターンオンされつつある期間中、ミューティングされ
る。コンピュータ・システムＳが節電動作期間中にパワ
ーダウンされる場合に、ＡＰＤＣ信号がアクティブ状態
になる前にＳＰＫＭＵＴＥ信号がアクティブ状態になっ
て、オーディオ増幅器から電力が遮断される前にミュー
ティングすることができることも、明らかであろう。し
たがって、コンピュータ・システムＳをウェイクアップ
するか、またはスリープ状態にする場合に生じるポップ
音及びスナップ音は、ディジタル制御ピンを最小数だけ
用いて実行される上記したような制御により、除去でき
る。
ワーダウン状態からパワーアップされると、ＡＰＤＣ信
号がアクティブ状態となっている時間よりも長い間、Ｓ
ＰＫＭＵＴＥ信号がアクティブ状態となるので、増幅器
はターンオンされつつある期間中、ミューティングされ
る。コンピュータ・システムＳが節電動作期間中にパワ
ーダウンされる場合に、ＡＰＤＣ信号がアクティブ状態
になる前にＳＰＫＭＵＴＥ信号がアクティブ状態になっ
て、オーディオ増幅器から電力が遮断される前にミュー
ティングすることができることも、明らかであろう。し
たがって、コンピュータ・システムＳをウェイクアップ
するか、またはスリープ状態にする場合に生じるポップ
音及びスナップ音は、ディジタル制御ピンを最小数だけ
用いて実行される上記したような制御により、除去でき
る。
【００５２】さらに、コンピュータ・システムＳ全体の
ターンオン及びターンオフの期間中に発生するポップ
音、スナップ音またはクリック音もまた、除去すること
ができる。電源遮断においては、ダイオード５６８が、
電源電圧ラインをデカップリング・キャパシタ４９６〜
５００及びオーディオ増幅器５２０、５３０、５５４へ
の電圧入力端子から分離する。デカップリング・キャパ
シタ４９６〜５００に充電されたエネルギはオーディオ
増幅器５２０、５３０、５５４に供給され、各増幅器へ
の電源電圧がゆっくりと低下する。その結果、オーディ
オ増幅器５２０、５３０、５５４の遮断が指令される。
さらに、ＰＯＷＥＲＧＯＯＤ信号がデアサートされて電
源電圧がもはや動作電圧範囲にないことが示されると、
ＦＥＴ５６４、５７４は、それぞれのＤＣボリューム制
御入力端子を介してオーディオ増幅器５２０、５３０、
５５４を直ちにミューティングする。したがって、オー
ディオ・システムは、ＡＣ電源電圧が供給された後及び
遮断された後の短い期間、効果的にミューティングされ
る。ミューティングの制御と、供給電圧及びオーディオ
増幅器の分離との組み合わせにより、コンピュータ・シ
ステムの電源変動によって生じるポップ音、クリック音
またはスナップ音を除去することができる、低価格の装
置を提供することができる。
ターンオン及びターンオフの期間中に発生するポップ
音、スナップ音またはクリック音もまた、除去すること
ができる。電源遮断においては、ダイオード５６８が、
電源電圧ラインをデカップリング・キャパシタ４９６〜
５００及びオーディオ増幅器５２０、５３０、５５４へ
の電圧入力端子から分離する。デカップリング・キャパ
シタ４９６〜５００に充電されたエネルギはオーディオ
増幅器５２０、５３０、５５４に供給され、各増幅器へ
の電源電圧がゆっくりと低下する。その結果、オーディ
オ増幅器５２０、５３０、５５４の遮断が指令される。
さらに、ＰＯＷＥＲＧＯＯＤ信号がデアサートされて電
源電圧がもはや動作電圧範囲にないことが示されると、
ＦＥＴ５６４、５７４は、それぞれのＤＣボリューム制
御入力端子を介してオーディオ増幅器５２０、５３０、
５５４を直ちにミューティングする。したがって、オー
ディオ・システムは、ＡＣ電源電圧が供給された後及び
遮断された後の短い期間、効果的にミューティングされ
る。ミューティングの制御と、供給電圧及びオーディオ
増幅器の分離との組み合わせにより、コンピュータ・シ
ステムの電源変動によって生じるポップ音、クリック音
またはスナップ音を除去することができる、低価格の装
置を提供することができる。
【００５３】上記した本発明の説明は例示的かつ説明的
なものであり、サイズ、形状、材料、構成要素、回路要
素、ワイヤ接続及び接続端子、並びに図示された回路及
び構造並びに動作方法の詳細についての種々の変形が、
本発明の技術思想から逸脱することなく可能であること
が明らかである。
なものであり、サイズ、形状、材料、構成要素、回路要
素、ワイヤ接続及び接続端子、並びに図示された回路及
び構造並びに動作方法の詳細についての種々の変形が、
本発明の技術思想から逸脱することなく可能であること
が明らかである。
【図１】本発明によるオーディオ・システムを備えたコ
ンピュータ・システムのブロック図である。
ンピュータ・システムのブロック図である。
【図２】本発明のオーディオ・システムのブロック図で
ある。
ある。
【図３】コンピュータに電源を変動的に供給するときに
発生するノイズを除去するための、オーディオ・サブシ
ステムの第１の実施例の該略図である。
発生するノイズを除去するための、オーディオ・サブシ
ステムの第１の実施例の該略図である。
【図４】図３の回路の動作を示しているタイミング図で
ある。
ある。
【図５】コンピュータに電源を変動的に供給するときに
発生するノイズを除去するための、オーディオ・サブシ
ステムの第２の実施例の該略図である。
発生するノイズを除去するための、オーディオ・サブシ
ステムの第２の実施例の該略図である。
【図６】コンピュータに電源を変動的に供給するときに
発生するノイズを除去するための、オーディオ・サブシ
ステムの第３の実施例の該略図である。
発生するノイズを除去するための、オーディオ・サブシ
ステムの第３の実施例の該略図である。
【図７】コンピュータが電源セーブ・モードに入るかま
たは出るときにノイズを除去するための、オーディオ・
システムの第４の実施例の部分の概略図である。
たは出るときにノイズを除去するための、オーディオ・
システムの第４の実施例の部分の概略図である。
【図８】電源周期的供給中、及び電源セーブ・モードへ
の入出中にノイズを除去するための、オーディオ・シス
テムの第４の実施例の別の部分の概略図である。
の入出中にノイズを除去するための、オーディオ・シス
テムの第４の実施例の別の部分の概略図である。
───────────────────────────────────────────────────── フロントページの続き (71)出願人 591030868 20555 Ｓｔａｔｅ Ｈｉｇｈｗａｙ 249，Ｈｏｕｓｔｏｎ，Ｔｅｘａｓ 77070，Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏ ｆ Ａｍｅｒｉｃａ
Claims (20)
- 【請求項１】 コンピュータ・システムにおいて、 プロセッサと、 前記プロセッサに接続されたディスプレイと、 前記プロセッサに接続されたディスクと、 前記プロセッサに接続されたキーボードと、 前記プロセッサに接続され、オーディオ信号を発生する
ための符号／復号器（コーデック）と、 前記コンピュータ・システムに電力を供給するための電
源であって、該電源からの電力の適正状態を示すステー
タス信号を有している電源と、 前記ステータス信号を受け取るよう結合された遅延発生
器であって、前記ステータス信号のアサートから所定の
時間後にアサートされ、該ステータス信号がデアサート
されると同時にデアサートされる出力を有する遅延発生
器と、 前記オーディオ信号を増幅するための増幅器であって、
電源入力を有し、かつ利得ファクタを受け取るよう構成
された増幅器と、 前記遅延発生器の出力及び前記増幅器に接続されて、該
増幅器に利得ファクタを供給する利得制御回路であっ
て、前記遅延発生器の出力のアサートが生じるときに前
記増幅器をミューティングするために、該増幅器の利得
をゼロにし、それ以外の場合は利得ファクタでオーディ
オ信号を増幅するように、前記増幅器を制御するための
利得制御回路と、 前記電源と前記増幅器の電源入力端子との間に接続され
た電源スイッチであって、電力が前記電源からのみ前記
増幅器の電源入力端子に供給されるようにする電源スイ
ッチと、 前記増幅器の電源入力端子に接続されたエネルギ・レゾ
ルバとを備えていることを特徴とするコンピュータ・シ
ステム。 - 【請求項２】 請求項１記載のコンピュータ・システム
において、前記遅延発生器は、前記ステータス信号に結
合される第１の入力端子と、抵抗とキャパシタンスとに
接続された第２の入力端子とを有するＡＮＤゲートを備
えていることを特徴とするコンピュータ・システム。 - 【請求項３】 請求項２記載のコンピュータ・システム
において、前記所定の時間は、前記抵抗とキャパシタン
スとによって定められることを特徴とするコンピュータ
・システム。 - 【請求項４】 請求項１記載のコンピュータ・システム
において、前記エネルギ・レゾルバは、１または複数の
キャパシタンスで構成されていることを特徴とするコン
ピュータ・システム。 - 【請求項５】 請求項１記載のコンピュータ・システム
において、前記増幅器は、前記オーディオ信号を受け取
るオーディオ入力端子を有し、該システムはさらに、前
記オーディオ信号と前記オーディオ入力端子との間に接
続されたローパス・フィルタを備えていることを特徴と
するコンピュータ・システム。 - 【請求項６】 請求項５記載のコンピュータ・システム
において、前記ローパス・フィルタは、 第１及び第２の端子を有し、該第１の端子が前記オーデ
ィオ入力端子に接続された第１の抵抗と、 第１の端子と第２の端子を有する第２の抵抗と、第１の
端子と第２の端子を有する第１のキャパシタンスとであ
って、これらの第１の端子が前記第１の抵抗の前記第２
の端子に接続され、これら第２の端子がアースに接続さ
れている第２の抵抗及び第１のキャパシタンスと、 前記第１の抵抗の前記第２の端子に接続された第１の端
子と、前記増幅器の前記オーディオ入力端子に接続され
た第２の端子とを有する第２のキャパシタンスとを備え
ていることを特徴とするコンピュータ・システム。 - 【請求項７】 請求項１記載のコンピュータ・システム
において、該システムはさらに、前記ステータス信号と
前記ミューティング・スイッチの制御入力端子との間に
接続された電磁的干渉フィルタを備えていることを特徴
とするコンピュータ・システム。 - 【請求項８】 請求項７記載のコンピュータ・システム
において、前記干渉フィルタは、 前記ステータス信号に結合された第１の端子と前記ミュ
ーティング・スイッチの制御入力端子に接続された第２
の端子とを有する抵抗と、 前記ミューティング・スイッチの制御入力端子に接続さ
れた第１の端子とアースに接続された第２の端子とを有
するキャパシタと、を備えていることを特徴とするコン
ピュータ・システム。 - 【請求項９】 請求項１記載のコンピュータ・システム
において、前記電源スイッチは、カソードとアノードと
を有するダイオードを備え、該アノードは前記電源に接
続され、前記カソードは前記増幅器の電源入力端子に接
続されていることを特徴とするコンピュータ・システ
ム。 - 【請求項１０】 請求項１記載のコンピュータ・システ
ムにおいて、前記コーディックはさらに第２のオーディ
オ信号を発生し、該システムはさらに、前記第２のオー
ディオ信号を増幅する第２の増幅器であって、電源入力
端子を有し、かつ第２の利得ファクタを受け取るよう構
成されている第２の増幅器と、 前記遅延発生器の出力端子と前記第２の増幅器とに接続
されて、該第２の増幅器に利得ファクタを供給する第２
の利得制御回路であって、前記遅延発生器の出力がアサ
ートされたときに前記第２の増幅器の利得をゼロにして
該第２の増幅器をミューティングし、それ以外の場合に
前記第２の増幅器が第２の利得ファクタで前記第２のオ
ーディオ信号を増幅するように、制御する第２の利得制
御回路と、 前記電源と前記第２の増幅器の電源入力端子との間に接
続された第２の電源スイッチであって、前記電源からの
み前記第２の増幅器の電源入力端子に電力を供給するよ
うにするための第２の電源スイッチと、 前記第２の増幅器の電源入力端子に接続された第２のエ
ネルギ・レゾルバとを備えていることを特徴とするコン
ピュータ・システム。 - 【請求項１１】 コンピュータ・システムにおいて、 プロセッサと、 前記プロセッサに接続されたディスプレイと、 前記プロセッサに接続されたディスクと、 前記プロセッサに接続されたキーボードと、 前記プロセッサに接続され、オーディオ信号を発生する
ためのコーデックと、 前記コンピュータ・システムに電力を供給するための電
源であって、該電源からの電力の適正状態を示すステー
タス信号を有している電源と、 前記ステータス信号を受け取るよう結合された遅延発生
器であって、前記ステータス信号のアサートから所定の
時間後にアサートされ、該ステータス信号がデアサート
されると同時にデアサートされる出力を有する遅延発生
器と、 前記オーディオ信号を増幅するための増幅器であって、
電源入力端子を有し、かつ利得ファクタを受け取るよう
構成された増幅器と、 前記電源と前記増幅器の電圧入力端子との間に接続され
た電源スイッチであって、前記電源からのみ前記増幅器
の電圧入力端子に電力を供給するようにするための第２
の電源スイッチと、 前記第増幅器の電圧入力端子に接続されたエネルギ・レ
ゾルバと、 前記遅延発生器の出力端子に接続されたミューティング
・スイッチであって、前記増幅器のボリューム制御入力
端子に接続された出力端子を有し、前記遅延発生器の出
力のアサートが生じたときに該増幅器をミューティング
するためのミューティング・スイッチとを備えているこ
とを特徴とするコンピュータ・システム。 - 【請求項１２】 請求項１記載のコンピュータ・システ
ムにおいて、前記遅延発生器は、前記ステータス信号に
結合される第１の入力端子と、抵抗とキャパシタンスと
に接続された第２の入力端子とを有するＡＮＤゲートを
備えていることを特徴とするコンピュータ・システム。 - 【請求項１３】 請求項１２記載のコンピュータ・シス
テムにおいて、前記所定の時間は、前記抵抗とキャパシ
タンスとによって定められることを特徴とするコンピュ
ータ・システム。 - 【請求項１４】 請求項１記載のコンピュータ・システ
ムにおいて、前記エネルギ・レゾルバは、１または複数
のキャパシタンスで構成されていることを特徴とするコ
ンピュータ・システム。 - 【請求項１５】 請求項１記載のコンピュータ・システ
ムにおいて、前記増幅器は、前記オーディオ信号を受け
取るオーディオ入力端子を有し、該システムはさらに、
前記オーディオ信号と前記オーディオ入力端子との間に
接続されたローパス・フィルタを備えていることを特徴
とするコンピュータ・システム。 - 【請求項１６】 請求項５記載のコンピュータ・システ
ムにおいて、前記ローパス・フィルタは、 第１及び第２の端子を有し、該第１の端子が前記オーデ
ィオ入力端子に接続された第１の抵抗と、 第１の端子と第２の端子を有する第２の抵抗と、第１の
端子と第２の端子を有する第１のキャパシタンスとであ
って、これらの第１の端子が前記第１の抵抗の前記第２
の端子に接続され、これら第２の端子がアースに接続さ
れている第２の抵抗及び第１のキャパシタンスと、 前記第１の抵抗の前記第２の端子に接続された第１の端
子と、前記増幅器の前記オーディオ入力端子に接続され
た第２の端子とを有する第２のキャパシタンスとを備え
ていることを特徴とするコンピュータ・システム。 - 【請求項１７】 請求項１記載のコンピュータ・システ
ムにおいて、該システムはさらに、前記ステータス信号
と前記ミューティング・スイッチの制御入力端子との間
に接続された電磁的干渉フィルタを備えていることを特
徴とするコンピュータ・システム。 - 【請求項１８】 請求項７記載のコンピュータ・システ
ムにおいて、前記干渉フィルタは、 前記ステータス信号に結合された第１の端子と前記ミュ
ーティング・スイッチの制御入力端子に接続された第２
の端子とを有する抵抗と、 前記ミューティング・スイッチの制御入力端子に接続さ
れた第１の端子とアースに接続された第２の端子とを有
するキャパシタと、 を備えていることを特徴とするコンピュータ・システ
ム。 - 【請求項１９】 請求項１記載のコンピュータ・システ
ムにおいて、前記電源スイッチは、カソードとアノード
とを有するダイオードを備え、該アノードは前記電源に
接続され、前記カソードは前記増幅器の電源入力端子に
接続されていることを特徴とするコンピュータ・システ
ム。 - 【請求項２０】 請求項１記載のコンピュータ・システ
ムにおいて、前記コーディックはさらに第２のオーディ
オ信号を発生し、該システムはさらに、 前記第２のオーディオ信号を増幅する第２の増幅器であ
って、電源入力端子を有し、第２の利得ファクタを受け
取るよう構成されている第２の増幅器と、 前記電源と前記第２の増幅器の電源入力端子との間に接
続された第２の電源スイッチであって、前記電源からの
み前記第２の増幅器の電源入力端子に電力を供給するよ
うにするための第２の電源スイッチと、 前記第２の増幅器の電源入力端子に接続された第２のエ
ネルギ・レゾルバと、 前記遅延発生回路の出力端子に接続された制御入力端子
と前記第２の増幅器のボリューム制御入力端子に接続さ
れた出力端子とを有する第２のミューティング・スイッ
チであって、前記遅延発生回路の出力のアサートが生じ
たときに前記第２の増幅器をミューティングする第２の
ミューティング・スイッチとを備えていることを特徴と
するコンピュータ・システム。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US591220 | 1996-01-17 | ||
| US08/591,220 US5734729A (en) | 1996-01-17 | 1996-01-17 | Apparatus for eliminating audio noise when power is cycled to a computer |
| US08/612,755 US5768601A (en) | 1996-01-17 | 1996-03-08 | Apparatus for eliminating audio noise when power is cycled to a computer |
| US612755 | 1996-03-08 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH09251374A true JPH09251374A (ja) | 1997-09-22 |
| JPH09251374A5 JPH09251374A5 (ja) | 2005-10-27 |
| JP3742474B2 JP3742474B2 (ja) | 2006-02-01 |
Family
ID=27081084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00694397A Expired - Fee Related JP3742474B2 (ja) | 1996-01-17 | 1997-01-17 | オーディオ装置を有するコンピュータ・システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5768601A (ja) |
| EP (1) | EP0785501B1 (ja) |
| JP (1) | JP3742474B2 (ja) |
| DE (1) | DE69736338T2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000112628A (ja) * | 1998-10-02 | 2000-04-21 | Nec Gumma Ltd | スピーカ内蔵キーボード装置およびスピーカ駆動中断再開方法 |
| JP2002034091A (ja) * | 2000-04-19 | 2002-01-31 | Thomson Multimedia | オーディオアンプを有する電子デバイスおよび電子デバイスの制御方法 |
| KR20030007274A (ko) * | 2002-11-16 | 2003-01-23 | 최현용 | 타임 딜레이 리모트 콘트롤러 및 제어 방법 |
| KR100648584B1 (ko) * | 2004-10-18 | 2006-11-24 | 모노리틱 파워 시스템즈 | 고효율 오디오 증폭기를 위한 방법 |
| JP2010016795A (ja) * | 2008-07-04 | 2010-01-21 | Twinhead Internatl Corp | ポップノイズ低減機能を有するオーディオ出力装置 |
| JP2018113629A (ja) * | 2017-01-13 | 2018-07-19 | オンキヨー株式会社 | 音楽再生装置 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6216052B1 (en) | 1996-10-23 | 2001-04-10 | Advanced Micro Devices, Inc. | Noise elimination in a USB codec |
| JPH10307653A (ja) * | 1997-05-09 | 1998-11-17 | Toshiba Corp | コンピュータシステムおよびサウンドコントローラ並びにそれらに適用されるパワーダウン制御方法 |
| US6366764B1 (en) * | 1998-05-08 | 2002-04-02 | Industrial Technology Research Institute | Wireless transmitter/receiver utilizing DSSS technology |
| US6118336A (en) * | 1998-10-30 | 2000-09-12 | Intersil Corporation | Start-up circuit for self oscillating class D modulator |
| EP1154568A3 (en) | 2000-04-19 | 2005-08-10 | THOMSON multimedia | Electronics devices comprising an audio amplifier and methods for controlling such electronic devices |
| CN1214518C (zh) * | 2001-02-10 | 2005-08-10 | 深圳赛意法微电子有限公司 | 用于音频放大器的关机噪声抑制电路 |
| DE60224985T2 (de) | 2002-05-10 | 2009-01-29 | Texas Instruments Inc., Dallas | Verfahren und Vorrichtung zum Unterbinden von Einschaltgeräuschen am Ausgang eines Funktelefonhörers |
| US20060023896A1 (en) * | 2004-07-28 | 2006-02-02 | Ginsberg Mark G | Apparatus and method for controlling output signals from an amplifier when changing state |
| US7739109B2 (en) * | 2005-01-12 | 2010-06-15 | Microsoft Corporation | System and process for muting audio transmission during a computer network-based, multi-party teleconferencing session |
| TWI265450B (en) * | 2005-02-03 | 2006-11-01 | Asustek Comp Inc | An audio signal switching apparatus |
| US8218793B2 (en) * | 2006-12-11 | 2012-07-10 | Mediatek Inc. | Apparatus and muting circuit |
| CN101211208A (zh) * | 2006-12-29 | 2008-07-02 | 鸿富锦精密工业（深圳）有限公司 | 电脑开关机噪音消除电路 |
| US20110102540A1 (en) * | 2009-11-03 | 2011-05-05 | Ashish Goyal | Filtering Auxiliary Audio from Vocal Audio in a Conference |
| CN102082983B (zh) * | 2009-11-26 | 2013-11-06 | 鸿富锦精密工业（深圳）有限公司 | 爆音抑制电路 |
| US9020161B2 (en) * | 2012-03-08 | 2015-04-28 | Harman International Industries, Incorporated | System for headphone equalization |
| US9020165B2 (en) * | 2012-10-09 | 2015-04-28 | Silicon Laboratories Inc. | Pop/click noise reduction circuitry for power-up and power-down of audio output circuitry |
| JP5669154B1 (ja) * | 2014-03-07 | 2015-02-12 | パナソニックＩｐマネジメント株式会社 | コードレス電話装置、コードレス電話システム及びデータ転送方法 |
| CN103888874B (zh) * | 2014-03-25 | 2017-04-05 | 建荣集成电路科技(珠海)有限公司 | 音频输入输出装置及音频输入输出方法 |
| CZ309394B6 (cs) * | 2015-02-11 | 2022-11-16 | Jan doc. Dr. Ing. Kyncl | Zapojení elektronických analogových výhybek pro aktivní reproduktorové soustavy |
| KR102511201B1 (ko) | 2017-09-27 | 2023-03-17 | 삼성전자주식회사 | 과전압으로부터 소자를 보호하기 위한 전자 회로 및 그것을 포함하는 전자 장치 |
| JP7532748B2 (ja) * | 2019-06-07 | 2024-08-14 | ヤマハ株式会社 | 音響装置および音響処理方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3828267A (en) * | 1972-05-27 | 1974-08-06 | Sony Corp | Muting circuit |
| JPS58118700A (ja) * | 1982-01-08 | 1983-07-14 | シャープ株式会社 | 音声出力機器の雑音防止制御装置 |
| US4441086A (en) * | 1982-05-13 | 1984-04-03 | General Motors Corporation | Audio system with orderly shutdown sequence |
| IT1215247B (it) * | 1985-03-13 | 1990-01-31 | Ates Componenti Elettron | Dispositivo e procedimento per azzerare un segnale di uscita in un amplificatore a commutazione. |
| US5043686A (en) * | 1989-03-14 | 1991-08-27 | Harman International Industries, Inc. | Adaptive power line noise filter and switch for audio reproduction equipment |
| US5144441A (en) * | 1989-03-23 | 1992-09-01 | Thomson Consumer Electronics, Inc. | Quieting receiver during power interruption |
| US5029005A (en) * | 1990-04-25 | 1991-07-02 | Rca Licensing Corporation | Apparatus for the muting of an audio power amplifier in a standby mode |
| JPH04160910A (ja) * | 1990-10-25 | 1992-06-04 | Pioneer Electron Corp | 保護回路 |
| US5224010A (en) * | 1991-08-21 | 1993-06-29 | Compaq Computer Corporation | Power supply supervisor with independent power-up delays and a system incorporating the same |
| US5208865A (en) * | 1991-12-23 | 1993-05-04 | Ford Motor Company | Muting circuit using common mode rejection of differential amplifier |
| KR940007852A (ko) * | 1992-09-16 | 1994-04-28 | 윤종용 | 씨디-롬 시스템의 디지탈 노이즈 음 제거회로 |
| JPH06261386A (ja) * | 1993-03-05 | 1994-09-16 | Pioneer Electron Corp | ミューティング制御回路 |
| US5424678A (en) * | 1994-02-02 | 1995-06-13 | Apple Computer, Inc. | Muting of computer sound system during power cycling |
| AU2471395A (en) * | 1994-05-10 | 1995-11-29 | Apple Computer, Inc. | A method and apparatus for controlling power for subsystems |
-
1996
- 1996-03-08 US US08/612,755 patent/US5768601A/en not_active Expired - Lifetime
-
1997
- 1997-01-17 JP JP00694397A patent/JP3742474B2/ja not_active Expired - Fee Related
- 1997-01-17 DE DE69736338T patent/DE69736338T2/de not_active Expired - Lifetime
- 1997-01-17 EP EP97300274A patent/EP0785501B1/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000112628A (ja) * | 1998-10-02 | 2000-04-21 | Nec Gumma Ltd | スピーカ内蔵キーボード装置およびスピーカ駆動中断再開方法 |
| JP2002034091A (ja) * | 2000-04-19 | 2002-01-31 | Thomson Multimedia | オーディオアンプを有する電子デバイスおよび電子デバイスの制御方法 |
| KR20030007274A (ko) * | 2002-11-16 | 2003-01-23 | 최현용 | 타임 딜레이 리모트 콘트롤러 및 제어 방법 |
| KR100648584B1 (ko) * | 2004-10-18 | 2006-11-24 | 모노리틱 파워 시스템즈 | 고효율 오디오 증폭기를 위한 방법 |
| JP2010016795A (ja) * | 2008-07-04 | 2010-01-21 | Twinhead Internatl Corp | ポップノイズ低減機能を有するオーディオ出力装置 |
| JP2018113629A (ja) * | 2017-01-13 | 2018-07-19 | オンキヨー株式会社 | 音楽再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0785501B1 (en) | 2006-07-19 |
| DE69736338D1 (de) | 2006-08-31 |
| EP0785501A3 (en) | 1998-03-11 |
| DE69736338T2 (de) | 2007-07-12 |
| US5768601A (en) | 1998-06-16 |
| EP0785501A2 (en) | 1997-07-23 |
| JP3742474B2 (ja) | 2006-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3742474B2 (ja) | オーディオ装置を有するコンピュータ・システム | |
| US5794057A (en) | Circuit for reducing audio amplifier noise during powering on and off | |
| US7949886B2 (en) | Power supply system for motherboard | |
| US9485568B2 (en) | Power management controller for drivers | |
| CN101309071B (zh) | 一种抑制音频功率放大器瞬态噪声的装置 | |
| TWI475814B (zh) | To prevent the sound generated by the audio output device | |
| US6408396B1 (en) | Method and apparatus for supporting wake-on voice and wake-on MIC technology | |
| JPH02181506A (ja) | オーディオ増幅器 | |
| US5734729A (en) | Apparatus for eliminating audio noise when power is cycled to a computer | |
| CN106878872B (zh) | 一种消除噪声信号的外围电路 | |
| US7259619B2 (en) | Amplifier circuit with reduced power-on transients and method thereof | |
| US6967468B2 (en) | Overvoltage and backflow current protection for a battery charger | |
| US7783912B2 (en) | Sequencing control circuit | |
| CN117917854A (zh) | 一种音频放大电路、板卡及电子设备 | |
| CN1034542C (zh) | 含有开关电路以在部分掉电时可确保正常工作的控制系统 | |
| US7856109B2 (en) | Audio signal switching apparatus | |
| CN223108341U (zh) | 一种计算机主板上的防止关机pop音电路 | |
| CN219936318U (zh) | 防爆音电路、防爆音系统及电子设备 | |
| CN2849831Y (zh) | 音箱噪音消除电路 | |
| CN223205803U (zh) | 一种计算机主板上的防止pop音电路 | |
| US20050202798A1 (en) | Method and circuit arrangement for switching an electronic circuit into a power-saving mode | |
| CN116055952B (zh) | 一种消除爆破音的开关电路、电子设备及使用方法 | |
| JP4465787B2 (ja) | オーディオ信号処理回路 | |
| JP3597151B2 (ja) | 電源オン・オフ時サウンドノイズミュート回路 | |
| CN214014505U (zh) | 一种消除音频设备pop声的电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |