JPH09251996A5 - - Google Patents

Info

Publication number
JPH09251996A5
JPH09251996A5 JP1996181297A JP18129796A JPH09251996A5 JP H09251996 A5 JPH09251996 A5 JP H09251996A5 JP 1996181297 A JP1996181297 A JP 1996181297A JP 18129796 A JP18129796 A JP 18129796A JP H09251996 A5 JPH09251996 A5 JP H09251996A5
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
semiconductor
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1996181297A
Other languages
English (en)
Other versions
JPH09251996A (ja
JP3565993B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP18129796A priority Critical patent/JP3565993B2/ja
Priority claimed from JP18129796A external-priority patent/JP3565993B2/ja
Publication of JPH09251996A publication Critical patent/JPH09251996A/ja
Publication of JPH09251996A5 publication Critical patent/JPH09251996A5/ja
Application granted granted Critical
Publication of JP3565993B2 publication Critical patent/JP3565993B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の名称】半導体装置及びその製造方法

Claims (19)

  1. 金属導電層又は半導体層を形成
    前記金属導電層又は前記半導体層を覆うように絶縁膜をCVD法により形成
    前記絶縁膜をエッチングしてコンタクトホールを形成すること特徴とする半導体装置の製造方法において、
    前記絶縁膜のエッチングレートが上層に行くに従って段階的に又は連続的に増加するように前記絶縁膜を形成することを特徴とする半導体装置の製造方法。
  2. 請求項1において、前記絶縁膜は、酸化珪素からなることを特徴とする半導体装置の製造方法。
  3. 請求項1または2において、rf出力を段階的に又は連続的に減少させることによって前記絶縁膜を形成することを特徴とする半導体装置の製造方法。
  4. 金属導電層又は半導体層を形成
    前記金属導電層又は前記半導体層を覆うように第1の絶縁膜をCVD法により形成
    前記第1の絶縁膜上に第2の絶縁膜をCVD法により形成し
    前記第1の絶縁膜及び前記第2の絶縁膜をエッチングしてコンタクトホールを形成すること特徴とする半導体装置の製造方法において、
    前記第2の絶縁膜のエッチングレートが上層に行くに従って段階的又は連続的に増加するように前記第2の絶縁膜を形成することを特徴とする半導体装置の製造方法。
  5. 請求項4において、前記第1の絶縁膜は、窒化珪素または酸化窒化珪素からなることを特徴とする半導体装置の製造方法。
  6. 請求項4または5において、前記第2の絶縁膜は、酸化珪素からなることを特徴とする半導体装置の製造方法。
  7. 請求項4乃至6のいずれか一において、rf出力を段階的に又は連続的に減少させることによって前記第2の絶縁膜を形成することを特徴とする半導体装置の製造方法。
  8. 請求項1乃至7のいずれか一において、前記CVD法はプラズマCVD法であることを特徴とする半導体装置の製造方法。
  9. 基板と、基板上に形成された絶縁膜と、を有する半導体装置において、
    前記絶縁膜は、配線を形成するためのコンタクトホールが形成されており、
    前記絶縁膜のエッチングレートは、上層に行くに従って段階的に又は連続的に増加していることを特徴とする半導体装置。
  10. 請求項9において、前記絶縁膜は、酸化珪素からなることを特徴とする半導体装置。
  11. 基板と、基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された第2の絶縁膜と、を有する半導体装置において、
    前記第1の絶縁膜および前記第2の絶縁膜は、配線を形成するためのコンタクトホールが形成されており、
    前記第2の絶縁膜のエッチングレートは、上層に行くに従って段階的に又は連続的に増加していることを特徴とする半導体装置。
  12. 請求項11において、前記第1の絶縁膜は、窒化珪素または酸化窒化珪素からなることを特徴とする半導体装置。
  13. 請求項11または12において、前記第2の絶縁膜は、酸化珪素からなること を特徴とする半導体装置。
  14. 基板と、基板上に形成された下地膜と、前記下地膜上に形成された半導体膜と、前記半導体膜上に形成されたゲイト絶縁膜と、前記ゲイト絶縁膜上に形成されたゲイト電極と、前記半導体膜及び前記ゲイト電極を覆うように形成された層間絶縁膜と、を有する半導体装置において、
    前記層間絶縁膜は、前記半導体膜または前記ゲイト電極に接続される配線を形成するためのコンタクトホールが形成されており、
    前記層間絶縁膜のエッチングレートは、上層に行くに従って段階的に又は連続的に増加していることを特徴とする半導体装置。
  15. 請求項14において、前記層間絶縁膜は、酸化珪素からなることを特徴とする半導体装置。
  16. 基板と、基板上に形成された下地膜と、前記下地膜上に形成された半導体膜と、前記半導体膜上に形成されたゲイト絶縁膜と、前記ゲイト絶縁膜上に形成されたゲイト電極と、前記半導体膜及び前記ゲイト電極を覆うように形成された第1の層間絶縁膜と、前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、を有する半導体装置において、
    前記第1の層間絶縁膜および前記第2の層間絶縁膜は、前記半導体膜または前記ゲイト電極に接続される配線を形成するためのコンタクトホールが形成されており、
    前記第2の層間絶縁膜のエッチングレートは、上層に行くに従って段階的に又は連続的に増加していることを特徴とする半導体装置。
  17. 請求項16において、前記第1の層間絶縁膜は、窒化珪素または酸化窒化珪素からなることを特徴とする半導体装置。
  18. 請求項16または17において、前記第2の層間絶縁膜は、酸化珪素からなる ことを特徴とする半導体装置。
  19. 請求項9乃至18のいずれか一において、前記コンタクトホールは、テーパー状であることを特徴とする半導体装置。
JP18129796A 1995-06-20 1996-06-20 半導体装置の製造方法 Expired - Fee Related JP3565993B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18129796A JP3565993B2 (ja) 1995-06-20 1996-06-20 半導体装置の製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP17680195 1995-06-20
JP7-176801 1995-06-20
JP2054096 1996-01-10
JP8-20540 1996-01-10
JP18129796A JP3565993B2 (ja) 1995-06-20 1996-06-20 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JPH09251996A JPH09251996A (ja) 1997-09-22
JPH09251996A5 true JPH09251996A5 (ja) 2004-07-08
JP3565993B2 JP3565993B2 (ja) 2004-09-15

Family

ID=27283088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18129796A Expired - Fee Related JP3565993B2 (ja) 1995-06-20 1996-06-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3565993B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411211B1 (en) 1999-07-22 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
JP2005011920A (ja) 2003-06-18 2005-01-13 Hitachi Displays Ltd 表示装置とその製造方法
WO2007011061A1 (en) 2005-07-22 2007-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007053355A (ja) * 2005-07-22 2007-03-01 Semiconductor Energy Lab Co Ltd 半導体装置
EP1863090A1 (en) 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2009053034A (ja) * 2007-08-27 2009-03-12 Mitsumi Electric Co Ltd 半導体圧力センサ及びその製造方法
JP6142166B2 (ja) * 2012-06-21 2017-06-07 株式会社Joled Tft基板の製造方法および有機el表示装置の製造方法
GB2539231B (en) * 2015-06-10 2017-08-23 Semblant Ltd Coated electrical assembly
GB201621177D0 (en) 2016-12-13 2017-01-25 Semblant Ltd Protective coating

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291064A (ja) * 1986-06-11 1987-12-17 Oki Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPS63131542A (ja) * 1986-11-20 1988-06-03 Nec Kansai Ltd 半導体装置の製造方法
JPS63112337U (ja) * 1987-01-12 1988-07-19
JPH02201940A (ja) * 1989-01-30 1990-08-10 Sumitomo Electric Ind Ltd 層間絶縁膜およびその製造方法
JP2842892B2 (ja) * 1989-07-04 1999-01-06 株式会社日立製作所 薄膜トランジスタとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置
JP2903134B2 (ja) * 1990-11-10 1999-06-07 株式会社 半導体エネルギー研究所 半導体装置
JP2947535B2 (ja) * 1991-03-27 1999-09-13 キヤノン株式会社 薄膜半導体装置及び受光素子及び光センサ
JPH05181159A (ja) * 1991-12-27 1993-07-23 Toshiba Corp アクティブマトリックス型液晶表示素子
JP3387977B2 (ja) * 1993-05-20 2003-03-17 株式会社半導体エネルギー研究所 絶縁膜の作製方法
JPH0778996A (ja) * 1993-09-07 1995-03-20 Sony Corp 表示素子基板用半導体装置の製造方法
JP3141979B2 (ja) * 1993-10-01 2001-03-07 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Similar Documents

Publication Publication Date Title
US6900501B2 (en) Silicon on insulator device with improved heat removal
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
JP2720796B2 (ja) 半導体装置の製造方法
JPH09251996A5 (ja)
TW429523B (en) Method of manufacturing semiconductor device
WO2003007355A3 (de) Verfahren zur herstellung von kontakten für integrierte schaltungen und halbleiterbauelement mit solchen kontakten
JPH0254960A (ja) 半導体装置の製造方法
KR100595461B1 (ko) 반도체 장치 제조방법
KR100511090B1 (ko) 모스페트트랜지스터의 금속배선 형성방법
US20020033503A1 (en) Electrode resistance improved MOSFET with source and drain regions reduced in size beyond lithography limit and method for making the same
KR980011860A (ko) 금속 배선 형성방법
JPS63237443A (ja) 半導体装置
KR960039148A (ko) 반도체 장치의 층간접속방법
JPS6321857A (ja) 半導体装置
KR970054402A (ko) 반도체소자의 제조방법
JPH09148436A (ja) 半導体装置及びその製造方法
KR950024264A (ko) 반도체장치의 금속배선시 콘택부 형성방법 및 구조
JPH03104140A (ja) 半導体装置
JPH0778783A (ja) 半導体装置
KR960026221A (ko) 반도체 소자 제조방법
KR20020048274A (ko) 반도체 소자의 플러그 형성 방법
KR960035981A (ko) 반도체 장치의 금속배선 콘택부 형성방법
KR960030373A (ko) 반도체 소자의 금속배선 제조방법
KR980005533A (ko) 텅스텐을 이용한 자기정렬 콘택 형성방법
KR950007028A (ko) 반도체 소자의 금속배선 적층방법