JPH09252063A

JPH09252063A - リードフレームおよびそれを用いた半導体集積回路装置ならびにその製造方法

Info

Publication number: JPH09252063A
Application number: JP8058142A
Authority: JP
Inventors: Noriyuki Takahashi; 典之高橋
Original assignee: Hitachi Ltd; Hitachi Yonezawa Electronics Co Ltd
Current assignee: Hitachi Ltd; Renesas Semiconductor Package and Test Solutions Co Ltd
Priority date: 1996-03-14
Filing date: 1996-03-14
Publication date: 1997-09-22

Abstract

(57)【要約】【課題】半導体集積回路装置におけるバンプ接続の安
定化を向上させる。【解決手段】バンプ２の表面形状に倣って形成された
球面凹部１ｄを備えかつ取り付け接合面１ｂから離れる
方向に変形されたバンプ接続部１ｃを有する外部リード
１ａが、薄膜配線シート７を介して素子搭載基板５の裏
面５ｂにおける基板外周部５ｃより内側５ｄに設けられ
ている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体製造技術に
おいて、特にバンプを介して実装基板に実装するリード
フレームおよびそれを用いた半導体集積回路装置ならび
にその製造方法に関する。

【０００２】

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。

【０００３】エレクトロニクス分野においては、電子機
器やそれを含む装置全体の小形化、あるいは高性能化が
要求され、これに対応するために半導体集積回路装置の
高速化や高集積化が図られている。

【０００４】その結果、半導体集積回路装置の多ピン化
や微細ピッチ化が急進展し、機能当たりの寸法も大幅に
縮小されつつある。

【０００５】前記要求に対応するパッケージ技術の一例
として、ＢＧＡ（Ball Grid Array)と称される半導体集
積回路装置が注目を浴びている。

【０００６】ここで、ＢＧＡは、半導体素子を搭載する
素子搭載基板または薄膜配線基板を有しており、半導体
素子搭載後、半導体素子とその周辺部が熱硬化性樹脂な
どによって封止されるものが多い。

【０００７】さらに、ＢＧＡにおける素子搭載基板はエ
ポキシ系の樹脂、また、薄膜配線基板はポリイミドなど
の樹脂によって形成され、素子搭載基板もしくは薄膜配
線基板がはんだなどによって形成されるバンプ（ボール
電極）を介してプリント基板などの実装基板に実装され
る。

【０００８】なお、ＢＧＡについては、例えば、日経Ｂ
Ｐ社、１９９３年５月３１日発行、香山晋、成瀬邦彦
（監）、「実践講座ＶＬＳＩパッケージング技術
（下）」、１７４頁に記載されている。

【０００９】

【発明が解決しようとする課題】ところが、前記した技
術においては、素子搭載基板、実装基板または薄膜配線
基板が樹脂によって形成されている場合が多いため、そ
の材料特性によって素子搭載基板や実装基板に反りが発
生することがある。

【００１０】また、素子搭載基板や実装基板または薄膜
配線基板の表面に形成された凹凸によってその平坦性を
欠く場合がある。

【００１１】さらに、バンプによって素子搭載基板と実
装基板とを、もしくは薄膜配線基板と実装基板とを接続
する場合、バンプの大きさや高さなどの均一性が悪い。

【００１２】その結果、バンプによって接続を行った際
に、バンプに接続不良が発生し、バンプを介した実装基
板への接続の安定化を図れないことが問題とされる。

【００１３】なお、薄膜化のニーズにより、バンプの径
も小径化しているため、バンプ接続の安定化がさらに困
難になることが問題とされる。

【００１４】本発明の目的は、バンプ接続の安定化を向
上させるリードフレームおよび半導体集積回路装置なら
びにその製造方法を提供することにある。

【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１６】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１７】すなわち、本発明によるリードフレーム
は、バンプと接続する外部リードを備えたものであり、
前記外部リードが半導体素子もしくは前記半導体素子を
搭載する素子搭載基板に接合する取り付け接合面と、前
記バンプと接続するバンプ接続部とを有し、前記外部リ
ードのバンプ接続部に前記バンプの表面形状にほぼ倣い
かつ前記半導体素子側に凹んで形成された凹部が設けら
れるとともに、前記バンプ接続部が前記取り付け接合面
から離れる方向に変形されているものである。

【００１８】これにより、外部リードを半導体素子また
は素子搭載基板に取り付け、かつバンプ接続部の凹部に
バンプを搭載した際に、前記凹部にバンプが倣うため、
外部リードのバンプ接続部とバンプとの接続を強化でき
る。さらに、外部リードと半導体素子との間に、また
は、外部リードと素子搭載基板との間に間隙を形成する
ことができる。

【００１９】したがって、バンプ接続部にバンプを接続
しかつバンプを介して実装基板に半導体素子や素子搭載
基板を実装した際に、前記間隙によって外部リードがバ
ンプの高さ方向に動くことができるため、外部リードの
バンプ接続部をバンプの移動や変形に追従させることが
できる。

【００２０】その結果、素子搭載基板や実装基板または
リードフレームにおける変形や反りまたは凹凸さらには
バンプ径やバンプ高さのばらつきなどに左右されること
なく、素子搭載基板と実装基板、もしくは半導体素子と
実装基板の密着性を向上させたバンプ接続を可能にする
ことができる。

【００２１】さらに、本発明のリードフレームは、前記
外部リードを前記半導体素子または前記素子搭載基板に
取り付けた際に前記外部リードと前記半導体素子もしく
は前記素子搭載基板との間に介在させる薄膜配線シート
が、前記外部リードの取り付け接合面に固着されている
ものである。

【００２２】なお、本発明のリードフレームは、前記外
部リードのバンプ接続部における凹部が、球面からなる
球面凹部もしくはＶ字形に凹んだＶ字凹部である。

【００２３】また、本発明の半導体集積回路装置は、前
記バンプの表面形状に倣って形成された凹部を備えかつ
前記取り付け接合面から離れる方向に変形されたバンプ
接続部を有する外部リードが、前記半導体素子の電極面
における素子外周部より内側または前記素子搭載基板の
素子搭載面と反対側の面における基板外周部より内側に
設けられているものである。

【００２４】さらに、本発明の半導体集積回路装置の製
造方法は、前記外部リードの前記取り付け接合面に薄膜
配線シートを固着した後、各々の前記外部リードをそれ
ぞれ絶縁して形成した多連のリードフレームを準備する
工程、前記半導体素子の電極面における素子外周部より
内側または前記素子搭載基板の素子搭載面と反対側の面
における基板外周部より内側に前記各々の外部リードを
配置し、前記半導体素子の電極と所定の外部リードとを
電気的に接続させて前記薄膜配線シートを前記半導体素
子もしくは前記素子搭載基板に取り付ける工程、前記リ
ードフレームにおける各々の外部リードと前記外部リー
ドを支持する枠部とを分離する工程を含むものである。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００２６】図１（ａ),（ｂ）は本発明によるリードフ
レームの構造の実施の形態の一例を示す図であり、
（ａ）はその一部を破断した部分平面図、（ｂ）は
（ａ）のＡ−Ａ断面を示す拡大部分断面図、図２は本発
明による半導体集積回路装置の構造の実施の形態の一例
を示す部分断面図、図３は本発明の半導体集積回路装置
の外部リードにおけるバンプ接続部の構造の実施の形態
の一例を示す拡大部分断面図である。

【００２７】なお、本実施の形態によるリードフレーム
１は、はんだなどによって形成されたボール電極である
バンプ２を介してプリント基板３（実装基板）に実装さ
れる半導体集積回路装置に用いられるものであり、バン
プ２と接続する外部リード１ａを備えている。

【００２８】本実施の形態によるリードフレーム１の詳
細の構成について説明すると、外部リード１ａが半導体
チップ４（半導体素子）を搭載する素子搭載基板５に接
合する取り付け接合面１ｂと、バンプ２と接続するバン
プ接続部１ｃとを有し、外部リード１ａのバンプ接続部
１ｃにバンプ２の表面形状にほぼ倣いかつ半導体チップ
４側に凹んで形成された凹部である球面凹部１ｄが設け
られるとともに、バンプ接続部１ｃが取り付け接合面１
ｂから離れる方向に変形されている。

【００２９】ここで、リードフレーム１は、複数の外部
リード１ａと、それぞれの外部リード１ａを支持する連
結部１ｅと、外部リード１ａおよび連結部１ｅを支持す
る枠部１ｆとからなる。

【００３０】また、リードフレーム１は、例えば、鉄と
ニッケルの合金などによって形成され、その厚さが0.０
８ｍｍもしくは0.１ｍｍ程度の薄板である。

【００３１】さらに、リードフレーム１は、その外部リ
ード１ａのバンプ接続部１ｃが取り付け接合面１ｂから
離れる方向に変形されている。

【００３２】つまり、リードフレーム１を用いて半導体
集積回路装置を製造する際、リードフレーム１の外部リ
ード１ａを素子搭載基板５の素子搭載面５ａと反対側の
面（裏面５ｂ）に取り付けた時に、裏面５ｂとバンプ接
続部１ｃとの間に間隙６が形成されるように外部リード
１ａが曲げ加工されている。

【００３３】これにより、外部リード１ａにおける取り
付け接合面１ｂとバンプ接続部１ｃとがオフセット（段
違い）状態に形成される。

【００３４】また、各々の外部リード１ａのバンプ接続
部１ｃには、バンプ２の表面形状にほぼ倣った形状の球
面からなる球面凹部１ｄ（凹部）が形成されている。

【００３５】なお、本実施の形態によるリードフレーム
１には、外部リード１ａを素子搭載基板５に取り付けた
際に外部リード１ａと素子搭載基板５との間に介在させ
る薄膜配線シート７が、外部リード１ａの取り付け接合
面１ｂに固着されている。

【００３６】この薄膜配線シート７は、その基材が、例
えば、ポリイミドなどの絶縁材によって形成され、厚さ
数１０μｍ程度のものであり、その所定箇所に図１
（ｂ）に示すスルーホール７ａなどの配線を有してい
る。

【００３７】さらに、薄膜配線シート７は、リードフレ
ーム１において少なくとも各々の外部リード１ａの取り
付け接合面１ｂに蒸着などによって固着されており、こ
れにより、各々の外部リード１ａを支持する連結部１ｅ
が切断されてそれぞれが絶縁分離した際にも、各々の外
部リード１ａを分離させずに支持することが可能であ
る。

【００３８】ここで、薄膜配線シート７に設けられたス
ルーホール７ａは、外部リード１ａと素子搭載基板５の
所定電極とを電気的に接続するものである。

【００３９】本実施の形態による半導体集積回路装置の
構造について説明する。

【００４０】なお、前記半導体集積回路装置は、リード
フレーム１を用いて製造し、かつバンプ２を介してプリ
ント基板３に実装を行うものであり、半導体チップ４を
搭載した素子搭載基板５上における半導体チップ４とそ
の周辺部とを樹脂封止し、その後、素子搭載基板５の裏
面５ｂに薄膜配線シート７を介してリードフレーム１の
外部リード１ａを取り付けたものである。

【００４１】さらに、前記半導体集積回路装置において
は、バンプ２の表面形状に倣って形成された球面凹部１
ｄ（凹部）を備えかつ取り付け接合面１ｂから離れる方
向に変形されたバンプ接続部１ｃを有する外部リード１
ａが、素子搭載基板５の素子搭載面５ａと反対側の面す
なわち裏面５ｂにおける基板外周部５ｃより内側５ｄに
設けられている。

【００４２】これにより、各々の外部リード１ａは素子
搭載基板５の裏面５ｂで基板外周部５ｃより突出するこ
とはない。

【００４３】さらに、本実施の形態による半導体集積回
路装置では、各々の外部リード１ａがその取り付け接合
面１ｂから離れる方向に変形（オフセット曲げ）された
バンプ接続部１ｃを有しており、また、各々の外部リー
ド１ａの取り付け接合面１ｂが薄膜配線シート７と接合
し、かつ、薄膜配線シート７が素子搭載基板５の裏面５
ｂに取り付けられているため、薄膜配線シート７と各々
の外部リード１ａのバンプ接続部１ｃとの間に図２に示
すような間隙６が形成される。

【００４４】この間隙６は、例えば、５０μｍ程度のも
のである。

【００４５】また、薄膜配線シート７は、素子搭載基板
５に、例えば、熱圧着などによって接合され、その際、
薄膜配線シート７に設けられたスルーホール７ａなどを
介しかつそこにはんだなどを供給することにより、素子
搭載基板５の内部配線５ｅと外部リード１ａとが電気的
に接続される。

【００４６】さらに、外部リード１ａのバンプ接続部１
ｃには、バンプ２の表面形状に倣って形成された球面凹
部１ｄが設けられているため、バンプ接続部１ｃにおい
てバンプ２と球面凹部１ｄとがより強力に接続できる。

【００４７】これにより、バンプ２を介して半導体集積
回路装置をプリント基板３に実装することができる。

【００４８】ここで、前記半導体集積回路装置における
素子搭載基板５は、例えば、耐熱性を有したエポキシ系
の樹脂などによって形成され、その内部に所定の内部配
線５ｅが設けられている。

【００４９】また、樹脂封止して形成される封止本体部
８は、例えば、エポキシ系の熱硬化性樹脂などからな
る。

【００５０】なお、樹脂封止を行う際には、まず、半導
体チップ４を素子搭載基板５に搭載して固着する。さら
に、素子搭載基板５の基板電極５ｆと半導体チップ４の
電極とを金などからなる細いワイヤ９によってワイヤボ
ンディングした後、樹脂封止する。

【００５１】これにより、素子搭載基板５上に封止本体
部８が形成される。

【００５２】次に、本実施の形態の半導体集積回路装置
の製造方法について説明する。

【００５３】なお、前記半導体集積回路装置の製造方法
は、リードフレーム１を用いた半導体集積回路装置の製
造方法である。

【００５４】まず、半導体チップ４を素子搭載基板５に
搭載して固着し、さらに、素子搭載基板５の基板電極５
ｆと半導体チップ４の電極とをワイヤ９によってワイヤ
ボンディングする。

【００５５】その後、素子搭載基板５上で半導体チップ
４とその周辺部とを樹脂封止し、素子搭載基板５上に封
止本体部８を形成する。

【００５６】さらに、外部リード１ａの取り付け接合面
１ｂに薄膜配線シート７を固着した後、各々の外部リー
ド１ａをそれぞれ絶縁して形成した多連のリードフレー
ム１を準備する。

【００５７】これは、薄膜配線シート７における所定の
スルーホール７ａとリードフレーム１における所定の外
部リード１ａとの位置を合わせて両者を蒸着接合し、そ
の後、各々の外部リード１ａを支持する連結部１ｅを薄
膜配線シート７ごと切断することにより、各々の外部リ
ード１ａをそれぞれに絶縁分離させたものである。

【００５８】なお、連結部１ｅを切断する際には、薄膜
配線シート７同志が途中で分離しないように、各々の外
部リード１ａの周辺における種々の範囲の所定領域１０
の切断を繰り返す。

【００５９】さらに、連結部１ｅの切断とともに、外部
リード１ａのバンプ接続部１ｃを取り付け接合面１ｂか
ら離れる方向に変形させる曲げ加工をプレス加工などに
よって行う。

【００６０】また、前記曲げ加工と同時に、バンプ接続
部１ｃにおける球面凹部１ｄを同一の曲げ工程によって
加工して形成する。

【００６１】ただし、外部リード１ａのバンプ接続部１
ｃを取り付け接合面１ｂから離れる方向に変形させる加
工と、バンプ接続部１ｃの球面凹部１ｄを形成する加工
とが同一の曲げ工程で行えない時は、２つの曲げ工程を
分けてもよい。

【００６２】これにより、薄膜配線シート７によって支
持されかつ各々の外部リード１ａをそれぞれ絶縁分離
し、さらに各々の外部リード１ａのバンプ接続部１ｃに
球面凹部１ｄを形成した多連のリードフレーム１を準備
できる。

【００６３】その後、樹脂封止を終了した素子搭載基板
５の素子搭載面５ａと反対側の面すなわち裏面５ｂにお
ける基板外周部５ｃより内側５ｄの所定箇所に各々の外
部リード１ａを配置し、半導体チップ４の電極と所定の
外部リード１ａとを電気的に接続させて薄膜配線シート
７を素子搭載基板５の裏面５ｂに取り付ける。

【００６４】この時、薄膜配線シート７と素子搭載基板
５とは、両者の位置を合わせた上で、熱圧着などによっ
て行う。

【００６５】さらに、外部リード１ａと素子搭載基板５
の内部配線５ｅとにおける薄膜配線シート７のスルーホ
ール７ａを介した電気的接続を、はんだによって行う。

【００６６】これにより、素子搭載基板５の裏面５ｂに
おいて素子搭載基板５の基板外周部５ｃより内側５ｄ
に、各々の外部リード１ａを薄膜配線シート７を介しか
つ電気的に接続させて取り付けることができる。

【００６７】その後、素子搭載基板５の外方の周囲にお
いて、リードフレーム１における各々の外部リード１ａ
と外部リード１ａを支持する枠部１ｆとを切断して分離
する。

【００６８】その結果、本実施の形態のリードフレーム
１を用いた半導体集積回路装置を製造することができ
る。

【００６９】その後、前記半導体集積回路装置の各々の
外部リード１ａにおけるバンプ接続部１ｃの球面凹部１
ｄに所定量のフラックスなどを塗布し、そこに各々のバ
ンプ２を搭載する。

【００７０】さらに、各々のバンプ２をリフローするこ
とにより、前記半導体集積回路装置をバンプ２を介して
プリント基板３に実装することができる。

【００７１】本実施の形態のリードフレームおよびそれ
を用いた半導体集積回路装置ならびにその製造方法によ
れば、以下のような作用効果が得られる。

【００７２】すなわち、リードフレーム１における外部
リード１ａのバンプ接続部１ｃがバンプ２の表面形状に
ほぼ倣って形成された球面凹部１ｄを備え、かつバンプ
接続部１ｃがその取り付け接合面１ｂから離れる方向に
変形されていることにより、外部リード１ａを素子搭載
基板５に取り付け、かつバンプ接続部１ｃの球面凹部１
ｄにバンプ２を搭載した際に、球面凹部１ｄにバンプ２
が倣うため、外部リード１ａのバンプ接続部１ｃとバン
プ２との接続を強化できる。

【００７３】さらに、外部リード１ａと素子搭載基板５
との間に５０μｍ程度の間隙６を形成することができ
る。

【００７４】これにより、バンプ接続部１ｃにバンプ２
を接続しかつバンプ２を介してプリント基板３に素子搭
載基板５を実装した際に、間隙６によって外部リード１
ａがバンプ２の高さ方向１１に動くことができるため、
外部リード１ａのバンプ接続部１ｃをバンプ２の移動や
変形に追従させることができる。

【００７５】つまり、外部リード１ａがバンプ接続部１
ｃにおける緩衝機能を有することになり、バンプ２の動
作に柔軟性を与えることができる。

【００７６】したがって、素子搭載基板５やプリント基
板３またはリードフレーム１における変形や反りもしく
は凹凸あるいはバンプ２の径やバンプ２の高さのばらつ
きなどに左右されることなく、素子搭載基板５とプリン
ト基板３の密着性を向上させたバンプ接続を可能にする
ことができる。

【００７７】その結果、バンプ接続における接続不良を
低減することができ、バンプ接続の安定化を向上させる
ことができる。

【００７８】また、外部リード１ａが、素子搭載基板５
の素子搭載面５ａと反対側の面すなわち裏面５ｂにおけ
る基板外周部５ｃより内側５ｄに設けられていることに
より、バンプ接続の安定化を向上させた小形（例えば、
チップサイズ）の半導体集積回路装置を実現することが
できる。

【００７９】さらに、バンプ接続の安定化を向上させる
ことができるため、半導体集積回路装置製造工程におけ
る素子搭載基板５やリードフレーム１などの反り管理や
平坦度管理を行わなくて済む。

【００８０】その結果、半導体集積回路装置の製造コス
トを低減することができる。

【００８１】また、半導体集積回路装置のプリント基板
３への実装工程においても、プリント基板３の平坦度を
管理する必要がなくなるため、工程の簡略化を行うこと
ができる。

【００８２】さらに、半導体集積回路装置をバンプ２を
介してプリント基板３に実装した際の、バンプ接続性を
向上できるため、半導体集積回路装置の実装性を向上さ
せることができる。

【００８３】なお、バンプ２の動作に柔軟性が与えられ
るため、バンプ２を小形化させることも可能になり、こ
れにより、小径化したバンプ２によるバンプ接続性も向
上できる。

【００８４】その結果、半導体集積回路装置の薄形化も
実現できるとともに、小径化したバンプ２のバンプ接続
についてもその接続を安定化させることができる。

【００８５】また、外部リード１ａのバンプ接続部１ｃ
をその取り付け接合面１ｂから離れる方向に変形させる
のと同時に、バンプ接続部１ｃにおける球面凹部１ｄを
曲げ加工によって形成することにより、１回の曲げ工程
によって両者の曲げ加工を行うことができ、外部リード
１ａの製造工程を簡略化することができる。

【００８６】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。

【００８７】例えば、前記実施の形態においては、半導
体集積回路装置の素子搭載基板が耐熱性を有したエポキ
シ系の樹脂などによって形成されている場合であった
が、前記素子搭載基板は、内部に配線を有しかつポリイ
ミドなどによって形成された薄膜配線基板であってもよ
い。

【００８８】この場合においても、前記実施の形態と同
様の効果を得ることができる。

【００８９】また、前記実施の形態においては、半導体
素子を搭載した素子搭載基板に薄膜配線シートを介して
外部リードを取り付ける場合を説明したが、図４に示す
他の実施の形態のように、半導体チップ（半導体素子）
４の電極面４ａに薄膜配線シート７を介して外部リード
１ａを取り付けてもよい。

【００９０】この場合、半導体集積回路装置は、半導体
チップ４と、薄膜配線シート７が取り付けられた外部リ
ード１ａとから構成され、バンプ２の表面形状に倣って
形成された球面凹部１ｄを備えかつ取り付け接合面１ｂ
から離れる方向に変形されたバンプ接続部１ｃを有する
外部リード１ａが、半導体チップ４の電極面４ａにおけ
る素子外周部４ｂより内側４ｃに設けられている。

【００９１】なお、半導体チップ４に直接薄膜配線シー
ト７を取り付ける半導体集積回路装置においても、前記
実施の形態で説明した図２に示す半導体集積回路装置と
ほぼ同様の製造方法によって製造することが可能であ
り、これにより、前記実施の形態の半導体集積回路装置
と同様の作用効果を得ることができる。

【００９２】さらに、半導体チップ４に直接薄膜配線シ
ート７を取り付ける半導体集積回路装置（図４参照）に
おいては、半導体チップ４を封止せずにベアチップ実装
とすることにより、図２に示した半導体集積回路装置よ
りも小形の半導体集積回路装置を実現でき、さらに、小
形半導体集積回路装置におけるバンプ接続の安定化を向
上させることができる。

【００９３】また、前記実施の形態による半導体集積回
路装置の製造方法は、薄膜配線シートによって支持され
かつ複数の外部リードを備えたリードフレームを素子搭
載基板に取り付ける場合を説明したが、図２または図４
に示す半導体集積回路装置を製造する場合、予め各々に
絶縁分離しかつ取り付け接合面１ｂから離れる方向に変
形されたバンプ接続部１ｃを有する外部リード１ａをそ
れぞれ別々にはんだなどを用いて素子搭載基板５もしく
は半導体チップ４の所定箇所に取り付けてもよい。

【００９４】この場合の半導体集積回路装置の製造方法
について説明すると、まず、予め取り付け接合面１ｂか
ら離れる方向に変形されかつ球面凹部１ｄが設けられた
バンプ接続部１ｃを有するとともに予め各々分離された
複数の外部リード１ａを準備する。

【００９５】さらに、半導体チップ４の電極面４ａにお
ける素子外周部４ｂの内側４ｃまたは素子搭載基板５の
素子搭載面５ａと反対側の面すなわち裏面５ｂにおける
基板外周部５ｃより内側５ｄにおいて、半導体チップ４
の電極と所定の外部リード１ａとを電気的に接続させて
前記各々の外部リード１ａを半導体チップ４もしくは素
子搭載基板５に取り付ける。

【００９６】この時、外部リード１ａの半導体チップ４
または素子搭載基板５への電気的な接続は、はんだなど
を溶融して行う。

【００９７】この製造方法によっても、図２または図４
に示す半導体集積回路装置と同様の構造の半導体集積回
路装置を製造することができ、その結果、前記実施の形
態による半導体集積回路装置と同様の作用効果、すなわ
ちバンプ接続の安定化を向上させることができる。

【００９８】また、図２もしくは図４に示す半導体集積
回路装置の外部リード１ａのバンプ接続部１ｃにおける
凹部は、球面からなる球面凹部１ｄの場合であったが、
前記凹部は、図５に示す他の実施の形態のように、Ｖ字
形に凹んだＶ字凹部１ｇであってもよい。

【００９９】なお、Ｖ字凹部１ｇは、球面凹部１ｄ（図
２参照）と同様に、プレスなどの曲げ加工によって形成
することができる。

【０１００】ここで、外部リード１ａのバンプ接続部１
ｃに設けられる前記凹部の形状については、バンプ２の
表面形状にほぼ倣いかつ半導体チップ４（図２参照）側
に凹んで形成されていれば、前記球面凹部１ｄや前記Ｖ
字凹部１ｇ以外の形状であってもよい。

【０１０１】また、前記凹部が球面凹部１ｄである場合
には、その加工方法については、曲げ加工だけでなく、
エッチング加工などによっても球面凹部１ｄを形成する
ことが可能である。

【０１０２】この場合、図６に示す他の実施の形態のよ
うに、外部リード１ａのバンプ接続部１ｃにおいて、そ
の板厚の範囲内で球面凹部１ｄを形成することになる。

【０１０３】したがって、図６に示す球面凹部１ｄにお
いては、図２または図４に示す球面凹部１ｄより多少球
面の深さが浅く形成されるが、予めエッチング加工によ
って球面凹部１ｄを形成することができるため、バンプ
接続部１ｃを取り付け接合面１ｂから離れる方向に変形
させる際のプレス金型の構造を簡略化することができ、
その結果、半導体集積回路装置の製造コストを低減する
ことができる。

【０１０４】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【０１０５】（１）．リードフレームにおける外部リー
ドのバンプ接続部がバンプの表面形状にほぼ倣って形成
された凹部を備え、かつバンプ接続部がその取り付け接
合面から離れる方向に変形されていることにより、外部
リードのバンプ接続部とバンプとの接続を強化できる。
さらに、外部リードのバンプ接続部をバンプの移動や変
形に追従させることができるため、素子搭載基板または
薄膜配線基板と実装基板との、もしくは半導体素子と実
装基板との密着性を向上させたバンプ接続を可能にする
ことができる。その結果、バンプ接続における接続不良
を低減することができ、バンプ接続の安定化を向上させ
ることができる。

【０１０６】（２）．リードフレームの外部リードが、
半導体素子の電極面における素子外周部より内側または
素子搭載基板の素子搭載面と反対側の面における基板外
周部より内側に設けられていることにより、バンプ接続
の安定化を向上させた小形の半導体集積回路装置を実現
することができる。

【０１０７】（３）．バンプ接続の安定化を向上させる
ことができるため、半導体集積回路装置製造工程におけ
る素子搭載基板やリードフレームなどの反り管理や平坦
度管理を行わなくて済む。その結果、半導体集積回路装
置の製造コストを低減することができる。

【０１０８】（４）．半導体集積回路装置の実装基板へ
の実装工程においても、実装基板の平坦度を管理する必
要がなくなるため、工程の簡略化を行うことができる。

【０１０９】（５）．半導体集積回路装置をバンプを介
して実装基板に実装した際のバンプ接続性を向上できる
ため、半導体集積回路装置の実装性を向上させることが
できる。

【０１１０】（６）．バンプ接続の安定化を向上させる
ことができるため、小径化したバンプによるバンプ接続
性も向上でき、これにより、半導体集積回路装置の薄形
化も実現できるとともに、小径化したバンプのバンプ接
続についてもその接続を安定化させることができる。

【０１１１】（７）．外部リードのバンプ接続部をその
取り付け接合面から離れる方向に変形させるのと同時
に、バンプ接続部における凹部を曲げ加工によって形成
することにより、１回の曲げ工程によって両者の曲げ加
工を行うことができ、外部リードの製造工程を簡略化す
ることができる。

【図面の簡単な説明】

【図１】（ａ),（ｂ）は、本発明によるリードフレーム
の構造の実施の形態の一例を示す図であり、（ａ）はそ
の一部を破断した部分平面図、（ｂ）は（ａ）のＡ−Ａ
断面を示す拡大部分断面図である。

【図２】本発明による半導体集積回路装置の構造の実施
の形態の一例を示す部分断面図である。

【図３】本発明の半導体集積回路装置の外部リードにお
けるバンプ接続部の構造の実施の形態の一例を示す拡大
部分断面図である。

【図４】本発明の他の実施の形態である半導体集積回路
装置の構造を示す部分断面図である。

【図５】本発明の他の実施の形態である半導体集積回路
装置の外部リードにおけるバンプ接続部の構造を示す拡
大部分断面図である。

【図６】本発明の他の実施の形態である半導体集積回路
装置の外部リードにおけるバンプ接続部の構造を示す拡
大部分断面図である。

【符号の説明】

１リードフレーム１ａ外部リード１ｂ取り付け接合面１ｃバンプ接続部１ｄ球面凹部（凹部）１ｅ連結部１ｆ枠部１ｇＶ字凹部（凹部）２バンプ３プリント基板（実装基板）４半導体チップ（半導体素子）４ａ電極面４ｂ素子外周部４ｃ内側５素子搭載基板５ａ素子搭載面５ｂ裏面５ｃ基板外周部５ｄ内側５ｅ内部配線５ｆ基板電極６間隙７薄膜配線シート７ａスルーホール８封止本体部９ワイヤ１０所定領域１１高さ方向

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 23/12 Ｎ

Claims

【特許請求の範囲】

【請求項１】バンプと接続する外部リードを備えたリ
ードフレームであって、前記外部リードが半導体素子も
しくは前記半導体素子を搭載する素子搭載基板に接合す
る取り付け接合面と、前記バンプと接続するバンプ接続
部とを有し、前記外部リードのバンプ接続部に前記バン
プの表面形状にほぼ倣いかつ前記半導体素子側に凹んで
形成された凹部が設けられるとともに、前記バンプ接続
部が前記取り付け接合面から離れる方向に変形されてい
ることを特徴とするリードフレーム。
【請求項２】請求項１記載のリードフレームであっ
て、前記外部リードを前記半導体素子または前記素子搭
載基板に取り付けた際に前記外部リードと前記半導体素
子もしくは前記素子搭載基板との間に介在させる薄膜配
線シートが、前記外部リードの取り付け接合面に固着さ
れていることを特徴とするリードフレーム。
【請求項３】請求項１または２記載のリードフレーム
であって、前記外部リードのバンプ接続部における凹部
が、球面からなる球面凹部もしくはＶ字形に凹んだＶ字
凹部であることを特徴とするリードフレーム。
【請求項４】請求項１，２または３記載のリードフレ
ームを用いた半導体集積回路装置であって、前記バンプ
の表面形状に倣って形成された凹部を備えかつ前記取り
付け接合面から離れる方向に変形されたバンプ接続部を
有する外部リードが、前記半導体素子の電極面における
素子外周部より内側または前記素子搭載基板の素子搭載
面と反対側の面における基板外周部より内側に設けられ
ていることを特徴とする半導体集積回路装置。
【請求項５】請求項４記載の半導体集積回路装置の製
造方法であって、前記外部リードの前記取り付け接合面に薄膜配線シート
を固着した後、各々の前記外部リードをそれぞれ絶縁し
て形成した多連のリードフレームを準備する工程、前記半導体素子の電極面における素子外周部より内側ま
たは前記素子搭載基板の素子搭載面と反対側の面におけ
る基板外周部より内側に前記各々の外部リードを配置
し、前記半導体素子の電極と所定の外部リードとを電気
的に接続させて前記薄膜配線シートを前記半導体素子も
しくは前記素子搭載基板に取り付ける工程、前記リードフレームにおける各々の外部リードと前記外
部リードを支持する枠部とを分離する工程、を含むこと
を特徴とする半導体集積回路装置の製造方法。
【請求項６】請求項４記載の半導体集積回路装置の製
造方法であって、前記取り付け接合面から離れる方向に変形されたバンプ
接続部を有するとともに予め各々分離された複数の外部
リードを準備する工程、前記半導体素子の電極面における素子外周部の内側また
は前記素子搭載基板の素子搭載面と反対側の面における
基板外周部より内側において、前記半導体素子の電極と
所定の外部リードとを電気的に接続させて前記各々の外
部リードを前記半導体素子もしくは前記素子搭載基板に
取り付ける工程、を含むことを特徴とする半導体集積回
路装置の製造方法。
【請求項７】請求項５または６記載の半導体集積回路
装置の製造方法であって、前記外部リードのバンプ接続
部を前記取り付け接合面から離れる方向に変形させるの
と同時に、前記バンプ接続部における凹部を曲げ加工に
よって形成することを特徴とする半導体集積回路装置の
製造方法。
【請求項８】請求項５または６記載の半導体集積回路
装置の製造方法であって、前記外部リードのバンプ接続
部における凹部をエッチング加工によって形成すること
を特徴とする半導体集積回路装置の製造方法。