JPH09252087A - Ｉｃのリアクタンス形成方法 - Google Patents
Ｉｃのリアクタンス形成方法Info
- Publication number
- JPH09252087A JPH09252087A JP8567996A JP8567996A JPH09252087A JP H09252087 A JPH09252087 A JP H09252087A JP 8567996 A JP8567996 A JP 8567996A JP 8567996 A JP8567996 A JP 8567996A JP H09252087 A JPH09252087 A JP H09252087A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist film
- forming
- photoresist
- reactance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Waveguide Connection Structure (AREA)
Abstract
(57)【要約】
【課題】 集積度が高く、かつ大きなリアクタンス値を
有するＩＣを実現できるリアクタンス形成方法を提供す
る。 【解決手段】 本リアクタンス形成方法は、平面型コイ
ルと同じパターンを有する下地導電膜１４をＩＣ基板１
２上に形成し、次いで、下地導電膜上に第１のフォトレ
ジスト膜１６を成膜する。続いて、第１のフォトレジス
ト膜にプラズマアッシングを施して第１のフォトレジス
ト膜の表層を変質させ、第１のフォトレジスト膜の変質
膜１８上に第２のフォトレジスト膜２０を成膜する。更
に、第１及び第２のフォトレジスト膜をパターニングし
て、平面型コイルの所定平面パターンと同じパターンで
開口してフォトレジスト膜を貫通して導電膜に達し、か
つパターンの長手方向中心線に直交する面でＴ字状の開
口断面を有する溝状の開口２２を形成し、開口内の下地
導電膜上に金属２４をメッキして平面型コイルを形成す
る。
有するＩＣを実現できるリアクタンス形成方法を提供す
る。 【解決手段】 本リアクタンス形成方法は、平面型コイ
ルと同じパターンを有する下地導電膜１４をＩＣ基板１
２上に形成し、次いで、下地導電膜上に第１のフォトレ
ジスト膜１６を成膜する。続いて、第１のフォトレジス
ト膜にプラズマアッシングを施して第１のフォトレジス
ト膜の表層を変質させ、第１のフォトレジスト膜の変質
膜１８上に第２のフォトレジスト膜２０を成膜する。更
に、第１及び第２のフォトレジスト膜をパターニングし
て、平面型コイルの所定平面パターンと同じパターンで
開口してフォトレジスト膜を貫通して導電膜に達し、か
つパターンの長手方向中心線に直交する面でＴ字状の開
口断面を有する溝状の開口２２を形成し、開口内の下地
導電膜上に金属２４をメッキして平面型コイルを形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣのリアクタン
ス形成方法に関し、更に詳細には、リアクタンスを構成
する平面型コイル素子の形成に際し、コイルの巻線とそ
れに隣合う巻線との間で短絡が生じないようにし、かつ
大きな値のリアクタンスを形成するように工夫された、
ＩＣのリアクタンス形成方法に関するものである。
ス形成方法に関し、更に詳細には、リアクタンスを構成
する平面型コイル素子の形成に際し、コイルの巻線とそ
れに隣合う巻線との間で短絡が生じないようにし、かつ
大きな値のリアクタンスを形成するように工夫された、
ＩＣのリアクタンス形成方法に関するものである。
【０００２】
【従来の技術】モノリシックマイクロ波集積回路（以
下、簡単にＭＭＩＣと言う）は、マイクロ波集積回路を
構成する能動素子と受動素子とが一括してＧa Ａs 、Ｓ
ｉなどの半導体基板上に形成されたマイクロ波集積回路
である。ＭＭＩＣの回路特性の一つであるリアクタンス
は、通常、所定パターンに従ってＡｕを半導体基板上に
メッキして得た平面型コイルにより構成されている。
下、簡単にＭＭＩＣと言う）は、マイクロ波集積回路を
構成する能動素子と受動素子とが一括してＧa Ａs 、Ｓ
ｉなどの半導体基板上に形成されたマイクロ波集積回路
である。ＭＭＩＣの回路特性の一つであるリアクタンス
は、通常、所定パターンに従ってＡｕを半導体基板上に
メッキして得た平面型コイルにより構成されている。
【０００３】ここで、従来の平面型コイルによるリアク
タンス形成方法を説明する。図３は、平面型コイルを形
成する際の各工程毎の基板断面図である。図３（ａ）に
示すように、所望平面形状の平面型コイルのパターンに
従って半絶縁性Ｇa Ａs 基板３２上にＴｉＡｕからなる
メッキ用下地導電膜３４を形成する。次いで、図３
（ｂ）に示すように、フォトレジスト膜３６を塗布、形
成し、次いでホトリソグラフィにより平面型コイルのパ
ターンにパターニングして溝状の開口３８を形成する。
続いて、図３（ｃ）に示すように、Ａｕメッキ４０を行
って平面型コイルを形成する。平面型コイルのパターン
は、任意であって、例えば図４（ａ）に示すようにミラ
ンダ形、或いは図４（ｂ）に示すスパイラル形等があ
る。また、スパイラル形にも角形、円形等の種々の平面
形状がある。
タンス形成方法を説明する。図３は、平面型コイルを形
成する際の各工程毎の基板断面図である。図３（ａ）に
示すように、所望平面形状の平面型コイルのパターンに
従って半絶縁性Ｇa Ａs 基板３２上にＴｉＡｕからなる
メッキ用下地導電膜３４を形成する。次いで、図３
（ｂ）に示すように、フォトレジスト膜３６を塗布、形
成し、次いでホトリソグラフィにより平面型コイルのパ
ターンにパターニングして溝状の開口３８を形成する。
続いて、図３（ｃ）に示すように、Ａｕメッキ４０を行
って平面型コイルを形成する。平面型コイルのパターン
は、任意であって、例えば図４（ａ）に示すようにミラ
ンダ形、或いは図４（ｂ）に示すスパイラル形等があ
る。また、スパイラル形にも角形、円形等の種々の平面
形状がある。
【０００４】
【発明が解決しようとする課題】しかし、従来のリアク
タンス形成方法では、Ａｕメッキを施した際、フォトレ
ジスト膜表面側のメッキのパターン制御が技術的に極め
て難しく、そのために、図５に示すように、コイル巻線
４２Ａと、隣合うコイル巻線４２Ｂの間でＡｕメッキ層
が接触し、電気的な短絡が生じるという問題があった。
コイル巻線４２Ａとコイル巻線４２Ｂとの間隔（図５で
示すＳ）を大きくして、この問題を解決しようとする
と、素子集積度が低下して、ＭＭＩＣの高集積化及び微
細化が難しくなる。また、別の問題として、平面型コイ
ルによるリアクタンス値の問題がある。リアクタンスの
値を大きくする一つの方法として、平面型コイルの基板
に直交する方向の厚さを厚くして、大きな電流を流すと
いう方法がある。しかし、従来のリアクタンス形成方法
では、この方法により大きなリアクタンスを得ることが
技術的に極めて難しいという問題があった。すなわち、
ＭＭＩＣのリアクタンスを大きくするためには、従って
平面型コイルの厚さを厚くするためには、フォトレジス
ト膜の厚さを厚くしてＡｕを厚くメッキする必要がある
が、従来のリアクタンス形成方法では、フォトレジスト
膜の膜厚を厚くしようとしても、フォトレジスト材料を
基板上に塗布する際にフォトレジスト材料がその流動性
のために周囲に流れ出てフォトレジスト膜を厚くするこ
とが難しい。従って、平面型コイルの厚さを所望通りに
厚くすることができないと言う問題があった。
タンス形成方法では、Ａｕメッキを施した際、フォトレ
ジスト膜表面側のメッキのパターン制御が技術的に極め
て難しく、そのために、図５に示すように、コイル巻線
４２Ａと、隣合うコイル巻線４２Ｂの間でＡｕメッキ層
が接触し、電気的な短絡が生じるという問題があった。
コイル巻線４２Ａとコイル巻線４２Ｂとの間隔（図５で
示すＳ）を大きくして、この問題を解決しようとする
と、素子集積度が低下して、ＭＭＩＣの高集積化及び微
細化が難しくなる。また、別の問題として、平面型コイ
ルによるリアクタンス値の問題がある。リアクタンスの
値を大きくする一つの方法として、平面型コイルの基板
に直交する方向の厚さを厚くして、大きな電流を流すと
いう方法がある。しかし、従来のリアクタンス形成方法
では、この方法により大きなリアクタンスを得ることが
技術的に極めて難しいという問題があった。すなわち、
ＭＭＩＣのリアクタンスを大きくするためには、従って
平面型コイルの厚さを厚くするためには、フォトレジス
ト膜の厚さを厚くしてＡｕを厚くメッキする必要がある
が、従来のリアクタンス形成方法では、フォトレジスト
膜の膜厚を厚くしようとしても、フォトレジスト材料を
基板上に塗布する際にフォトレジスト材料がその流動性
のために周囲に流れ出てフォトレジスト膜を厚くするこ
とが難しい。従って、平面型コイルの厚さを所望通りに
厚くすることができないと言う問題があった。
【０００５】そこで、本発明の目的は、集積度が高く、
かつ大きなリアクタンス値を有するＩＣを実現できるリ
アクタンス形成方法を提供することである。
かつ大きなリアクタンス値を有するＩＣを実現できるリ
アクタンス形成方法を提供することである。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るＩＣのリアクタンス形成方法は、ＩＣ
基板上に形成した平面型コイル素子によりＩＣ中にリア
クタンスを形成する際に、平面型コイルの所定平面パタ
ーンと同じパターンを有する下地導電膜を半導体基板上
に形成する工程と、下地導電膜上に第１のフォトレジス
ト膜を成膜する工程と、第１のフォトレジスト膜にプラ
ズマアッシングを施して第１のフォトレジスト膜の表層
を変質させる工程と、第１のフォトレジスト膜の変質膜
上に第２のフォトレジスト膜を成膜する工程と平面型コ
イルの所定平面パターンと同じパターンで第１及び第２
のフォトレジスト膜をパターニングし、フォトレジスト
膜を貫通して導電膜に達し、かつパターンの長手方向中
心線に直交する面で略Ｔ字状の開口断面を有する溝状の
開口を形成する工程と、開口内の下地導電膜上に金属を
メッキする工程とを備えることを特徴としている。
に、本発明に係るＩＣのリアクタンス形成方法は、ＩＣ
基板上に形成した平面型コイル素子によりＩＣ中にリア
クタンスを形成する際に、平面型コイルの所定平面パタ
ーンと同じパターンを有する下地導電膜を半導体基板上
に形成する工程と、下地導電膜上に第１のフォトレジス
ト膜を成膜する工程と、第１のフォトレジスト膜にプラ
ズマアッシングを施して第１のフォトレジスト膜の表層
を変質させる工程と、第１のフォトレジスト膜の変質膜
上に第２のフォトレジスト膜を成膜する工程と平面型コ
イルの所定平面パターンと同じパターンで第１及び第２
のフォトレジスト膜をパターニングし、フォトレジスト
膜を貫通して導電膜に達し、かつパターンの長手方向中
心線に直交する面で略Ｔ字状の開口断面を有する溝状の
開口を形成する工程と、開口内の下地導電膜上に金属を
メッキする工程とを備えることを特徴としている。
【０００７】本発明方法で使用するフォトレジスト膜
は、プラズマアッシングにより変質する性質を有する限
り、その材料には制約はなく、常用のフォトレジスト材
料を使用できる。第１のフォトレジスト膜の材料と、第
２のフォトレジスト膜の材料とは同じものである。本発
明で施すプラズマアッシングは、例えばＯ2 ガス、ＣＦ
4 ガス等を反応ガスとし、平行平板型プラズマアッシン
グ装置、ダウンストリーム型プラズマアッシング装置等
の既知のプラズマアッシング装置を使用して行うことが
できる。プラズマアッシングに要する時間は、フォトレ
ジスト膜の表層が変質するのに要する時間であって、通
常３０秒程度である。本発明方法で形成する平面型コイ
ルの形状は、制約はなく、例えばミランダ形、或いはス
パイラル形等がある。また、ミランダ形及びスパイラル
形の形状にも、角形、円形等の種々の平面形状がある。
は、プラズマアッシングにより変質する性質を有する限
り、その材料には制約はなく、常用のフォトレジスト材
料を使用できる。第１のフォトレジスト膜の材料と、第
２のフォトレジスト膜の材料とは同じものである。本発
明で施すプラズマアッシングは、例えばＯ2 ガス、ＣＦ
4 ガス等を反応ガスとし、平行平板型プラズマアッシン
グ装置、ダウンストリーム型プラズマアッシング装置等
の既知のプラズマアッシング装置を使用して行うことが
できる。プラズマアッシングに要する時間は、フォトレ
ジスト膜の表層が変質するのに要する時間であって、通
常３０秒程度である。本発明方法で形成する平面型コイ
ルの形状は、制約はなく、例えばミランダ形、或いはス
パイラル形等がある。また、ミランダ形及びスパイラル
形の形状にも、角形、円形等の種々の平面形状がある。
【０００８】本発明方法では、上述の工程により、変質
したフォトレジスト膜とその上のフォトレジスト膜の界
面で溶解遅延が生じ、これにより、フォトレジスト膜の
膜厚を厚くできる。更に説明すると、表層が変質したフ
ォトレジスト膜と、その上の正常なフォトレジスト膜と
の多層膜で構成されたフォトレジスト膜にホトリソグラ
フィを適用したとき、表層が変質したフォトレジスト膜
の現像速度が、その上の正常なフォトレジスト膜の現像
速度より遅いために、正常なフォトレジスト膜中では、
表層が変質したフォトレジスト膜中の開口より、断面寸
法が大きな開口が開口し、丁度Ｔ字状の断面寸法の溝が
形成される。その結果、金属メッキを施した際に、従来
のように、金属メッキ層が開口から外に溢れ出て、隣の
金属メッキ層と接触するようなことが無くなる。
したフォトレジスト膜とその上のフォトレジスト膜の界
面で溶解遅延が生じ、これにより、フォトレジスト膜の
膜厚を厚くできる。更に説明すると、表層が変質したフ
ォトレジスト膜と、その上の正常なフォトレジスト膜と
の多層膜で構成されたフォトレジスト膜にホトリソグラ
フィを適用したとき、表層が変質したフォトレジスト膜
の現像速度が、その上の正常なフォトレジスト膜の現像
速度より遅いために、正常なフォトレジスト膜中では、
表層が変質したフォトレジスト膜中の開口より、断面寸
法が大きな開口が開口し、丁度Ｔ字状の断面寸法の溝が
形成される。その結果、金属メッキを施した際に、従来
のように、金属メッキ層が開口から外に溢れ出て、隣の
金属メッキ層と接触するようなことが無くなる。
【０００９】また、本発明方法では、第１のフォトレジ
スト膜の変質膜上に第２のフォトレジスト膜を成膜する
工程に続いて、更に、第２のフォトレジスト膜にプラズ
マアッシングを施して第２のフォトレジスト膜の表層を
変質させる変質膜形成工程と、第２のフォトレジスト膜
の変質膜上に第３のフォトレジスト膜を成膜するフォト
レジスト膜形成工程とを備え、変質膜形成工程とフォト
レジスト膜形成工程とを所定回数繰り返して、変質した
下層フォトレジスト膜上に別のフォトレジスト膜を形成
し、厚さの厚いフォトレジスト膜を形成することができ
る。
スト膜の変質膜上に第２のフォトレジスト膜を成膜する
工程に続いて、更に、第２のフォトレジスト膜にプラズ
マアッシングを施して第２のフォトレジスト膜の表層を
変質させる変質膜形成工程と、第２のフォトレジスト膜
の変質膜上に第３のフォトレジスト膜を成膜するフォト
レジスト膜形成工程とを備え、変質膜形成工程とフォト
レジスト膜形成工程とを所定回数繰り返して、変質した
下層フォトレジスト膜上に別のフォトレジスト膜を形成
し、厚さの厚いフォトレジスト膜を形成することができ
る。
【００１０】本発明方法は、ＩＣ基板上に平面型コイル
を形成する場合に適用でき、特に、ＩＣ基板が化合物半
導体で形成されたモノリシックマイクロ波集積回路のリ
アクタンス形成に好適であり、例えば、半導体基板にＧ
a Ａs を、下地導電膜にＴｉＡｕを、メッキ用金属にＡ
ｕを使用する。
を形成する場合に適用でき、特に、ＩＣ基板が化合物半
導体で形成されたモノリシックマイクロ波集積回路のリ
アクタンス形成に好適であり、例えば、半導体基板にＧ
a Ａs を、下地導電膜にＴｉＡｕを、メッキ用金属にＡ
ｕを使用する。
【００１１】
【発明の実施の形態】以下に、添付図面を参照し、実施
例を挙げて本発明の実施の形態を具体的かつ詳細に説明
する。実施例 本実施例は、ＭＭＩＣの回路素子の一つとしてＧa Ａs
基板上に平面型コイルを形成し、これによりＩＣ中にリ
アクタンスを形成する工程に、本発明に係るＩＣのリア
クタンス形成方法を適用した例である。先ず、図１
（ａ）に示すように、半絶縁性Ｇa Ａs 基板１２上にＴ
ｉＡｕからなる下地導電膜１４をスパッタリング等によ
り成膜し、次いで下地導電膜１４をエッチングして平面
型コイルの所望平面パターンと同じ平面パターンにパタ
ーニングする。
例を挙げて本発明の実施の形態を具体的かつ詳細に説明
する。実施例 本実施例は、ＭＭＩＣの回路素子の一つとしてＧa Ａs
基板上に平面型コイルを形成し、これによりＩＣ中にリ
アクタンスを形成する工程に、本発明に係るＩＣのリア
クタンス形成方法を適用した例である。先ず、図１
（ａ）に示すように、半絶縁性Ｇa Ａs 基板１２上にＴ
ｉＡｕからなる下地導電膜１４をスパッタリング等によ
り成膜し、次いで下地導電膜１４をエッチングして平面
型コイルの所望平面パターンと同じ平面パターンにパタ
ーニングする。
【００１２】次いで、図１（ｂ）に示すように、パター
ニングした下地導電膜１４上に第１層フォトレジスト膜
１６を塗布、形成する。続いて、図１（ｃ）に示すよう
にプラズマアッシングを施して第１層フォトレジスト膜
１６の表層を変質膜１８に転化させる。プラズマアッシ
ングは、例えば平行平板型プラズマアッシング装置又は
ダウンストリーム型プラズマアッシング装置を使用し
て、例えば次のような条件で行う。 圧力：０．６Torr 温度：１００〜１５０°C 反応ガス：Ｏ2 １５０sccm 又はＣＦ4 ５０sccm ＲＦ出力：１５０Ｗ 時間：３０sec
ニングした下地導電膜１４上に第１層フォトレジスト膜
１６を塗布、形成する。続いて、図１（ｃ）に示すよう
にプラズマアッシングを施して第１層フォトレジスト膜
１６の表層を変質膜１８に転化させる。プラズマアッシ
ングは、例えば平行平板型プラズマアッシング装置又は
ダウンストリーム型プラズマアッシング装置を使用し
て、例えば次のような条件で行う。 圧力：０．６Torr 温度：１００〜１５０°C 反応ガス：Ｏ2 １５０sccm 又はＣＦ4 ５０sccm ＲＦ出力：１５０Ｗ 時間：３０sec
【００１３】次に、図２（ｄ）に示すように、変質した
第１層フォトレジスト膜１６上に、第２層フォトレジス
ト膜２０を塗布、形成する。第１層フォトレジスト膜１
６及び第２層フォトレジスト膜の層厚の和は、形成する
平面型コイルの厚さにほぼ等しい厚さである。通常、そ
の厚さは、１〜３μm である。更に、厚い平面型コイル
を形成したい場合には、第１層フォトレジスト膜１６を
多段層で形成する。すなわち、最下段の第１層フォトレ
ジスト膜１６を塗布、形成し、続いてプラズマアッシン
グを施して表層を変質させる。次いで、第２段目の第１
層フォトレジスト膜１６を塗布、形成し、続いてプラズ
マアッシングを施して表層を変質させる。第１層フォト
レジスト膜１６が所望の厚さになるまでこのような工程
を繰り返す。
第１層フォトレジスト膜１６上に、第２層フォトレジス
ト膜２０を塗布、形成する。第１層フォトレジスト膜１
６及び第２層フォトレジスト膜の層厚の和は、形成する
平面型コイルの厚さにほぼ等しい厚さである。通常、そ
の厚さは、１〜３μm である。更に、厚い平面型コイル
を形成したい場合には、第１層フォトレジスト膜１６を
多段層で形成する。すなわち、最下段の第１層フォトレ
ジスト膜１６を塗布、形成し、続いてプラズマアッシン
グを施して表層を変質させる。次いで、第２段目の第１
層フォトレジスト膜１６を塗布、形成し、続いてプラズ
マアッシングを施して表層を変質させる。第１層フォト
レジスト膜１６が所望の厚さになるまでこのような工程
を繰り返す。
【００１４】次に、紫外線露光を使用するホトリソグラ
フィにより、第２層フォトレジスト膜２０及び第１層フ
ォトレジスト膜１６を所定パターンにパターニングす
る。その結果、図２（ｅ）に示すように、第２層フォト
レジスト膜２０及び第１フォトレジスト膜１６を貫通し
て下地導電膜１４に達し、パターンの長手方向中心線に
直交する面で略Ｔ字状の断面を有し、かつ平面型コイル
素子と同じパターンの溝状の開口２２が開口する。次い
で、図２（ｆ）に示すように、 溝２２内の下地導電膜
１４上に金属、例えばＡｕをメッキして平面型コイル２
４を形成する。
フィにより、第２層フォトレジスト膜２０及び第１層フ
ォトレジスト膜１６を所定パターンにパターニングす
る。その結果、図２（ｅ）に示すように、第２層フォト
レジスト膜２０及び第１フォトレジスト膜１６を貫通し
て下地導電膜１４に達し、パターンの長手方向中心線に
直交する面で略Ｔ字状の断面を有し、かつ平面型コイル
素子と同じパターンの溝状の開口２２が開口する。次い
で、図２（ｆ）に示すように、 溝２２内の下地導電膜
１４上に金属、例えばＡｕをメッキして平面型コイル２
４を形成する。
【００１５】本実施例では、表層が変質した第１層フォ
トレジスト膜１６の現像速度が、その上の正常なフォト
レジスト膜２０の現像速度より遅いために、正常なフォ
トレジスト膜２０中では、第１層フォトレジスト膜１６
中の開口より、断面寸法が大きな開口２２が開口し、丁
度Ｔ字状の断面寸法の溝が形成される。その結果、Ａｕ
メッキを施した際に、従来のように、開口２２から外に
溢れ出て、隣のＡｕメッキ層と接触するようなことが無
くなる。よって、本実施例では、平面型コイル２４の巻
き線同士の間隔を小さくできるので、集積度の高いＭＭ
ＩＣを実現することができる。また、必要に応じて第１
層フォトレジスト膜１６の厚さを厚くできるので、厚さ
の厚い平面型コイルを形成し、これにより大きな値のリ
アクタンスを形成することができる。
トレジスト膜１６の現像速度が、その上の正常なフォト
レジスト膜２０の現像速度より遅いために、正常なフォ
トレジスト膜２０中では、第１層フォトレジスト膜１６
中の開口より、断面寸法が大きな開口２２が開口し、丁
度Ｔ字状の断面寸法の溝が形成される。その結果、Ａｕ
メッキを施した際に、従来のように、開口２２から外に
溢れ出て、隣のＡｕメッキ層と接触するようなことが無
くなる。よって、本実施例では、平面型コイル２４の巻
き線同士の間隔を小さくできるので、集積度の高いＭＭ
ＩＣを実現することができる。また、必要に応じて第１
層フォトレジスト膜１６の厚さを厚くできるので、厚さ
の厚い平面型コイルを形成し、これにより大きな値のリ
アクタンスを形成することができる。
【００１６】
【発明の効果】本発明方法によれば、ＩＣ基板上に平面
型コイル素子を形成し、これによりＩＣ中にリアクタン
スを形成する際に、下地導電膜上に第１のフォトレジス
ト膜を成膜する工程と、第１のフォトレジスト膜にプラ
ズマアッシングを施して第１のフォトレジスト膜の表層
を変質させる工程と、第１のフォトレジスト膜の変質膜
上に第２のフォトレジスト膜を成膜する工程と、第１及
び第２のフォトレジスト膜をパターニングして、平面型
コイルの所定平面パターンと同じパターンで開口し、か
つパターンの長手方向中心線に直交する面で略Ｔ字状の
開口断面を有する溝状の開口を形成する工程と、開口内
の下地導電膜上に金属をメッキして平面型コイルを形成
する工程とを備えることにより、高集積度でかつ大きな
値のリアクタンスを形成できる。本発明方法によれば、
多層フォトレジスト膜の現像速度の違いを利用してフォ
トレジスト膜中に略Ｔ字状の開口断面を有する溝状の開
口を形成し、金属メッキの異常成長を防止することによ
り、リアクタンス間の短絡を防止している。本発明方法
を適用すれば、ＩＣ製品の歩留りを向上させることがで
きる。また、フォトレジスト膜の厚膜化及び広断面積化
により高いリアクタンス値を達成でき、更には厚いフォ
トレジスト膜のガイド効果により金属メッキの形状を制
御できるので、値の安定したリアクタンスを形成でき、
品質が向上する。本発明方法は、ＩＣ、特にモノリシッ
クマイクロ波集積回路のリアクタンス形成工程に好適に
適用できる。
型コイル素子を形成し、これによりＩＣ中にリアクタン
スを形成する際に、下地導電膜上に第１のフォトレジス
ト膜を成膜する工程と、第１のフォトレジスト膜にプラ
ズマアッシングを施して第１のフォトレジスト膜の表層
を変質させる工程と、第１のフォトレジスト膜の変質膜
上に第２のフォトレジスト膜を成膜する工程と、第１及
び第２のフォトレジスト膜をパターニングして、平面型
コイルの所定平面パターンと同じパターンで開口し、か
つパターンの長手方向中心線に直交する面で略Ｔ字状の
開口断面を有する溝状の開口を形成する工程と、開口内
の下地導電膜上に金属をメッキして平面型コイルを形成
する工程とを備えることにより、高集積度でかつ大きな
値のリアクタンスを形成できる。本発明方法によれば、
多層フォトレジスト膜の現像速度の違いを利用してフォ
トレジスト膜中に略Ｔ字状の開口断面を有する溝状の開
口を形成し、金属メッキの異常成長を防止することによ
り、リアクタンス間の短絡を防止している。本発明方法
を適用すれば、ＩＣ製品の歩留りを向上させることがで
きる。また、フォトレジスト膜の厚膜化及び広断面積化
により高いリアクタンス値を達成でき、更には厚いフォ
トレジスト膜のガイド効果により金属メッキの形状を制
御できるので、値の安定したリアクタンスを形成でき、
品質が向上する。本発明方法は、ＩＣ、特にモノリシッ
クマイクロ波集積回路のリアクタンス形成工程に好適に
適用できる。
【図１】図１（ａ）から（ｃ）は、それぞれ、本発明方
法を実施する際の各工程毎の基板断面を示す概念的断面
図である。
法を実施する際の各工程毎の基板断面を示す概念的断面
図である。
【図２】図２（ｄ）から（ｆ）は、それぞれ、図１
（ｃ）に引き続いて本発明方法を実施する際の各工程毎
の基板断面を示す概念的断面図である。
（ｃ）に引き続いて本発明方法を実施する際の各工程毎
の基板断面を示す概念的断面図である。
【図３】図３（ａ）から（ｃ）は、それぞれ、従来方法
を実施する際の各工程毎の基板断面を示す概念的断面図
である。
を実施する際の各工程毎の基板断面を示す概念的断面図
である。
【図４】図４（ａ）及び（ｂ）は、それぞれ、平面型コ
イルの形状を例示する図である。
イルの形状を例示する図である。
【図５】従来方法で平面型コイルを形成した際に生じる
短絡現象を説明する基板断面図である。
短絡現象を説明する基板断面図である。
１２……半絶縁性Ｇa Ａs 基板、１４……下地導電膜、
１６……第１層フォトレジスト膜、１８……変質膜、２
０……第２層フォトレジスト膜、２２……開口、２４…
…平面型コイル、３２……半絶縁性Ｇa Ａs 基板、３４
……メッキ用導電膜、３６……フォトレジスト膜、３８
……開口、４０Ａｕメッキ。
１６……第１層フォトレジスト膜、１８……変質膜、２
０……第２層フォトレジスト膜、２２……開口、２４…
…平面型コイル、３２……半絶縁性Ｇa Ａs 基板、３４
……メッキ用導電膜、３６……フォトレジスト膜、３８
……開口、４０Ａｕメッキ。
Claims (4)
- 【請求項１】 ＩＣ基板上に形成した平面型コイル素子
によりＩＣ中にリアクタンスを形成する際に、 平面型コイルの所定平面パターンと同じパターンを有す
る下地導電膜を半導体基板上に形成する工程と、 下地導電膜上に第１のフォトレジスト膜を成膜する工程
と、 第１のフォトレジスト膜にプラズマアッシングを施して
第１のフォトレジスト膜の表層を変質させる工程と、 第１のフォトレジスト膜の変質膜上に第２のフォトレジ
スト膜を成膜する工程と平面型コイルの所定平面パター
ンと同じパターンで第１及び第２のフォトレジスト膜を
パターニングし、フォトレジスト膜を貫通して導電膜に
達し、かつパターンの長手方向中心線に直交する面で略
Ｔ字状の開口断面を有する溝状の開口を形成する工程
と、 開口内の下地導電膜上に金属をメッキする工程とを備え
ることを特徴とするＩＣのリアクタンス形成方法。 - 【請求項２】 第１のフォトレジスト膜の変質膜上に第
２のフォトレジスト膜を成膜する工程に続いて、 更に、第２のフォトレジスト膜にプラズマアッシングを
施して第２のフォトレジスト膜の表層を変質させる変質
膜形成工程と、 第２のフォトレジスト膜の変質膜上に第３のフォトレジ
スト膜を成膜するフォトレジスト膜形成工程ととを備
え、変質膜形成工程とフォトレジスト膜形成工程とを所
定回数繰り返すことを特徴とする請求項１に記載のＩＣ
のリアクタンス形成方法。 - 【請求項３】 ＩＣ基板が化合物半導体で形成され、か
つＩＣがモノリシックマイクロ波集積回路であることを
特徴とする請求項１に記載のＩＣのリアクタンス形成方
法。 - 【請求項４】 下地導電膜にＴｉＡｕを、金属にＡｕを
使用することを特徴とする請求項３に記載のＩＣのリア
クタンス形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8567996A JPH09252087A (ja) | 1996-03-14 | 1996-03-14 | Ｉｃのリアクタンス形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8567996A JPH09252087A (ja) | 1996-03-14 | 1996-03-14 | Ｉｃのリアクタンス形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09252087A true JPH09252087A (ja) | 1997-09-22 |
Family
ID=13865533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8567996A Pending JPH09252087A (ja) | 1996-03-14 | 1996-03-14 | Ｉｃのリアクタンス形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09252087A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7655282B2 (en) | 2002-07-31 | 2010-02-02 | Tdk Corporation | Method of forming patterned film |
| JP2017199718A (ja) * | 2016-04-25 | 2017-11-02 | Tdk株式会社 | 電子部品およびその製造方法 |
| US20180166194A1 (en) * | 2016-12-13 | 2018-06-14 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US10276294B2 (en) | 2015-12-18 | 2019-04-30 | Samsung Electro-Mechanics Co., Ltd. | Coil component and method of manufacturing the same |
| US10600546B2 (en) | 2017-07-25 | 2020-03-24 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US10650948B2 (en) | 2016-10-25 | 2020-05-12 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US10755847B2 (en) | 2017-03-07 | 2020-08-25 | Samsung Electro-Mechanics Co., Ltd. | Coil electronic component |
| US11139108B2 (en) | 2018-05-28 | 2021-10-05 | Samsung Electro-Mechanics Co., Ltd. | Coil electronic component |
-
1996
- 1996-03-14 JP JP8567996A patent/JPH09252087A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7655282B2 (en) | 2002-07-31 | 2010-02-02 | Tdk Corporation | Method of forming patterned film |
| US10276294B2 (en) | 2015-12-18 | 2019-04-30 | Samsung Electro-Mechanics Co., Ltd. | Coil component and method of manufacturing the same |
| US12046407B2 (en) | 2015-12-18 | 2024-07-23 | Samsung Electro-Mechanics Co., Ltd. | Coil component and method for manufacturing the same |
| JP2017199718A (ja) * | 2016-04-25 | 2017-11-02 | Tdk株式会社 | 電子部品およびその製造方法 |
| US10991496B2 (en) | 2016-10-25 | 2021-04-27 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US10650948B2 (en) | 2016-10-25 | 2020-05-12 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| CN108615598A (zh) * | 2016-12-13 | 2018-10-02 | 三星电机株式会社 | 电感器 |
| US10636554B2 (en) | 2016-12-13 | 2020-04-28 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| CN108615598B (zh) * | 2016-12-13 | 2020-09-08 | 三星电机株式会社 | 电感器 |
| KR20180068203A (ko) * | 2016-12-13 | 2018-06-21 | 삼성전기주식회사 | 인덕터 |
| US10998115B2 (en) | 2016-12-13 | 2021-05-04 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US20180166194A1 (en) * | 2016-12-13 | 2018-06-14 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US10755847B2 (en) | 2017-03-07 | 2020-08-25 | Samsung Electro-Mechanics Co., Ltd. | Coil electronic component |
| US10600546B2 (en) | 2017-07-25 | 2020-03-24 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US10918166B2 (en) | 2017-07-25 | 2021-02-16 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
| US11139108B2 (en) | 2018-05-28 | 2021-10-05 | Samsung Electro-Mechanics Co., Ltd. | Coil electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5037782A (en) | Method of making a semiconductor device including via holes | |
| US20030111439A1 (en) | Method of forming tapered electrodes for electronic devices | |
| US4172004A (en) | Method for forming dense dry etched multi-level metallurgy with non-overlapped vias | |
| JPS6196765A (ja) | 金属パタ−ン形成方法 | |
| US5126288A (en) | Fine processing method using oblique metal deposition | |
| US5705432A (en) | Process for providing clean lift-off of sputtered thin film layers | |
| EP0199300B1 (en) | Method for making a patterned metal layer | |
| US4824800A (en) | Method of fabricating semiconductor devices | |
| US5970328A (en) | Fabrication method of T-shaped gate electrode in semiconductor device | |
| JPS5972133A (ja) | 半導体素子基板の金属電極膜形成方法 | |
| US5498572A (en) | Method of manufacturing semiconductor device | |
| US6218263B1 (en) | Method of forming an alignment key on a semiconductor wafer | |
| US6383853B2 (en) | Method of fabricating semiconductor device | |
| KR100542943B1 (ko) | 반도체 소자의 리페어 식각 방법 | |
| KR100390912B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20250126059A (ko) | 선택적 박막 저항기 및 그 제조 방법 | |
| US4693783A (en) | Method of producing interconnections in a semiconductor integrated circuit structure | |
| KR950011554B1 (ko) | 다층금속배선형성방법 | |
| KR100731009B1 (ko) | 반도체 소자의 듀얼 다마신 식각 방법 | |
| JPH04315432A (ja) | 電子デバイス製造方法 | |
| KR100617044B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0669169A (ja) | 半導体装置の製造方法 | |
| JPH0794481A (ja) | 半導体装置の製造方法 | |
| JP2921258B2 (ja) | 絶縁膜のエッチング方法 | |
| KR100529440B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |