JPS6196765A - 金属パタ−ン形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体基板上へ金属ノ（ターンを形成する方
法、例えばＧａＡｓ半導体基板上へＡｕのゲート電極パ
ターンを形成する方法、に関するものであるつ〔発明の
技術的背景とその問題点〕 半導体基板上にＡｕの電極パターンを形成する従来の一
例を第２図に示す。

先ず第一２図（ａ）に示すように半導体基板１の主面に
電極パターンとなるＡｕ層２と補助マスクとなる１１層
３を順次被着形成する。そしてこのＴｉ層層上上形成す
べき電極パターンに対応したノくターンの有機化合物の
フォトレジスト層４のマスクを被着形成する０ 次に第２図（ｂ）に示すように、フォトレジスト層４を
マスクとしてイオンミリング法によりこのマスフ上部か
らアルゴン（Ａｒ）粒子を照射しく図中５）先ずＴｉ層
３を選択除去し、次いでフォトレジスト層４と残ったＴ
ｉ層３をマスクとして、同様のアルゴン粒、子の照射に
よ勺その下層のＡｕ層２を選択除去し、Ａｕの電極パタ
ーン２ａを形成するっこのような方法によシミ極パター
ンを形成する場合、以下に述べるような問題点が生じる
。

（１）１ｔ：極パターンを形成するに当って、マスクと
してのフォトレジスト層の微細パターン、例えば幅０．
５μｍ程度の７オトレジストパターンを形成する場合は
、フォトレジストの現像時、パターンが部分的江溶除さ
れた］、Ｔｉ層への付着面積が小さくなって剥離してし
まったシするため、電極パターンの確実な形成が困難で
ある。

（２）マスクとしてフォトレジスト層を用いる場合、こ
のフォトレジスト層は耐エツチング性が弱いため、１μ
ｍ程度の膜厚が必要である。このようにマ°　　ユ２．
Ｘ厚いとイオ、ミワ７７ｒ際、ｙｘｚパターンの幅とこ
のマスクによって形成される被エツチング材のパターン
幅との差（パターン変換差）が大きくなる。このため例
えばマスクの幅が０．５μｍであっても、その下の補助
マスク（Ｔｉ層）のすそが広がシ、さらＫはＡｕの電極
パターンのすそが広がって、最終的はＡｕの電極パター
ンの幅は１μｍ程度電極パターンを形成する際マスクで
あるフォトレジストが厚いためにこのフォトレジスト側
面にＴｉ層やＡｕ層の削シ粉が付着（再付着効果）しマ
スクの形状が変化し、このマスクのパターン幅が広がる
。このため、電極パターンの幅が広がシ所望の微細化が
できない。

〔発明の目的〕

本発明は上記従来の問題点を°解決し、膜厚が薄く、か
つ微細なマスクパターンが形成でき、これによルたて断
面が長方形形状でかつ微細な金属パターンを形成できる
方法を提供することを目的とする。

〔発明の概要〕

本発明は上記目的を達成するための、半導体基板の一主
面に被パターンニング用金属層を形成する工程と、この
金属層上に第１マスク用導体層を形成する工程と、この
マスク用導体層のマスクパターンとなる部分以外の部分
に７オトレジスト膜を形成する工程と、このフォトレジ
スト膜訃よび前記第１マスク用導体層のマスクパターン
となる部分に、第２マスク用導体層を形成する工程と、
前記フォトレジスト膜を剥離することにょシ、このフォ
トレジスト車漢上の前記第２マスク用導体層を除去し前
記第１マスク用導体層のヤスクパターンとなる部分のみ
に前記第２マスク用導体層を形成する工程と、この第２
マスク用導体層をマスクとして前記第１マスク用導体層
を反応性イオンエツチングによりエツチングし、この第
１マスク用導体層のマスクパターンを形成する工程と、
この第１マスク用導体層のマスクパターンをマスクとし
て異方性ドライエツチングにより前記被パターンニング
用金属層をエツチングし、この被パターンエング用金属
層のパターンを前記半導体基板上に形成する工程とを具
備することを特徴とする金属パターン形成方法である。

〔発明の実施例〕

本発明の金属パターン形成方法を、　ＧａＡｓ半導体基
板上のＭＥ８ＦＥＴ　（メタルセミコンダクタＦＥＴ）
のゲート電極を形成する場合に用いた一実施例を図を用
いて説明する。

第１図に本実施例の工程を表わす断面図を示す。

第１工程　第１図（ａ）に示すよう［Ｃ、ＧａＡｓ半導
体基板１の主面に、この半導体基板１とシｖｔｙトキー
接合する金属例えばＷＮ（タングステンナイト−５イド
）層５を膜厚０．１２μｍとなるよう形成し、さらにこ
の上に被パターンニング用金属層であるＡｕ層２を膜厚
０．５μｍとなるように形成する。このＷＮＮｂ２Ａｕ
層２は最終的にはゲート電極Ｇとなる金属層であシ、Ａ
ｕ層２はとのゲート電極の抵抗を下げるために設けられ
ている。

第２工程　第１図（ｂ）　Ｋ示すようＫ　、　Ａｕ層２
の全面に、第１マスク用′導体層例えばＷ（タングステ
ン）層６を膜厚ｏ、ｉμｍとなるように被着形成する。

第３工程　第１図（Ｃ）に示すように、Ｗ層６の所定の
部分（マスク部分）６ａの上部に開ロアａを形成するよ
うに、このマスク部分６ａを除くＷ層６全面にフォトレ
ジスト膜７を形成するっ 第４工程　第１図（ｄ）に示すように、フォトレジスト
膜７および°この開ロアａから露出したＷ層６のマスク
部分６ａに第２マスク用導体層例えば１１層８を膜厚０
．１μｍとなるように被着形成する。このとき、開ロア
ａの側壁には１１層８は薄く形成される。

第５工程　第１図（ｅ）に示すように、フォトレジスト
膜７をレジスト剥離剤によシ除去すると、該開ロアａの
側壁で１１層８は切断されフォトレジスト上の１１層８
もフォトレジスト７と共に除去され、Ｗ層６のマスク部
分６ａ上にのみ１１層８が残る。

第６エ程　第１図（０に示すように、１１層８をマスク
としてＣＦ４と０２ガスを用いた反応性イオンエツチン
グを行ないＷ層のマスク部分６ａ以外のＷ層；　　　６
をエツチング除去する。

第７エ程　第１図（ｇ）に示すように、１１層８および
Ｗ層のマスク部分６ａをマスクとして、異方性ドライエ
ツチング例えばアルゴンイオンを用いたイオンミーリン
グによＦ）Ａｕ層２およびその下のＷＮ層５を選択除去
する。これによシグート電極Ｇが形成される。

第８工程　第１図（ｈ）に示すように、必要に応じてマ
スクとして用いた１１層８およびＷ層のマスク部分６ａ
を除去する。

以上のような工程によりＧａＡｓ半導体基板上のＭＥＳ
ＦＥＴにゲート電極を形成する場合、以下に述べるよう
な効果がある。

（１）本実施例においては、フォトレジスト膜に、得よ
うとするゲート電極パターンと同形の微細な開ロバター
ンを形成しているためフォトレジスト膜は大面積をもっ
て、その下地金属層（Ｗ層）に被着してる。従って、こ
のマスクパターンの微細化が容易に、しかも確実にでき
る。この丸めゲート電極パターンをよシ微細化すること
が可能となシ、ゲート長の短かいゲート電極が形成でき
る。

そしてこのゲート長が短かくなることにより、ゲート電
極と半導体基板（チャネル領域）ドの接合面積が小”さ
くなる。このため入力容量および帰還容量が減り、この
ＭＥＳＦＥＴのノイズが低減しかつ相互コンダクタンス
が犬きくなシ利得が大きくなるなど高周波特性が向上す
る。

またディジタル信号の場合、入力容量が減シ、相互コン
ダクタンスが大きくなり応答速度（スイッチング速度）
が向上する。

（２）本実施例において、第１マスク用導体層（Ｗ層）
のパターニングを、第２マスク用導体層（Ｔｉ層）をマ
スクとして反応性イオンエツチングによ抄行なっている
。この反応性イオンエツチングによると、マスクとこの
マスクにより形成される被エツチング材のパターンとの
パターン変換差は極めて小さくなる。このため第１マス
ク用導体層を第２マスク用導体層で定めた寸法通シにパ
ターンニングできる。

（３）また本実施例の第２マスク用導体層のＴｉ層はＣ
Ｆ４＋０２ガスの反応性イオンエツチングに対し耐性が
あるため、膜厚を０．１μｍ糧度にすることができる。

これは従来例のフォトレジスト膜の膜厚より１０分の工
程度も薄い。このため、従央のフォトレジスト膜をマス
クとするよシ、このＴｉ層をマスクとして用いるほうが
パターン変換差が小さくなる。つｔリマスクのパターン
幅と、このマスクによシ形成される電極のパターン幅と
の差が小さくなる。

これによ〕本実施例では、従来例に比べ電極のパターン
ニングが、マスクで定められた寸法通シに正確に行なう
ことができる。加えてパターン変換差が小さいため形成
されたゲート電極のたて断面が、この断面の上辺が下辺
（ゲート長）とほぼ等しい長さの長方形形状となる。こ
の長方形形状のゲート電極は従来例の上辺が下辺よシ小
さい台形形状の電極に比較して、下辺（ゲート長）を基
準に考えるとこのたて断面が大きくなる。このため本実
施例によシ形成されたゲート電極は抵抗が小さくなる。

（４）本実施例においてアルゴン粒子を用いたイオンミ
ーリングによるエツチングに対し耐性のあるＴｉ層を用
いているため、従来の７オトレジストをマスクとする方
法よシエッチング時間を長くすることができる、これに
より膜厚の厚い電極でもパターンニングが可能となる。

（５）以上述べた他に本実施例においては第１マスク用
導体層であるＷ層のマスクパターンを形成スるのに第２
マスク用導体層であるＴｉ層をマスクとしてＣＦ４＋０
２ガスによシ反応性イオンエツチングを行なっている。

この反応性イオンエツチングはそのガスによる化学反応
性を利用してマスクの側面部を制御性よくサイドエツチ
ングすることができるうこのため第２マスク用導体層で
あるＴｉ層のマスクよりさらに微細な第１マスク用導体
層であるＷ層のマスクパターンを制御性よく形成するこ
とができる。

これによシグート電極を第２マスク用導体層であるＴｉ
膜のマスクよりさらに微細化することができる。

ｉ　　　本発明は上記一実施例に限定されるものではな
く、例えば第１マスク用導体層をＭｏ、第２マスク用導
体層をＡＩＫより形成してもよい。また、第１マスク用
導体層をＴｉ、第２マスク用導体層をＡｕによシ形成し
、Ｃ！系のガスによシ反応性イオンエツチングしてもよ
い９つまりこの第１マスク用導体層と第２マスク用導体
層は反応性イオンエツチングによる選択比の大きい導体
であり、かつ少なくとも第１マスク用導体層は電極パタ
ーンを形成するためのマスクとして耐エツチング性の良
好なものであればよい。

〔発明の効果〕

本発明によると、金属パターン形成の際用いられる２層
のマスクの内、上部のマスクを薄くかつ微細にすること
ができ、かつ下部のマスクを上部のマスクによシ定めら
れた寸法通シまたはそれよシ微細にすることができる。

そしてこの２層のマスクによシ、たて断面が長方形形状
の微細な金属パターンを形成することができる。また、
この電極パターンを形成した半導体素子の高周波特性が
向上するという多大な効果がある。

【図面の簡単な説明】

第１図は本発明方法の一実施例を示す工程断面図、第２
図は従来例を説明するための工程断面図６・・・第１マ
スク用導体層、７・・・フォトレジスト膜、８・・・第
２マスク用導体層。 第１図 （ａ） （ｂ） 第１図 第２図 （ａ） （ｂ）

Claims (1)

【特許請求の範囲】
1. 　半導体基板の一主面上に被パターンニング用金属層を
   形成する工程と、この金属層上に第１マスク用導体層を
   形成する工程と、このマスク用導体層のマスクパターン
   となる部分以外の部分にフォトレジスト膜を形成する工
   程と、このフォトレジスト膜および前記第１マスク用導
   体層のマスクパターンとなる部分に、第２マスク用導体
   層を形成する工程と、前記フォトレジスト膜を剥離する
   ことにより、このフォトレジスト上膜上の前記第２マス
   ク用導体層を除去し前記第１マスク用導体層のマスクパ
   ターンとなる部分のみに前記第２マスク用導体層を形成
   する工程と、この第２マスク用導体層をマスクとして前
   記第１マスク用導体層を反応性イオンエッチングにより
   エッチングし、この第１マスク用導体層のマスクパター
   ンを形成する工程と、この第１マスク用導体層のマスク
   パターンをマスクとして異方性ドライエッチングにより
   前記被パターンニング用金属層をエッチングしこの被パ
   ターンニング用金属層のパターンを前記半導体基板上に
   形成する工程とを具備することを特徴とする金属パター
   ン形成方法。