JPH09252241A - アナログスイッチ及び半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】バックゲート電圧以上の電圧のアナログ信号を
オンオフすることができるアナログスイッチを提供す
る。 【解決手段】アナログスイッチ１の入力端子２と出力端
子３との間には、ＰチャネルＭＯＳトランジスタ４とＮ
チャネルＭＯＳトランジスタ５とが並列に接続され、ゲ
ートに入力される制御信号ＣＯＮＴに基づいて両ＭＯＳ
トランジスタ４，５は入力端子２と出力端子３との間を
導通状態又は非導通状態とする。アナログスイッチ１に
は電圧制御回路７を備える。電圧制御回路７には入力端
子２に入力される入力電圧Ｖｉｎと、バックゲート電圧
Ｖ１とが入力され、それら電圧Ｖｉｎ，Ｖ１のうちの高
い方の電圧がバックゲート電圧としてＰチャネルＭＯＳ
トランジスタ４のバックゲートに供給される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はアナログスイッチ及
び半導体装置に係り、詳しくは入力電圧範囲を拡大する
ことができるアナログスイッチと、そのアナログスイッ
チを備えた半導体装置に関するものである。

【０００２】近年、機械式のアナログスイッチに代え
て、半導体式のアナログスイッチが用いられるようにな
ってきている。しかしながら、半導体式のアナログスイ
ッチは、入力信号の電圧の範囲が電源電圧範囲内に限ら
れることから、入力電圧範囲を拡大することが望まれて
いる。

【０００３】

【従来の技術】図５にＭＯＳトランジスタを使用した従
来のアナログスイッチ５１を示す。アナログスイッチ５
１は、ＰチャネルＭＯＳトランジスタ５２、Ｎチャネル
ＭＯＳトランジスタ５３、及び、インバータ回路５４に
より構成されている。ＰチャネルＭＯＳトランジスタ５
２とＮチャネルＭＯＳトランジスタ５３は、両入出力端
子Ｉ／Ｏ１，Ｉ／Ｏ２間に並列に接続されている。Ｐチ
ャネルＭＯＳトランジスタ５２のゲートには制御信号Ｃ
ＯＮＴがインバータ回路５４を介して入力され、Ｎチャ
ネルＭＯＳトランジスタ５３のゲートには制御信号ＣＯ
ＮＴが直接入力される。ＰチャネルＭＯＳトランジスタ
５２のバックゲートには動作電源電圧である電源電圧Ｖ
DDが入力され、ＮチャネルＭＯＳトランジスタ５３のバ
ックゲートはグランドＧＮＤに接続されている。

【０００４】両ＭＯＳトランジスタ５２，５３は、制御
信号ＣＯＮＴによって同時にオン又はオフに制御され、
オンに制御された両ＭＯＳトランジスタ５２，５３を介
して一方の入出力端子Ｉ／Ｏ１から入力されたアナログ
信号が他方の入出力端子Ｉ／Ｏ２に出力される。尚、ア
ナログスイッチ５１は双方向アナログスイッチとして利
用でき、他方の入出力端子Ｉ／Ｏ２から入力されたアナ
ログ信号は一方の入出力端子Ｉ／Ｏ１に出力される。

【０００５】

【発明が解決しようとする課題】ところで、入出力端子
Ｉ／Ｏ１又は入出力端子Ｉ／Ｏ２の端子に電源電圧ＶDD
以上の電圧のアナログ信号が印加される場合がある。例
えば、一方の入出力端子Ｉ／Ｏ１に電源電圧ＶDD以上の
電圧の信号が印加されると、その入出力端子Ｉ／Ｏ１と
ＰチャネルＭＯＳトランジスタ５２のバックゲートとの
間のｐｎ接合が順方向となるので、入出力端子Ｉ／Ｏ１
からＰチャネルＭＯＳトランジスタ５２のバックゲート
に電流が流れる。その結果、他方の入出力端子Ｉ／Ｏ２
から出力される信号は、一方の入出力端子Ｉ／Ｏ１に入
力された信号の電圧まで上昇しない。

【０００６】即ち、従来のアナログスイッチ５１では、
電源電圧ＶDD以上の電圧を入力しても、出力電圧は電源
電圧ＶDDにクランプされてしまう。また、入出力端子Ｉ
／Ｏ１又は入出力端子Ｉ／Ｏ２からバックゲートに余分
な電流が流れて消費電流が増大するという問題があっ
た。

【０００７】本発明は上記問題点を解決するためになさ
れたものであって、その目的は電源電圧以上の電圧のア
ナログ信号をオンオフすることができるアナログスイッ
チを提供することにある。

【０００８】

【課題を解決するための手段】図１は本発明の原理説明
図である。アナログスイッチ１の入力端子２と出力端子
３との間には、ＰチャネルＭＯＳトランジスタ４とＮチ
ャネルＭＯＳトランジスタ５とが並列に接続されてい
る。ＰチャネルＭＯＳトランジスタ４のゲートにはイン
バータ回路６を介して制御信号ＣＯＮＴが入力され、Ｎ
チャネルＭＯＳトランジスタ５のゲートには制御信号Ｃ
ＯＮＴが入力されて、両ＭＯＳトランジスタ４，５は入
力端子２と出力端子３との間を導通状態又は非導通状態
とする。ＰチャネルＭＯＳトランジスタ４のバックゲー
トにはバックゲート電圧Ｖ１が供給される。

【０００９】また、アナログスイッチ１には電圧制御回
路７を備える。電圧制御回路７には入力端子２に入力さ
れる入力電圧Ｖｉｎと、バックゲート電圧Ｖ１とが入力
され、それら電圧Ｖｉｎ，Ｖ１のうちの高い方の電圧が
バックゲート電圧としてＰチャネルＭＯＳトランジスタ
４のバックゲートに供給される。

【００１０】また、請求項２に記載の発明は、入力端子
と出力端子との間にＰチャネルＭＯＳトランジスタとＮ
チャネルＭＯＳトランジスタとを並列に接続し、前記各
トランジスタのゲートに制御信号を入力して前記入力端
子と出力端子との間を導通状態あるいは非導通状態と
し、前記ＮチャネルＭＯＳトランジスタのバックゲート
にはバックゲート電圧を供給したアナログスイッチであ
って、前記バックゲートには、前記入力端子に入力され
る入力電圧と、前記バックゲート電圧のうち、低い方の
電圧を前記バックゲート電圧として該バックゲートに供
給する電圧検出回路を接続した。

【００１１】また、請求項３に記載の発明は、請求項１
又は２に記載のアナログスイッチは双方向アナログスイ
ッチであって、前記ＰチャネルＭＯＳトランジスタとＮ
チャネルＭＯＳトランジスタは２つの入出力端子間に並
列に接続され、前記電圧検出回路は、前記バックゲート
電圧が入力される第１のスイッチと、前記２つの入出力
端子の電圧がそれぞれ入力される第２，第３のスイッチ
と、前記バックゲート電圧と、前記２つの入出力端子に
入力されるアナログ信号の電圧とが入力され、それら電
圧を比較する第１の比較回路部と、前記２つの入出力端
子に入力されるアナログ信号の電圧が入力され、それら
電圧を比較する第２の比較回路部と、前記第１，第２の
比較回路部の比較結果に基づいて、前記第１〜第３のス
イッチのうちの最も高い電圧、又は、最も低い電圧に対
応したスイッチをオンにする制御回路部とから構成され
る。

【００１２】また、請求項４に記載の発明は、チップ上
に請求項１〜３のうちのいずれか１項に記載のアナログ
スイッチと、そのアナログスイッチつ異なる動作電源電
圧で駆動されアナログスイッチに対して制御信号を出力
するコントロール回路とを形成したことを要旨とする。

【００１３】（作用）従って、請求項１に記載の発明に
よれば、入力電圧Ｖｉｎがバックゲート電圧Ｖ１よりも
高い場合、入力電圧Ｖｉｎがバックゲート電圧としてＰ
チャネルＭＯＳトランジスタ４のバックゲートに供給さ
れ、入力端子２とＰチャネルＭＯＳトランジスタ４のバ
ックゲートの電圧が同じとなる。

【００１４】また、請求項２に記載の発明によれば、Ｎ
チャネルＭＯＳトランジスタのバックゲートには、入力
電圧がバックゲート電圧よりも高い場合に、その入力電
圧がバックゲート電圧として該バックゲートに供給さ
れ、入力端子とバックゲートの電圧が同じとなる。

【００１５】また、請求項３に記載の発明によれば、２
つの入出力端子にそれぞれ入力される電圧とバックゲー
ト電圧とが比較され、最も高い電圧又は最も低い電圧が
ＰチャネルＭＯＳトランジスタのバックゲート又はＮチ
ャネルＭＯＳトランジスタのバックゲートに供給され、
入出力端子とバックゲートの電圧が同じとなる。

【００１６】また、請求項４に記載の発明によれば、チ
ップ上には、アナログスイッチと、そのアナログスイッ
チに対して制御信号を出力するコントロール回路とが形
成される。

【００１７】

【発明の実施の形態】以下、本発明を具体化した一実施
の形態を図２〜図４に従って説明する。図２は一実施の
形態のアナログスイッチ１１の回路図、図３は一実施の
形態の電圧検出回路１３の回路図である。

【００１８】アナログスイッチ１１は、スイッチ回路１
２及び電圧検出回路１３により構成されている。スイッ
チ回路１２は、従来のアナログスイッチ５１と同様に、
ＰチャネルＭＯＳトランジスタ（以下、単にＰＭＯＳト
ランジスタという）１４、ＮチャネルＭＯＳトランジス
タ（以下、単にＮＭＯＳトランジスタという）１５、及
び、インバータ回路１６により構成されている。

【００１９】両ＭＯＳトランジスタ１４，１５は、入出
力端子Ｉ／Ｏ１，Ｉ／Ｏ２間に並列に接続されている。
ＰＭＯＳトランジスタ１４のゲートにはインバータ回路
１６を介して制御信号ＣＯＮＴが入力され、ＮＭＯＳト
ランジスタ１５のゲートには前記制御信号ＣＯＮＴが入
力される。ＰＭＯＳトランジスタ１４のバックゲートに
は電圧検出回路１３の出力電圧ＶDDがバックゲート電圧
として供給され、ＮＭＯＳトランジスタ１５のバックゲ
ートはグランドＧＮＤに接続されている。

【００２０】電圧検出回路１３には、アナログスイッチ
１１の動作電源である電源電圧ＶCCが入力される。ま
た、電圧検出回路１３は、両入出力端子Ｉ／Ｏ１，Ｉ／
Ｏ２に接続され、それら入出力端子Ｉ／Ｏ１，Ｉ／Ｏ２
に印加される電圧ＶＡ，ＶＢがそれぞれ入力される。電
圧ＶＡ，ＶＢは、その一方がアナログスイッチ１１の入
力電圧、他方が出力電圧となる。

【００２１】図３に示すように、電圧検出回路１３は、
コンパレータ２１，２２、コンバータ２５、レベルコン
バータ２３，２４、制御回路部２６、及び、ＰＭＯＳト
ランジスタＴＰ１〜ＴＰ３により構成されている。

【００２２】第１の比較回路部としてのコンパレータ２
１は標準的なコンパレータであって、１つの非反転入力
端子と２つの反転入力端子を有する。コンパレータ２１
の非反転入力端子は入力端子Ｔ１に接続され、電源電圧
ＶCCが入力される。また、コンパレータ２１の一方の反
転入力端子は入力端子Ｔ２に接続され電圧ＶＡが入力さ
れ、他方の反転入力端子は入力端子Ｔ３に接続され電圧
ＶＢが入力される。コンパレータ２１の出力端子はレベ
ルコンバータ２３を介してＰＭＯＳトランジスタＴＰ１
のゲートに接続されている。ＰＭＯＳトランジスタＴＰ
１は、そのソースが入力端子Ｔ１に接続されて電源電圧
ＶCCが入力され、ドレインが出力端子Ｔ４に接続されて
いる。また、ＰＭＯＳトランジスタＴＰ１のバックゲー
トは、ドレインに接続されている。

【００２３】コンバータ２５は、ＮＭＯＳトランジスタ
ＴＮ１〜ＴＮ４により構成されている。ＮＭＯＳトラン
ジスタＴＮ１，ＴＮ２とＮＭＯＳトランジスタＴＮ３，
ＴＮ４はそれぞれ直列に接続されている。ＮＭＯＳトラ
ンジスタＴＮ１，ＴＮ３のドレインには電源電圧ＶCCが
供給され、ＮＭＯＳトランジスタＴＮ２，ＴＮ４のソー
スはグランドＧＮＤに接続されている。ＮＭＯＳトラン
ジスタＴＮ１，ＴＮ４のゲートには電圧ＶＡが入力さ
れ、ＮＭＯＳトランジスタＴＮ２，ＴＮ３のゲートには
電圧ＶＢが入力される。

【００２４】ＮＭＯＳトランジスタＴＮ１，ＴＮ２間の
ノードＮ１はコンパレータ２２の反転入力端子に接続さ
れ、ＮＭＯＳトランジスタＴＮ３，ＴＮ４間のノードＮ
２はコンパレータ２２の非反転入力端子に接続されてい
る。コンパレータ２２は標準的なコンパレータであっ
て、その出力端子は、レベルコンバータ２４を介して制
御回路部２６に接続されている。

【００２５】制御回路部２６は、ナンド回路２７，２８
及びインバータ回路２９により構成されている。ナンド
回路２７，２８の一方の入力端子にはレベルコンバータ
２３の出力信号が入力され、そのレベルコンバータ２３
からの信号が入力される。ナンド回路２７の他方の入力
端子にはレベルコンバータ２４の出力信号がインバータ
回路２９を介して入力され、ナンド回路２８の他方の入
力端子にはレベルコンバータ２４の出力信号が入力され
ている。

【００２６】ナンド回路２７の出力端子はＰＭＯＳトラ
ンジスタＴＰ３のゲートに接続され、ナンド回路２８の
出力端子はＰＭＯＳトランジスタＴＰ２のゲートに接続
されている。ＰＭＯＳトランジスタＴＰ２はそのソース
が入力端子Ｔ２に接続されて電圧ＶＡが入力され、ドレ
インが出力端子Ｔ４に接続されている。ＰＭＯＳトラン
ジスタＴＰ３はそのソースが入力端子Ｔ３に接続されて
電圧ＶＢが入力され、ドレインが出力端子Ｔ４に接続さ
れている。また、両ＰＭＯＳトランジスタＴＰ２，ＴＰ
３は、それぞれそのバックゲートがドレインに接続され
ている。

【００２７】次に、上記のように構成された電圧検出回
路１３の動作を説明する。電源電圧ＶCC、電圧ＶＡ，Ｖ
Ｂは、入力端子Ｔ１〜Ｔ３を介してコンパレータ２１に
入力される。コンパレータ２１は、電源電圧ＶCCと電圧
ＶＡ，ＶＢを比較する。そして、コンパレータ２１は、
その比較結果に基づいて、電源電圧ＶCCが電圧ＶＡ，Ｖ
Ｂよりも高い場合にＨレベルの信号を出力し、電源電圧
ＶCCが電圧ＶＡ又は電圧ＶＢよりも低い場合にはＬレベ
ルの信号を出力する。

【００２８】コンパレータ２１から出力される信号はレ
ベルコンバータ２３により反転されてＰＭＯＳトランジ
スタＴＰ１のゲートに入力される。ＰＭＯＳトランジス
タＴＰ１は、そのゲートにＨレベルの信号が入力される
とオフされ、Ｌレベルの信号が入力されるとオンされ
る。そして、ＰＭＯＳトランジスタＴＰ１のゲートに
は、電源電圧ＶCCが電圧ＶＡ，ＶＢよりも高い場合にコ
ンパレータ２１から出力されるＨレベルの信号がレベル
コンバータ２３により反転されてＬレベルの信号として
入力される。

【００２９】従って、ＰＭＯＳトランジスタＴＰ１は、
電源電圧ＶCCが電圧ＶＡ，ＶＢよりも高い場合にオンに
制御され、電源電圧ＶCCが電圧ＶＡ又は電圧ＶＢよりも
低い場合にオフに制御される。ＰＭＯＳトランジスタＴ
Ｐ１がオンに制御されると、そのオンに制御されたＰＭ
ＯＳトランジスタＴＰ１を介して出力端子Ｔ４から電源
電圧ＶCCが出力電圧ＶDDとして出力される。

【００３０】また、この時、レベルコンバータ２３から
出力されるＬレベルの信号は、制御回路部２６のナンド
回路２７，２８に入力され、そのナンド回路２７，２８
はＨレベルの信号をＰＭＯＳトランジスタＴＰ３，ＴＰ
２のゲートに出力する。従って、ＰＭＯＳトランジスタ
ＴＰ２，ＴＰ３はオフに制御される。

【００３１】コンバータ２５は、電圧ＶＡ及び電圧ＶＢ
が電源電圧ＶCCよりも高い場合でも、電源電圧ＶCCで動
作するコンパレータ２２で電圧ＶＡと電圧ＶＢとを比較
することができるように、それら電圧ＶＡ，ＶＢの高低
関係を、電源電圧ＶCCの範囲内の高低関係に変換する。
コンバータ２５は、ノードＮ１，Ｎ２の電圧を電源電圧
ＶCCの範囲内で電圧ＶＡ，ＶＢに応じて変化させる。

【００３２】ＮＭＯＳトランジスタＴＮ１〜ＴＮ４は、
それぞれゲートに入力する電圧ＶＡ，ＶＢに応じたオン
抵抗となる。そして、ノードＮ１，Ｎ２は、電源電圧Ｖ
CCとグランドＧＮＤとの間の電圧をＮＭＯＳトランジス
タＴＮ１〜ＴＮ４のオン抵抗により分圧した電圧とな
る。その結果、電圧ＶＡが電圧ＶＢよりも高い場合に
は、電源電圧ＶCCの範囲内でノードＮ１の電圧がノード
Ｎ２の電圧よりも高くなる。また、電圧ＶＢが電圧ＶＡ
よりも高い場合には、電源電圧ＶCCの範囲内でノードＮ
２の電圧がノードＮ１の電圧よりも高くなる。

【００３３】コンパレータ２２は、ノードＮ１，Ｎ２の
電圧を比較し、その比較結果に応じたレベルの信号を出
力する。例えば、ノードＮ１の電圧がノードＮ２の電圧
よりも高い、即ち、電圧ＶＡが電圧ＶＢよりも高い場
合、コンパレータ２２はＬレベルの信号を出力する。一
方、ノードＮ２の電圧がノードＮ１の電圧よりも高い、
即ち、電圧ＶＢが電圧ＶＡよりも高い場合、コンパレー
タ２２はＨレベルの信号を出力する。

【００３４】レベルコンバータ２３の出力信号がＬレベ
ルとなってＰＭＯＳトランジスタＴＰ１がオンされると
き、両ナンド回路２７，２８はＨレベルの信号をＰＭＯ
ＳトランジスタＴＰ２，ＴＰ３に出力する。その結果、
ＰＭＯＳトランジスタＴＰ２，ＴＰ３はオフされる。

【００３５】ＰＭＯＳトランジスタＴＰ１がオフされる
とき、両ナンド回路２７，２８は、レベルコンバータ２
４から出力される信号、即ち、電圧ＶＡ，ＶＢの高低に
基づいて信号を出力する。例えば、電圧ＶＡが電圧ＶＢ
よりも高い場合、レベルコンバータ２４からは、Ｈレベ
ルの信号が出力されるので、ナンド回路２８はＬレベル
の信号を、ナンド回路２７はＨレベルの信号を出力す
る。その結果、ＰＭＯＳトランジスタＴＰ２はオンさ
れ、ＰＭＯＳトランジスタＴＰ３はオフされる。そし
て、オンとなったＰＭＯＳトランジスタＴＰ２を介して
出力端子Ｔ４から電圧ＶＡが出力電圧ＶDDとして出力さ
れる。

【００３６】一方、電圧ＶＢが電圧ＶＡよりも高い場
合、レベルコンバータ２４からは、Ｌレベルの信号が出
力されるので、ナンド回路２８はＨレベルの信号を、ナ
ンド回路２７はＬレベルの信号を出力する。その結果、
ＰＭＯＳトランジスタＴＰ２はオフされ、ＰＭＯＳトラ
ンジスタＴＰ３はオンされる。そして、オンとなったＰ
ＭＯＳトランジスタＴＰ３を介して出力端子Ｔ４から電
圧ＶＢが出力電圧ＶDDとして出力される。

【００３７】即ち、電圧検出回路１３は、電源電圧ＶCC
と、入出力端子Ｉ／Ｏ１，Ｉ／Ｏ２に印加される電圧Ｖ
Ａ，ＶＢとを比較し、それら電圧ＶCC，ＶＡ，ＶＢのう
ちの最も高い電圧を出力端子Ｔ４から出力電圧ＶDDとし
て出力する。この出力電圧ＶDDは、スイッチ回路１２を
構成するＰＭＯＳトランジスタ１４のバックゲートにバ
ックゲート電圧として供給される。

【００３８】従って、入出力端子Ｉ／Ｏ１，Ｉ／Ｏ２に
印加される電圧ＶＡ，ＶＢが電源電圧ＶCCよりも低い場
合、ＰＭＯＳトランジスタ１４のバックゲートには電源
電圧ＶCCがバックゲート電圧として供給される。一方、
電圧ＶＡ又は電圧ＶＢが電源電圧ＶCCよりも高い場合、
ＰＭＯＳトランジスタ１４のバックゲートにはその高い
電圧ＶＡ又は電圧ＶＢがバックゲート電圧として供給さ
れる。すると、入出力端子Ｉ／Ｏ１，Ｉ／Ｏ２とＰチャ
ネルＭＯＳトランジスタ１４のバックゲートとの間の電
圧が同じになる。従って、入出力端子Ｉ／Ｏ１又はＩ／
Ｏ２に入力される電圧ＶＡ，ＶＢとＰチャネルＭＯＳト
ランジスタ１４のバックゲートの電圧とが同じとなるの
で、一方の入出力端子Ｉ／Ｏ１（又は入出力端子Ｉ／Ｏ
２）に印加される電圧ＶＡ（又は電圧ＶＢ）は他方の入
出力端子Ｉ／Ｏ２（又は入出力端子Ｉ／Ｏ１）に出力さ
れる。その結果、アナログスイッチ１１の入出力端子Ｉ
／Ｏ１，Ｉ／Ｏ２に入力されるアナログ信号の電圧範囲
を電源電圧ＶCCの範囲内に限らず、電源電圧ＶCCを越え
る範囲の電圧のアナログ信号の開閉を行うことができ、
入力電圧範囲を拡大することができる。

【００３９】尚、レベルコンバータ２３，２４は、電源
電圧ＶCC＜出力電圧ＶDDの場合に、ＰＭＯＳトランジス
タＴＰ１及び制御回路部２６の誤動作を防止するために
設けられている。コンパレータ２１，２２には動作電源
として電源電圧ＶCCが供給される。従って、コンパレー
タ２１，２２から出力されるＨレベルの信号は電源電圧
ＶCCの電位となる。しかし、電源電圧ＶCCに比べて電圧
ＶＡ又は電圧ＶＢの方が高い場合、ＰＭＯＳトランジス
タＴＰ１はオンとなって出力端子Ｔ４から入力端子Ｔ１
に向かって電流が流れることになる。すると、出力端子
Ｔ４からは、正常な電圧ＶＡ又はＶＢが出力されなくな
ってしまう。そのため、電源電圧ＶCCよりも電圧ＶＡ又
はＶＢが高い場合、ＰＭＯＳトランジスタＴＰ１のゲー
トに入力する電位をそれら電圧ＶＡ又はＶＢの電位まで
上げてＰＭＯＳトランジスタＴＰ１をオフに保持して正
常に動作させるためである。

【００４０】また、制御回路２６を構成するナンド回路
２７、２８及びインバータ回路２９は出力電圧ＶDDで動
作する。そのため、コンパレータ２２から出力される信
号をレベルコンバータ２４によって変換するようになっ
ている。

【００４１】本実施の形態のアナログスイッチ１１は、
例えば、図４に示すように、半導体装置３１のチップ上
に形成され、そのチップ上には、アナログスイッチ１１
を制御するコントロール回路３２が形成されている。こ
の半導体装置３１は、例えば、防犯センサとして用いら
れるものであって、従来の機械式リレースイッチをアナ
ログスイッチ１１に置き換えて内蔵することによって接
続の手間を省くことができる。

【００４２】複数の半導体装置３１のコントロール回路
３２にはそれぞれ人を検知するためのセンサ３３が接続
され、コントロール回路３２はセンサからの信号に基づ
いてアナログスイッチ１１をオン又はオフに制御する。
各半導体装置３１のアナログスイッチ１１は直列に接続
されるとともに、抵抗Ｒを介して動作電源ＶＣが供給さ
れる。そして、抵抗Ｒと半導体装置３１との間の電圧に
よって例えばベルを鳴らすなどして、人の検知を報知す
る。

【００４３】ところで、動作電源ＶＣは、半導体装置３
１及びセンサ３３を駆動するための電源電圧ＶCC以上の
電圧に設定され供給される。従って、アナログスイッチ
１１には、動作するための電源電圧ＶCCよりも高い電圧
がその入出力端子に供給される。

【００４４】このような場合においても、アナログスイ
ッチ１１は、電源電圧ＶCCと入出力端子に供給される動
作電圧ＶＣとを比較し、電圧の高い方（この場合は動作
電圧ＶＣ）をＰＭＯＳトランジスタ１４のバックゲート
に供給することで、入出力端子の電圧とバックゲートの
電圧とを同じにすることができるので、正常に動作する
ようになる。

【００４５】以上記述したように、本実施の形態では、
以下の効果を奏する。 （１）電圧検出回路１３は、電源電圧ＶCCと、入出力端
子Ｉ／Ｏ１，Ｉ／Ｏ２に印加される電圧ＶＡ，ＶＢとを
比較し、その比較結果に基づいて最も高い電圧を出力電
圧ＶDDとしてスイッチ回路１２を構成するＰＭＯＳトラ
ンジスタ１４のバックゲートに供給するようにした。従
って、入出力端子Ｉ／Ｏ１，Ｉ／Ｏ２に印加される電圧
ＶＡ，ＶＢが電源電圧ＶCCよりも高い場合においても、
入出力端子Ｉ／Ｏ１，Ｉ／Ｏ２の電圧ＶＡ，ＶＢとＰチ
ャネルＭＯＳトランジスタ１４のバックゲートの電圧と
が同じとなり、ＰＭＯＳトランジスタ１４のソースから
バックゲートに電流が流れない。その結果、アナログス
イッチ１１は、電源電圧ＶCCより高い電圧ＶＡ，ＶＢが
入力されても正常に動作するので、アナログスイッチ１
１の入出力端子Ｉ／Ｏ１，Ｉ／Ｏ２に入力される電圧範
囲を拡大することができる。

【００４６】尚、本発明は前記実施の形態の他、以下の
態様で実施するようにしてもよい。 （１）上記実施の形態では、スイッチ回路１２を構成す
るＰＭＯＳトランジスタ１４のバックゲートに印加する
出力電圧ＶDDを供給する電圧検出回路１３を備えたアナ
ログスイッチ１１に具体化したが、ＮＭＯＳトランジス
タ１５のバックゲートに印加する負の電圧を供給する電
圧検出回路を備えたアナログスイッチに具体化して実施
してもよい。また、ＰＭＯＳトランジスタ１４のバック
ゲートに電源電圧ＶCCを供給する電圧検出回路１３と、
ＮＭＯＳトランジスタ１５のバックゲートに負の電圧を
供給する電圧検出回路とを備えたアナログスイッチに具
体化してもよい。

【００４７】（２）上記実施の形態では、電圧検出回路
１３は、電源電圧ＶCCと電圧ＶＡ，ＶＢの３つの電圧を
比較し、最も高い電圧を出力電圧ＶDDとして出力するよ
うにしたが、スイッチ回路１２を１方向のみとし、電源
電圧ＶCCと電圧ＶＡ、又は電源電圧ＶCCと電圧ＶＢとを
比較するようにしてもよい。また、４つ以上複数の電圧
を比較するようにしてもよい。

【００４８】（３）上記実施の形態では、コンパレータ
２１，２２には標準的コンパレータを使用しているが、
スレッショルドレベル近辺での誤動作を避けるため、ヒ
ステリシス付コンパレータを用いて実施しても良い。

【００４９】尚、上記実施の形態から把握できる請求項
以外の技術的思想について、以下にその効果とともに記
載する。 （イ）請求項３に記載のアナログスイッチにおいて、前
記第２の比較回路部は、前記２つの入出力端子に入力さ
れるアナログ信号の電圧の高低関係を電源電圧範囲内の
高低関係に変換するコンバータと、前記電源電圧で駆動
され、前記変換部により変換された高低関係を比較する
コンパレータとから構成されたアナログスイッチ。この
構成によれば、２つの入出力端子に入力されるアナログ
信号の電圧が電源電圧よりも高い場合にも、それら電圧
の高低関係が電源電圧範囲内の高低関係に変換されるの
で、電源電圧で駆動されるコンパレータによって、比較
することが可能となる。

【００５０】（ロ）請求項３に記載のアナログスイッチ
において、前記第１，第２の比較回路はヒステリシス付
コンパレータであるアナログスイッチ。この構成によれ
ば、スレッショルドレベル付近での誤動作を防ぐことが
可能となる。

【００５１】

【発明の効果】以上詳述したように、請求項１に記載の
発明によれば、バックゲート電圧と、入力端子に入力さ
れる電圧の高い方の電圧をＰチャネルＭＯＳトランジス
タのバックゲートに入力することで、バックゲート電圧
を越える範囲の電圧のアナログ信号を扱うことができ
る。

【００５２】また、請求項２に記載の発明によれば、バ
ックゲート電圧と入力端子に入力される電圧の高い方の
電圧をＮチャネルＭＯＳトランジスタのバックゲートに
入力することで、バックゲート電圧を越える範囲の電圧
のアナログ信号を扱うことができる。

【００５３】また、請求項３に記載の発明によれば、双
方向アナログスイッチのトランジスタのバックゲート電
圧を越える範囲の電圧のアナログ信号を扱うことができ
る。また、請求項４に記載の発明によれば、動作電源電
圧よりも高い電圧のアナログ信号をオンオフするアナロ
グスイッチとコントロール回路とを同一チップ上に形成
することができる。

【図面の簡単な説明】

【図１】 本発明の原理説明図。

【図２】 一実施の形態のアナログスイッチの回路図。

【図３】 一実施の形態の電圧検出回路の回路図。

【図４】 図２のアナログスイッチを用いた半導体装置
のブロック図。

【図５】 従来のアナログスイッチの回路図。

【符号の説明】

１ アナログスイッチ ２ 入力端子 ３ 出力端子 ４ ＰチャネルＭＯＳトランジスタ ５ ＮチャネルＭＯＳトランジスタ ７ 電圧検出回路 ＣＯＮＴ 制御信号 Ｖｉｎ 入力電圧 Ｖ１ バックゲート電圧

Claims (4)

【特許請求の範囲】
1. 【請求項１】 入力端子と出力端子との間にＰチャネル
   ＭＯＳトランジスタとＮチャネルＭＯＳトランジスタと
   を並列に接続し、前記各トランジスタのゲートに制御信
   号を入力して前記入力端子と出力端子との間を導通状態
   あるいは非導通状態とし、前記ＰチャネルＭＯＳトラン
   ジスタのバックゲートにはバックゲート電圧を供給した
   アナログスイッチであって、 前記バックゲートには、前記入力端子に入力される入力
   電圧と、前記バックゲート電圧のうち、高い方の電圧を
   前記バックゲート電圧として該バックゲートに供給する
   電圧検出回路を接続したことを特徴とするアナログスイ
   ッチ。
2. 【請求項２】 入力端子と出力端子との間にＰチャネル
   ＭＯＳトランジスタとＮチャネルＭＯＳトランジスタと
   を並列に接続し、前記各トランジスタのゲートに制御信
   号を入力して前記入力端子と出力端子との間を導通状態
   あるいは非導通状態とし、前記ＮチャネルＭＯＳトラン
   ジスタのバックゲートにはバックゲート電圧を供給した
   アナログスイッチであって、 前記バックゲートには、前記入力端子に入力される入力
   電圧と、前記バックゲート電圧のうち、低い方の電圧を
   前記バックゲート電圧として該バックゲートに供給する
   電圧検出回路を接続したことを特徴とするアナログスイ
   ッチ。
3. 【請求項３】 請求項１又は２に記載のアナログスイッ
   チは双方向アナログスイッチであって、前記Ｐチャネル
   ＭＯＳトランジスタとＮチャネルＭＯＳトランジスタは
   ２つの入出力端子間に並列に接続され、 前記電圧検出回路は、 前記バックゲート電圧が入力される第１のスイッチと、 前記２つの入出力端子の電圧がそれぞれ入力される第
   ２，第３のスイッチと、 前記バックゲート電圧と、前記２つの入出力端子に入力
   されるアナログ信号の電圧とが入力され、それら電圧を
   比較する第１の比較回路部と、 前記２つの入出力端子に入力されるアナログ信号の電圧
   が入力され、それら電圧を比較する第２の比較回路部
   と、 前記第１，第２の比較回路部の比較結果に基づいて、前
   記第１〜第３のスイッチのうちの最も高い電圧、又は、
   最も低い電圧に対応したスイッチをオンにする制御回路
   部とから構成されたアナログスイッチ。
4. 【請求項４】 チップ上に請求項１〜３のうちのいずれ
   か１項に記載のアナログスイッチと、そのアナログスイ
   ッチと異なる動作電源電圧で駆動されアナログスイッチ
   に対して制御信号を出力するコントロール回路とを形成
   した半導体装置。