JPH09260382A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH09260382A JPH09260382A JP8072606A JP7260696A JPH09260382A JP H09260382 A JPH09260382 A JP H09260382A JP 8072606 A JP8072606 A JP 8072606A JP 7260696 A JP7260696 A JP 7260696A JP H09260382 A JPH09260382 A JP H09260382A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- wiring layer
- conductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
の配線層の形成後に容易に電気的接続を行い、しかもチ
ップ面積の増加を少なく抑える。 【解決手段】 半導体基板20上に層間絶縁膜23で絶
縁して配線層21,22を積層形成し、配線層21上の
配線層22と重ならない位置で層間絶縁膜23に下層配
線引き上げ用埋め込み導電体25を埋め込んでいる。こ
の下層配線引き上げ用埋め込み導電体25は、配線層2
1から配線層22の下面の高さまで延びている。
Description
する半導体集積回路装置に関するものである。
における2層の配線層の周辺部分の平面図を示し、図8
(b)に同図(a)のA−A′線断面図を示す。なお、
図8(a)においては層間絶縁膜の図示は省略してい
る。図8において、10はn形もしくはp形のSi基板
である。17はSi基板10の上に形成したSiO2 膜
である。11はSi基板10の上にSiO2 膜を介して
積層形成した下層の配線層である。13は下層の配線層
11を覆うようにSi基板10の上に形成した層間絶縁
膜である。12は層間絶縁膜13の上に積層形成した上
層の配線層である。14は下層の配線層11の上の上層
の配線層12と重ならない位置で層間絶縁膜13に形成
されて上層の配線層12の下面の高さ、つまり層間絶縁
膜13の上面の高さから下層の配線層11の上面まで堀
り込まれた穴(コンタクトホール)である。15は穴1
4に埋め込まれることによって下層の配線層11から上
層の配線層12の下面の高さ(図8(b)における層間
絶縁膜13の上面と同じ高さ)まで延びた下層配線引き
上げ用埋め込み導電体である。16は下層配線引き上げ
用埋め込み導電体15に接続される状態に層間絶縁膜1
3の上に形成したプロービングパッドであり、上層の配
線層12と同じマスクで形成され、上層の配線層12と
は絶縁状態に配置される。
ば回路検査の際に、上層の配線層12の下にあって、そ
のままでは外部との間で電気的接続を行うことが困難な
下層の配線層11と、外部との間の電気的接続を容易に
行い、下層の配線層11に現れる信号(電圧、信号波形
等)をプロービングするために、下層の配線層11を下
層配線引き上げ用埋め込み導電体15で埋め込んだ穴1
4を用いて上層の配線層12の下面と同じ高さまで引き
上げ、いわゆるプロービングパッド16を下層配線引き
上げ用埋め込み導電体15に接続される状態に層間絶縁
膜13上に、上層の配線層12と同じマスクで形成して
いる。この場合、プロービングパッド16を形成する部
分では、上層の配線層12がプロービングパッド16に
当ることがないように、上層の配線層12を迂回させて
いる。
よびプロービングパッド16の幅をそれぞれLとし、配
線ルール上、上層の配線層12の配線間に設けるべき隙
間をSとした場合において、上層の配線層12の2本の
配線間の直下に下層配線引き上げ用埋め込み導電体15
が配置されていない部分では、上層の配線層12の2本
の配線の隙間は当然Sであり、上層の配線層12の2本
の配線間の直下に下層配線引き上げ用埋め込み導電体1
5が配置されている部分では、下層配線引き上げ用埋め
込み導電体15の真上の上層の配線層12と同じ層にプ
ロービングパッド16を形成するので、上層の配線層1
2の2本の配線の隙間は(2S+L)となる。例えば、
S=Lとすれば、上層の配線層12の2本の配線の隙間
は3Sとなり、プロービングパッド16を設けることに
より、上層の配線層12の2本の配線の隙間が3倍に増
加する。
路装置では、下層の配線層11に対して上層の配線層1
2の形成後に容易に電気的接続を行うために、下層配線
引き上げ用埋め込み導電体15を設けるとともに、下層
配線引き上げ用埋め込み導電体15の真上の上層の配線
層12と同じ層上、つまり層間絶縁膜13の上にプロー
ビングパッド16を形成しているので、層間絶縁膜13
の上に積層形成する上層の配線層12の2本の配線間の
隙間がプロービングパッド16を迂回している部分にお
いて、本来必要な最小限の長さSとならず、上層の配線
層12の2本の配線間にプロービングパッド16の配線
が1本余分に形成されることになり、上層の配線層12
の2本の配線間の隙間が長さ(2S+L)となってしま
う。このように、プロービングパッド16を設ける結
果、半導体集積回路装置は、チップ面積が大幅に増加す
るという問題点があった。
線層に対して上層の配線層の形成後に容易に電気的接続
を行うことができ、しかもチップ面積の増加を少なく抑
えることができる半導体集積回路装置を提供することで
ある。
積回路装置は、半導体基板と、この半導体基板上に絶縁
膜で絶縁して積層形成した下層および上層の配線層と、
下層の配線層上の上層の配線層と重ならない位置で絶縁
膜に埋め込まれて下層の配線層から上層の配線層の下面
の高さまで延びた下層配線引き上げ用埋め込み導電体と
を備えている。
層を形成し、この上層の配線層を絶縁膜で被覆した後、
絶縁膜に上層の配線層の下面と同じ深さまでの浅い穴を
開けるだけで、下層の配線層につながる下層配線引き上
げ用埋め込み導電体を容易に露出させることができる。
その結果、露出した下層配線引き上げ用埋め込み導電体
に接続される上層導電体を絶縁膜の上に形成すれば、下
層の配線層に対して上層の配線層の形成後に容易に電気
的接続を行うことができる。例えば、上層導電体をプロ
ービングパッドとして用いれば、回路検査のためのプロ
ービングが可能となり、また上層導電体を下層配線引き
上げ用埋め込み導電体相互間あるいは下層配線引き上げ
用埋め込み導電体と上層の配線層の間を接続する配線と
して用いれば、下層の配線層の配線変更が可能となる。
なお、上記の浅い穴を開けて下層配線引き上げ用埋め込
み導電体を露出させるだけで、特に上層導電体を形成し
なくても、プロービングによる測定は可能である。ま
た、上記の浅い穴は、上層の配線層の下面より下の深さ
までであってもよい。
下層配線引き上げ用埋め込み導電体が上層の配線層の下
面の高さまでしか延びておらず、上層の配線層が積層形
成される際に絶縁膜上には下層配線引き上げ用埋め込み
導電体が突出していないので、上層の配線層と同じ層に
プロービングパッド等を形成する場合に比べて、配線ル
ール上、上層の配線層の配線間の隙間を狭くすることが
でき、チップ面積の増加を少なく抑えることができる。
導体基板と、この半導体基板上に絶縁膜で絶縁して積層
形成した下層,中間層および上層の配線層と、下層の配
線層上の中間層および上層の配線層と重ならない位置で
絶縁膜に埋め込まれて下層の配線層から上層の配線層の
下面の高さまで延びた下層配線引き上げ用埋め込み導電
体とを備えている。
層を形成し、この上層の配線層を絶縁膜で被覆した後、
絶縁膜に上層の配線層の下面と同じ深さまでの浅い穴を
開けるだけで、下層の配線層につながる下層配線引き上
げ用埋め込み導電体を容易に露出させることができ、露
出した下層配線引き上げ用埋め込み導電体に接続される
上層導電体を絶縁膜の上に形成すると、下層の配線層に
対して上層の配線層の形成後に容易に電気的接続を行う
ことができる。例えば、上層導電体をプロービングパッ
ドとして用いれば、回路検査のためのプロービングが可
能となり、また上層導電体を下層配線引き上げ用埋め込
み導電体相互間あるいは下層配線引き上げ用埋め込み導
電体と上層の配線層の間を接続する配線として用いれ
ば、下層の配線層の配線変更が可能となる。なお、上記
の浅い穴を開けて下層配線引き上げ用埋め込み導電体を
露出させるだけで、特に上層導電体を形成しなくても、
プロービングによる測定は可能である。また、上記の浅
い穴は、上層の配線層の下面より下の深さまでであって
もよい。
下層配線引き上げ用埋め込み導電体が上層の配線層の下
面の高さまでしか延びておらず、上層の配線層が積層形
成される際に絶縁膜上には下層配線引き上げ用埋め込み
導電体が突出していないので、上層の配線層と同じ層に
プロービングパッド等を形成する場合に比べて、配線ル
ール上、上層の配線層の配線間の隙間を狭くすることが
でき、チップ面積の増加を少なく抑えることができる。
導体基板と、この半導体基板上に絶縁膜で絶縁して積層
形成した下層および上層の配線層と、下層の配線層上の
上層の配線層と重ならない位置で絶縁膜に埋め込まれて
下層の配線層から上層の配線層の下面と下層の配線層の
上面の間の高さまで延びた下層配線引き上げ用埋め込み
導電体とを備えている。
層を形成し、この上層の配線層を絶縁膜で被覆した後、
絶縁膜に上層の配線層の下面と下層の配線層の上面の間
の深さの浅い穴を開けるだけで、上層の配線層以外の配
線層につながる下層配線引き上げ用埋め込み導電体を容
易に露出させることができ、露出した下層配線引き上げ
用埋め込み導電体に接続される上層導電体を絶縁膜の上
に形成すると、下層の配線層に対して上層の配線層の形
成後に容易に電気的接続を行うことができる。例えば、
上層導電体をプロービングパッドとして用いれば、回路
検査のためのプロービングが可能となり、また上層導電
体を下層配線引き上げ用埋め込み導電体相互間あるいは
下層配線引き上げ用埋め込み導電体と上層の配線層の間
を接続する配線として用いれば、下層の配線層の配線変
更が可能となる。なお、上記の浅い穴を開けて下層配線
引き上げ用埋め込み導電体を露出させるだけで、特に上
層導電体を形成しなくても、プロービングによる測定は
可能である。
下層配線引き上げ用埋め込み導電体が上層の配線層の下
面と下層の配線層の上面の間の高さまでしか延びておら
ず、上層の配線層が積層形成される際に絶縁膜で下層配
線引き上げ用埋め込み導電体が被覆されているので、上
層の配線層と同じ層にプロービングパッドを形成する場
合に比べて、配線ルール上、上層の配線層の配線間の隙
間を狭くすることができ、チップ面積の増加を少なく抑
えることができる。さらに、下層配線引き上げ用埋め込
み導電体と上層の配線層の短絡の心配がないので、下層
配線引き上げ用埋め込み導電体の上に上層導電体と接続
するための穴を開ける余裕があれば、下層配線引き上げ
用埋め込み導電体と上層の配線層が部分的に重なっても
よくなり、上層の配線層が積層形成される際に絶縁膜か
ら下層配線引き上げ用埋め込み導電体が露出している場
合に比べて上層の配線層の配線間の隙間をいっそう狭く
することができ、チップ面積の増加をさらに少なく抑え
ることができる。
導体基板と、この半導体基板上に絶縁膜で絶縁して積層
形成した下層,中間層および上層の配線層と、下層の配
線層上の中間層および上層の配線層と重ならない位置で
絶縁膜に埋め込まれて下層の配線層から上層の配線層の
下面と下層の配線層の上面の間の高さまで延びた下層配
線引き上げ用埋め込み導電体とを備えている。
層を形成し、この上層の配線層を絶縁膜で被覆した後、
絶縁膜に上層の配線層の下面と下層の配線層の上面の間
の深さの浅い穴を開けるだけで、上層の配線層以外の配
線層につながる下層配線引き上げ用埋め込み導電体を容
易に露出させることができ、露出した下層配線引き上げ
用埋め込み導電体に接続される上層導電体を絶縁膜の上
に形成すると、下層の配線層に対して上層の配線層の形
成後に容易に電気的接続を行うことができる。例えば、
上層導電体をプロービングパッドとして用いれば、回路
検査のためのプロービングが可能となり、また上層導電
体を下層配線引き上げ用埋め込み導電体相互間あるいは
下層配線引き上げ用埋め込み導電体と上層の配線層の間
を接続する配線として用いれば、下層の配線層の配線変
更が可能となる。なお、上記の浅い穴を開けて下層配線
引き上げ用埋め込み導電体を露出させるだけで、特に上
層導電体を形成しなくても、プロービングによる測定は
可能である。
下層配線引き上げ用埋め込み導電体が上層の配線層の下
面と下層の配線層の上面の間の高さまでしか延びておら
ず、上層の配線層が積層形成される際に絶縁膜で下層配
線引き上げ用埋め込み導電体が被覆されているので、上
層の配線層と同じ層にプロービングパッドを形成する場
合に比べて、配線ルール上、上層の配線層の配線間の隙
間を狭くすることができ、チップ面積の増加を少なく抑
えることができる。さらに、下層配線引き上げ用埋め込
み導電体と上層の配線層の短絡の心配がないので、下層
配線引き上げ用埋め込み導電体の上に上層導電体と接続
するための穴を開ける余裕があれば、下層配線引き上げ
用埋め込み導電体と上層の配線層が部分的に重なっても
よくなり、上層の配線層が積層形成される際に絶縁膜か
ら下層配線引き上げ用埋め込み導電体が露出している場
合に比べて上層の配線層の配線間の隙間をいっそう狭く
することができ、チップ面積の増加をさらに少なく抑え
ることができる。
求項1,請求項2,請求項3または請求項4記載の半導
体集積回路装置において、絶縁膜を上層の配線層の上層
まで設け、絶縁膜を通して下層配線引き上げ用埋め込み
導電体に接続される上層導電体を絶縁膜の上に設けてい
る。請求項5記載の構成によれば、上層の配線層の形成
後における下層の配線層に対する電気的接続を上層導電
体を通して容易に行うことができる。また、上層の配線
層を被覆する絶縁膜の上に上層導電体を形成するので、
上層の配線層の形成と上層導電体の形成とが別工程とな
り、上層の配線層と同じ層にプロービングパッド等を形
成する場合に比べて、配線ルール上、上層導電体の形成
のために上層の配線層を大きく迂回させることは不要と
なり、上層導電体と下層配線引き上げ用埋め込み導電体
とを接続するための穴を形成できる分だけ広げるだけで
よくなり、上層導電体を形成する場合に、チップ面積の
増加を少なく抑えることができる。
求項1,請求項2,請求項3または請求項4記載の半導
体集積回路装置において、下層配線引き上げ用埋め込み
導電体が複数個あり、絶縁膜を上層の配線層の上層まで
設け、絶縁膜を通して複数個の下層配線引き上げ用埋め
込み導電体のうちの一部に接続される上層導電体を絶縁
膜の上に設け、複数個の下層配線引き上げ用埋め込み導
電体のうちの残りを絶縁膜に埋まった状態としている。
層の形成後における上層の配線層以外の配線層に対する
電気的接続を上層導電体を通して容易に行うことができ
る。また、上層の配線層を被覆する絶縁膜の上に上層導
電体を形成するので、上層の配線層の形成と上層導電体
の形成とが別工程となり、上層の配線層と同じ層にプロ
ービングパッド等を形成する場合に比べて、配線ルール
上、上層導電体の形成のために上層の配線層を大きく迂
回させることは不要となり、上層導電体と下層配線引き
上げ用埋め込み導電体とを接続するための穴を形成でき
る分だけ広げるだけでよくなり、上層導電体を形成する
場合に、チップ面積の増加を少なく抑えることができ
る。
1から図4までを参照しながら説明する。図1(a)に
この発明の第1の実施の形態の半導体集積回路装置にお
ける2層の配線層の周辺部分の平面図を示し、図1
(b)に同図(a)のB−B′線断面図を示す。なお、
図1(a)においては層間絶縁膜の図示は省略してい
る。図1において、20は半導体基板としてのn形もし
くはp形のSi基板である。19はSi基板20の上に
形成したSiO2 膜である。21はSi基板20の上に
SiO2 膜19を介して積層形成した例えばAlからな
る下層の配線層である。23は下層の配線層21を覆う
ようにSi基板20の上に形成した例えばSiO2膜か
らなる層間絶縁膜である。22は層間絶縁膜23の上に
積層形成した例えばAlからなる上層の配線層である。
24は下層の配線層21の上の上層の配線層22と重な
らない位置で層間絶縁膜23に形成されて上層の配線層
22の下面の高さ、つまり層間絶縁膜23の上面の高さ
から下層の配線層21の上面まで堀り込まれた穴(コン
タクトホール)である。25は例えば集束イオンビーム
装置(Focused Ion Beam ;FIB装置)を用いて穴24
に埋め込まれることによって下層の配線層21から上層
の配線層22の下面の高さ(図1(b)における層間絶
縁膜23の上面と同じ高さ)まで延びた例えばW,M
o,Pt,C等からなる下層配線引き上げ用埋め込み導
電体(埋め込み導電体)である。なお、下層配線引き上
げ用埋め込み導電体25は、金属の全面堆積と全面エッ
チバックとを組み合わせて形成することも可能である。
ば回路検査の際に、上層の配線層22の下にあって、上
層の配線層22の形成後には電気的接続を行うことが困
難な下層の配線層21に対する電気的接続を容易に行
い、下層の配線層21に現れる信号(電圧、信号波形
等)をプロービング(測定)し、または下層の配線層2
1の配線変更を行うことを目的として、穴24に埋め込
まれた下層配線引き上げ用埋め込み導電体25を用い
て、下層の配線層21を上層の配線層22の下面と同じ
高さまで引き上げ、上層の配線層22を層間絶縁膜(図
示せず)で被覆した後、層間絶縁膜に下層配線引き上げ
用埋め込み導電体25の直上位置で下層配線引き上げ用
埋め込み導電体25に至る浅い穴を開け、この層間絶縁
膜の穴を通して下層配線引き上げ用埋め込み導電体25
に接続される上層導電体(図示せず)を層間絶縁膜に形
成する。この場合、上層導電体をプロービングパッドと
して使用すれば、下層の配線層21の電圧、信号波形等
を測定でき、配線として使用すれば、下層の配線層21
の配線変更を行うことができる。上層導電体を形成する
部分では、上層の配線層22が上層導電体に当ることが
ないように、上層の配線層22を小さく迂回させてい
る。
Lとし、配線ルール上、上層の配線層22の配線間に設
けるべき隙間をSとした場合において、上層の配線層2
2の2本の配線間の直下に下層配線引き上げ用埋め込み
導電体25が設けられていない部分では、上層の配線層
22の2本の配線の隙間は当然Sであり、上層の配線層
22の2本の配線間の直下に下層配線引き上げ用埋め込
み導電体25が設けられている部分でも、上層導電体が
上層の配線層22と同じ層には形成されず、上層の配線
層22の形成時には上層導電体はないので、上層の配線
層22の2本の配線の隙間は例えば図8においてパッド
16を形成する必要がないので、パッド16の幅Lを省
略することができ、その結果配線層の隙間は2Sとする
ことができ、従来例(3倍)と比べて狭くすることがで
きる。つまり、従来例では、上層の配線層22の2本の
配線間の隙間が3Sとなっていたため、配線間の隙間の
縮小率は2/3、配線ピッチの縮小率は、3/4とな
る。これにより、チップ面積の増加を少なく抑えつつプ
ロービングまたは配線変更のための上層導電体を形成す
ることができ、回路解析または配線変更が容易となる。
直下に下層配線引き上げ用埋め込み導電体25が設けら
れている部分における上層の配線層22の2本の配線の
隙間をSではなく2Sとしているのは、下層配線引き上
げ用埋め込み導電体25が露出した層間絶縁膜23上に
上層の配線層22を形成する場合に、上層の配線層22
と下層配線引き上げ用埋め込み導電体25とを短絡させ
ないための余裕をもたせるためである。上記の穴24の
中心から上層の配線層22の2本の配線までの距離がそ
れぞれほぼSに等しくなっている。
(d)を参照しながら、図1の半導体集積回路装置を形
成する工程について説明する。まず、図2(a)に示す
ように、Si基板20にSiO2 膜19を形成した後A
l膜を堆積してパターニングすることにより下層の配線
層21を形成し、その上に層間絶縁膜23としてSiO
2 膜を堆積し、さらに層間絶縁膜23に穴24を開け
る。
FIB(Focused Ion Beam)法またはCVD(Chemical
Vapor Deposion )法等によって穴24を埋め込むよう
に、W,Mo,Pt,C等の導電体29を堆積させる。
つぎに、図2(c)に示すように、導電体29をエッチ
バックして穴24の内部にのみ下層配線引き上げ用埋め
込み導電体25を残す。
縁膜23上に、下層配線引き上げ用埋め込み導電体25
の形成部位を避けて上層の配線層22を形成する。この
場合、上層の配線層22は、下層配線引き上げ用埋め込
み導電体25には接続されない。つぎに、図3(a),
(b),(c)を参照しながら、図1の下層配線引き上
げ用埋め込み導電体25の上にプロービング用あるいは
配線用として用いられる上層導電体を形成する工程につ
いて説明する。まず、図1に示された状態の半導体集積
回路装置に対して、図3(a)に示すように、上層の配
線層22を被覆するように層間絶縁膜27を堆積し、図
3(b)に示すように、下層配線引き上げ用埋め込み導
電体25の真上の位置で層間絶縁膜27に穴28を開
け、この穴28に向かって、集束イオンビーム装置によ
り例えばW,Mo,Pt,C等にGa等のイオンビーム
を照射することによりより矢印XのようにW,Mo,P
t,C等を堆積し、これによって図3(c)に示すよう
に、穴28を上記の導電体で埋めることにより、上層導
電体26を形成する。なお、層間絶縁膜27は、通常の
半導体集積回路装置の最上層に使用されているプラズマ
ナイトライド(p−SiN)等やポリイミド膜等であっ
ても、何ら差し支えない。
2を形成し、この上層の配線層22を層間絶縁膜27で
被覆した後、層間絶縁膜27に上層の配線層22の下面
と同じ深さまでの浅い穴を開けるだけで、下層の配線層
21につながる下層配線引き上げ用埋め込み導電体25
を容易に露出させることができ、露出した下層配線引き
上げ用埋め込み導電体25に接続される上層導電体26
を層間絶縁膜27の上に形成すると、下層の配線層21
に対して上層の配線層22の形成後に容易に電気的接続
を行うことができる。例えば、上層導電体26をプロー
ビングパッドとして用いれば、回路検査のためのプロー
ビングが可能となり、また上層導電体26を下層配線引
き上げ用埋め込み導電体25相互間あるいは下層配線引
き上げ用埋め込み導電体25と上層の配線層22の間を
接続する配線として用いれば、下層の配線層21の配線
変更が可能となる。なお、上記の浅い穴を開けて下層配
線引き上げ用埋め込み導電体25を露出させるだけで、
特に上層導電体を形成しなくても、プロービングによる
測定は可能である。また、上記の浅い穴は、上層の配線
層の下面より下の深さまでであってもよい。
めの下層配線引き上げ用埋め込み導電体25が上層の配
線層22の下面の高さまでしか延びておらず、上層の配
線層22が積層形成される際に層間絶縁膜23上には下
層配線引き上げ用埋め込み導電体25が突出していない
ので、上層の配線層22と同じ層にプロービングパッド
を形成する従来例に比べて、配線ルール上、上層の配線
層22の配線間の隙間を狭くすることができ、チップ面
積の増加を少なく抑えることができる。
縁膜27の上に上層導電体26を形成するので、上層の
配線層22の形成と上層導電体26の形成とが別工程と
なり、上層の配線層22と同じ層にプロービングパッド
を形成する従来例のように、配線ルール上、上層導電体
26に対して上層の配線層22を大きく迂回させること
は不要となり、上層導電体26と下層配線引き上げ用埋
め込み導電体25とを接続するための穴28を形成でき
る分だけ広げるだけでよくなり、上層導電体26を形成
する場合に、チップ面積の増加を少なく抑えることがで
きる。
の場合の例を示したが、この発明は、2層だけでなく、
3層以上の多層の配線層を形成する半導体集積回路装置
にも適用できるのはいうまでもないことである。図4は
配線層が4層の場合の半導体集積回路装置の例を示すも
のであり、基本的には図1に示したものと同じである。
n形もしくはp形のSi基板である。51はSi基板3
0の上に形成したSiO2 膜である。31はSi基板3
0上にSiO2 膜を介して形成した例えばAlからなる
第1の配線層であり、その膜厚は例えば厚さ0.5μm
であり、線幅は例えば1.0μmである。32は第1の
配線層31上に堆積したSiO2 膜等の層間絶縁膜であ
り、その膜厚は第1の配線層31の上部で0.8μm
で、それ以外の部分では1.3μmである。33は層間
絶縁膜32上に形成した例えばAlからなる第2の配線
層であり、その膜厚は例えば厚さ0.5μmであり、線
幅は例えば1.0μmである。34は第2の配線層33
上に堆積したSiO2 膜等の層間絶縁膜であり、その膜
厚は第1の配線層31の上部で0.8μmで、それ以外
の部分では1.3μmである。35は層間絶縁膜34上
に形成した例えばAlからなる第3の配線層であり、そ
の膜厚は例えば厚さ0.5μmであり、線幅は例えば
1.0μmである。36は第3の配線層35上に堆積し
たSiO2 膜等の層間絶縁膜であり、その膜厚は第1の
配線層31の上部で0.8μmで、それ以外の部分では
1.3μmである。37は層間絶縁膜36上に形成した
第4の配線層であり、その膜厚は例えば厚さ0.5μm
であり、線幅は例えば1.0μmである。38は第4の
配線層37上に堆積したSiO2 膜等の層間絶縁膜であ
り、その膜厚は第1の配線層31の上部で0.8μm
で、それ以外の部分では1.3μmである。39は第1
の配線層31を第4の配線層37の形成位置まで引き上
げるために層間絶縁膜32,34,36に形成した穴
(コンタクトホール)であり、その内径は例えば0.5
μmである。40は穴39に埋め込まれたW,Mo,P
t,C等の下層配線引き上げ用埋め込み導電体である。
41は第2の配線層33を第4の配線層37の形成位置
まで引き上げるために層間絶縁膜34,36に形成した
穴(コンタクトホール)であり、その内径は例えば0.
5μmである。42は穴41に埋め込まれたW,Mo,
Pt,C等の下層配線引き上げ用埋め込み導電体であ
る。43は第3の配線層35を第4の配線層37の形成
位置まで引き上げるために層間絶縁膜36に形成した穴
(コンタクトホール)であり、その内径は例えば0.5
μmである。44は穴43に埋め込まれたW,Mo,P
t,C等の下層配線引き上げ用埋め込み導電体である。
45,46,47は下層配線引き上げ用埋め込み導電体
40,42,44に接続されるように、層間絶縁膜38
の穴48,49,50に埋め込まれた状態に層間絶縁膜
38の上に形成した上層導電体であり、この図ではプロ
ービングパッドとして使用される。穴48,49,50
の内径は例えば1.0μmである。
み導電体40を基準にして考えると、第1の配線層31
が下層の配線層となり、第4の配線層37が上層の配線
層となり、第2および第3の配線層33,35が中間層
の配線層となる。また、下層配線引き上げ用埋め込み導
電体42を基準にして考えると、第2の配線層33が下
層の配線層となり、第4の配線層37が上層の配線層と
なり、第3の配線層35が中間層の配線層となる。ま
た、下層配線引き上げ用埋め込み導電体44を基準にし
て考えると、第3の配線層35が下層の配線層となり、
第4の配線層37が上層の配線層となり、中間層の配線
層は存在しないことになる。
5を参照しながら説明する。この第2の実施の形態で
は、図5に示すように、下層配線引き上げ用埋め込み導
電体25の上面を上層の配線層22の下面と下層の配線
層21の上面の間の高さとして、層間絶縁膜23の下に
下層配線引き上げ用埋め込み導電体25が隠れるように
したものであり、 先の第1の実施の形態とは、下層配
線引き上げ用埋め込み導電体25の上面が層間絶縁膜2
3の上面つまり、上層の配線層22の下面と同じではな
い点で異なり、その他の構成は図1の実施の形態と同じ
である。
(d),(e)を参照しながら、図5の半導体集積回路
装置を形成する工程について説明する。まず、図6
(a)に示すように、Si基板20にSiO2 膜19を
形成した後Al膜を堆積してパターニングすることによ
り下層の配線層21を形成し、その上に層間絶縁膜23
としてSiO2 膜を堆積し、さらに層間絶縁膜23に穴
24を開ける。
FIB法またはCVD法等によって穴24を埋め込むよ
うに、W,Mo,Pt,C等の導電体29を堆積させ
る。つぎに、図6(c)に示すよう、導電体29をエッ
チバックして穴24の内部にのみ下層配線引き上げ用埋
め込み導電体25を残す。なお、同図(c)のエッチバ
ック工程のときに、下層配線引き上げ用埋め込み導電体
25が多めに削られたり、あるい自然に少し下層配線引
き上げ用埋め込み導電体25の表面が層間絶縁膜23の
表面に比べて自然に凹んでいる(リセス)ことが多い。
縁膜23Aを薄く堆積して下層配線引き上げ用埋め込み
導電体25の上面を被覆する。つぎに、図6(e)に示
すように、層間絶縁膜23A上に、下層配線引き上げ用
埋め込み導電体25の形成部位を避けて上層の配線層2
2を形成する。この場合、上層の配線層22は、下層配
線引き上げ用埋め込み導電体25には接続されない。な
お、配線層22の上にさらに絶縁膜を形成する場合に
は、層間絶縁膜23Aを堆積することを省略することも
できる。
25は層間絶縁膜23Aで被覆されているので、上層の
配線層22が下層配線引き上げ用埋め込み導電体25と
が短絡することはなく、図7に示すように、それらを部
分的に重ねて配置することが可能である。このように構
成すると、上層導電体を設けることにより、第1の実施
の形態と同様に、上層の配線層22の形成後に下層の配
線層21に対する電気的接続を容易に行うことができ
る。
ための下層配線引き上げ用埋め込み導電体25が上層の
配線層22の下面と下層の配線層21の上面の間の高さ
までしか延びておらず、上層の配線層22が積層形成さ
れる際に層間絶縁膜23で下層配線引き上げ用埋め込み
導電体25が被覆されているので、上層の配線層22と
同じ層にプロービングパッドを形成する従来例に比べ
て、設計ルール上上層の配線層22の配線間の隙間を狭
くすることができ、チップ面積の増加を抑えることがで
きる。
体25と上層の配線層22の短絡の心配がないので、下
層配線引き上げ用埋め込み導電体25の上に上層導電体
と下層配線引き上げ用埋め込み導電体25とを接続する
ための穴を開ける余裕があれば、図7に示すように、下
層配線引き上げ用埋め込み導電体25と上層の配線層2
2が部分的に重なってもよくなり、上層の配線層22が
積層形成される際に層間絶縁膜23から下層配線引き上
げ用埋め込み導電体25が露出している場合に比べて上
層の配線層22の配線間の隙間をいっそう狭くすること
ができ、チップ面積の増加をさらに少なく抑えることが
できる。
が2層のものについて説明したが、これに限らず、図4
のように中間層の配線層を有する場合においても、下層
配線引き上げ用埋め込み導電体40,42,44の上面
を上層の配線層37の下面より低くしてもよいことをい
うまでもないことであり、下層配線引き上げ用埋め込み
導電体40,42,44の高さはそれぞれ下層の配線層
31,33,35の上面より高ければよいが、特に、下
層配線引き上げ用埋め込み導電体40,42について
は、中間層である第3の配線層35の上面よりは高くす
ることが望ましい。
配線を引き上げるための下層配線引き上げ用埋め込み導
電体の全てに接続されるように上層導電体を設ける必要
はなく、プロービングあるいは配線変更を行う対象とな
るものにのみ上層導電体を設ければよい。また、測定だ
けなら、穴を開けるだけで、上層導電体の形成は省略し
てもよい。
積回路装置によれば、下層の配線層を引き上げるための
下層配線引き上げ用埋め込み導電体が上層の配線の下面
の高さまでしか延びておらず、上層の配線が積層形成さ
れる際に絶縁膜上には下層配線引き上げ用埋め込み導電
体が突出していないので、上層の配線と同じ層にプロー
ビングパッドを形成する場合に比べて、配線ルール上、
上層の配線の配線間の隙間を狭くすることができ、この
結果、上層の配線の形成後に下層の配線層に対する電気
的接続を容易に行うことができ、しかもチップ面積の増
加を少なく抑えることができる。また、上層の配線を形
成しなくても、測定は可能である。
回路装置によれば、下層の配線層を引き上げるための下
層配線引き上げ用埋め込み導電体が上層の配線の下面と
上層の配線より一つ下の配線層の上面の間の高さまでし
か延びておらず、上層の配線が積層形成される際に絶縁
膜で下層配線引き上げ用埋め込み導電体が被覆されてい
るので、上層の配線と同じ層にプロービングパッドを形
成する場合に比べて、配線ルール上、上層の配線の配線
間の隙間を狭くすることができ、上層の配線の形成後に
下層の配線層に対する電気的接続を容易に行うことがで
き、しかもチップ面積の増加を少なく抑えることができ
る。また、上層の配線を形成しなくても、測定は可能で
ある。さらに、下層配線引き上げ用埋め込み導電体と上
層の配線の短絡の心配がないので、下層配線引き上げ用
埋め込み導電体の上にプロービングパッド等の下層配線
引き上げ用埋め込み導電体に対する接続手段を形成する
ための穴を開ける余裕があれば、下層配線引き上げ用埋
め込み導電体と上層の配線が部分的に重なってもよくな
り、上層の配線が積層形成される際に絶縁膜から下層配
線引き上げ用埋め込み導電体が露出している場合に比べ
て上層の配線の配線間の隙間をいっそう狭くすることが
でき、チップ面積の増加をさらに少なく抑えることがで
きる。
ば、上層の配線を被覆する絶縁膜の上に上層導電体を形
成するので、上層の配線の形成とプロービングパッドの
形成とが別工程となり、上層の配線と同じ層にプロービ
ングパッドを形成する場合のように、配線ルール上、プ
ロービングパッドに対して上層の配線を大きく迂回させ
ることは不要となり、プロービングパッドと下層配線引
き上げ用埋め込み導電体とを接続するための穴を形成で
きる分だけ広げるだけでよくなり、チップ面積の増加を
少なく抑えることができる。
層の配線を被覆する絶縁膜の上に上層導電体を形成する
ので、上層の配線の形成とプロービングパッドの形成と
が別工程となり、上層の配線と同じ層にプロービングパ
ッドを形成する場合のように、配線ルール上、プロービ
ングパッドに対して上層の配線を大きく迂回させること
は不要となり、プロービングパッドと下層配線引き上げ
用埋め込み導電体とを接続するための穴を形成できる分
だけ広げるだけでよくなり、チップ面積の増加を少なく
抑えることができる。
半導体集積回路装置の概略平面図、(b)は(a)のB
−B′線断面図である。
集積回路装置の製造工程を示す工程順断面図である。
ビングパッドの形成工程を示す工程順断面図である。
線層を有する場合の半導体集積回路装置の断面図であ
る。
積回路装置の要部断面図である。
集積回路装置の製造工程を示す工程順断面図である。
積回路装置の変形例の断面図である。
概略平面図、(b)は(a)のA−A′断面図である。
Claims (6)
- 【請求項1】 半導体基板と、この半導体基板上に絶縁
膜で絶縁して積層形成した下層および上層の配線層と、
前記下層の配線層上の前記上層の配線層と重ならない位
置で前記絶縁膜に埋め込まれて前記下層の配線層から前
記上層の配線層の下面の高さまで延びた下層配線引き上
げ用埋め込み導電体とを備えた半導体集積回路装置。 - 【請求項2】 半導体基板と、この半導体基板上に絶縁
膜で絶縁して積層形成した下層,中間層および上層の配
線層と、前記下層の配線層上の前記中間層および上層の
配線層と重ならない位置で前記絶縁膜に埋め込まれて前
記下層の配線層から前記上層の配線層の下面の高さまで
延びた下層配線引き上げ用埋め込み導電体とを備えた半
導体集積回路装置。 - 【請求項3】 半導体基板と、この半導体基板上に絶縁
膜で絶縁して積層形成した下層および上層の配線層と、
前記下層の配線層上の前記上層の配線層と重ならない位
置で前記絶縁膜に埋め込まれて前記下層の配線層から前
記上層の配線層の下面と前記下層の配線層の上面の間の
高さまで延びた下層配線引き上げ用埋め込み導電体とを
備えた半導体集積回路装置。 - 【請求項4】 半導体基板と、この半導体基板上に絶縁
膜で絶縁して積層形成した下層,中間層および上層の配
線層と、前記下層の配線層上の前記中間層および上層の
配線層と重ならない位置で前記絶縁膜に埋め込まれて前
記下層の配線層から前記上層の配線層の下面と前記下層
の配線層の上面の間の高さまで延びた下層配線引き上げ
用埋め込み導電体とを備えた半導体集積回路装置。 - 【請求項5】 絶縁膜を上層の配線層の上層まで設け、
前記絶縁膜を通して下層配線引き上げ用埋め込み導電体
に接続される上層導電体を絶縁膜の上に設けた請求項
1,請求項2,請求項3または請求項4記載の半導体集
積回路装置。 - 【請求項6】 導電体が複数個あり、絶縁膜を上層の配
線層の上層まで設け、前記絶縁膜を通して複数個の下層
配線引き上げ用埋め込み導電体のうちの一部に接続され
る上層導電体を絶縁膜の上に設け、前記複数個の下層配
線引き上げ用埋め込み導電体のうちの残りを前記絶縁膜
に埋まった状態とした請求項1,請求項2,請求項3ま
たは請求項4記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07260696A JP3560724B2 (ja) | 1996-03-27 | 1996-03-27 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07260696A JP3560724B2 (ja) | 1996-03-27 | 1996-03-27 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260382A true JPH09260382A (ja) | 1997-10-03 |
| JP3560724B2 JP3560724B2 (ja) | 2004-09-02 |
Family
ID=13494229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07260696A Expired - Fee Related JP3560724B2 (ja) | 1996-03-27 | 1996-03-27 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3560724B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214508A (ja) * | 1998-01-26 | 1999-08-06 | Nec Corp | 半導体装置 |
| KR20040007154A (ko) * | 2002-07-16 | 2004-01-24 | 주식회사 하이닉스반도체 | 에프에이 모듈 제조방법 |
-
1996
- 1996-03-27 JP JP07260696A patent/JP3560724B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214508A (ja) * | 1998-01-26 | 1999-08-06 | Nec Corp | 半導体装置 |
| KR20040007154A (ko) * | 2002-07-16 | 2004-01-24 | 주식회사 하이닉스반도체 | 에프에이 모듈 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3560724B2 (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3305211B2 (ja) | 半導体装置及びその製造方法 | |
| JP4776618B2 (ja) | 半導体装置用のバックエンド工程伝送線路構造(バックエンド工程処理におけるサスペンデッド伝送線路構造の形成方法) | |
| TWI287267B (en) | Bonding pad structure of semiconductor device and method for fabricating the same | |
| JP2014033105A (ja) | 半導体装置とその製造方法 | |
| JP2924450B2 (ja) | 半導体装置 | |
| JP2011023516A (ja) | 半導体装置 | |
| JP3560724B2 (ja) | 半導体集積回路装置 | |
| JPH05109708A (ja) | 半導体装置及びその製造方法 | |
| JP2949830B2 (ja) | 半導体装置の故障解析方法 | |
| CN112652593B (zh) | 半导体结构及其形成方法 | |
| JP2699663B2 (ja) | 半導体装置の故障解析方法 | |
| CN210272337U (zh) | 半导体结构 | |
| JP2643583B2 (ja) | 半導体装置の故障解析方法 | |
| JP2003045989A (ja) | 半導体装置及び半導体の製造方法 | |
| US11587893B2 (en) | Distribution layer structure and manufacturing method thereof, and bond pad structure | |
| JPH04188753A (ja) | 多層配線半導体装置 | |
| JPH02161755A (ja) | 半導体装置 | |
| US7232695B2 (en) | Method and apparatus for completely covering a wafer with a passivating material | |
| JPH0430471A (ja) | 半導体装置及びその製造方法 | |
| JPH0574890A (ja) | 半導体装置の故障解析方法 | |
| JP2810945B2 (ja) | 集積回路用電極パッド及びその製造方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPH02100336A (ja) | 半導体装置の故障解析方法 | |
| JP2004022694A (ja) | 半導体装置の製造方法 | |
| JP3983701B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040526 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |