JPH09260533A - 半導体装置及びその実装構造 - Google Patents

半導体装置及びその実装構造

Info

Publication number
JPH09260533A
JPH09260533A JP8062482A JP6248296A JPH09260533A JP H09260533 A JPH09260533 A JP H09260533A JP 8062482 A JP8062482 A JP 8062482A JP 6248296 A JP6248296 A JP 6248296A JP H09260533 A JPH09260533 A JP H09260533A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
wiring pattern
elastomer resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8062482A
Other languages
English (en)
Inventor
Makoto Kitano
誠 北野
Ryuji Kono
竜治 河野
Tadayoshi Tanaka
直敬 田中
Akihiro Yaguchi
昭弘 矢口
Tetsuo Kumazawa
鉄雄 熊沢
Ichiro Anjo
一郎 安生
Hideki Tanaka
英樹 田中
Asao Nishimura
朝雄 西村
Kuniyuki Eguchi
州志 江口
Akira Nagai
永井  晃
Mamoru Onda
護 御田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8062482A priority Critical patent/JPH09260533A/ja
Priority to MYPI97000332A priority patent/MY125460A/en
Priority to SG1997000231A priority patent/SG63690A1/en
Priority to KR1019970003400A priority patent/KR100264022B1/ko
Priority to CNA2004100789663A priority patent/CN1591810A/zh
Priority to CN97102173A priority patent/CN1091301C/zh
Priority to TW086103237A priority patent/TW370694B/zh
Priority to US08/820,631 priority patent/US6049128A/en
Publication of JPH09260533A publication Critical patent/JPH09260533A/ja
Priority to US09/166,857 priority patent/US6130112A/en
Priority to KR1020000008738A priority patent/KR100318160B1/ko
Priority to US09/547,937 priority patent/US6297073B1/en
Priority to CNB001353721A priority patent/CN1172368C/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10Containers or parts thereof
    • H10W76/12Containers or parts thereof characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/453Leadframes comprising flexible metallic tapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】本発明は、はんだバンプと内部リードの両方の
信頼性が高いCSP(チップサイズパッケージ)型の半
導体装置を提供することを目的とする。 【解決手段】本発明による半導体装置では、半導体素子
1にエラストマ樹脂部2を接合し、これに素子電極10
に接続された内部リード4に連続してかつはんだバンプ
7を接合した配線パターン5付の樹脂テープ状物3を接
合し、エラストマ樹脂部2の横弾性係数を50MPa以
上750MPa以下にしてある。 【効果】本発明によれば、半導体素子とプリント基板の
線膨張係数の差に基づく変形をバランス良くエラストマ
樹脂とはんだバンプで分担するので、温度変化によるは
んだバンプと内部リードの両方のひずみを低減すること
ができ、信頼性が向上する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は樹脂封止型半導体装
置とその実装構造に係り、特にパッケージの外形寸法が
半導体素子の寸法に極めて近い半導体装置とその実装構
造に関するものである。
【0002】
【従来の技術】半導体装置の高集積化が進む中で、半導
体装置のパッケージの寸法を半導体素子の寸法に近づけ
ようとする技術が展開されている。この方法には2種類
あり、一つはベアチップ実装と呼ばれるものである。こ
れは、半導体素子をプリント基板に直接実装し、樹脂で
封止した構造になっている。
【0003】もう一つの方法は、従来と同様に樹脂封止
したパッケージを極力素子の寸法まで小さくする方法で
ある。これは一般にCSP(チップサイズパッケージま
たはチップスケールパッケージの略)と呼ばれている。
【0004】CSPの構造の従来例としては、特表平6
−504408号公報において、半導体素子の回路形成
面に柔軟材(エラストマ樹脂)を介して外部端子付きの
テープを設け、外部端子と半導体素子の電極を電気的に
接続した構造のCSPが記載されている。また特開平6
−224259号公報では、スルーホールを設けたセラ
ミック基板に半導体素子を搭載し、セラミック基板の反
対面に電極を設け、プリント基板に実装する構造が記載
されている。更に特開平6−302604号公報では、
半導体素子の回路形成面に金属配線パターンを形成し、
これに外部端子を設けた構造のCSPが記載されてい
る。
【0005】
【発明が解決しようとする課題】CSPの外部端子には
格子状に配列した金属バンプが用いられ、実装基板に接
続される。この材質としては、はんだが最も一般的であ
る。このような構造のCSPで最も問題となるのは、は
んだバンプの接続信頼性である。半導体素子の線膨張係
数と実装基板の線膨張係数が大きく異なり、このため温
度変化に対しはんだバンプにひずみが生じ、これが繰り
返されると熱疲労破壊することがある。
【0006】上記従来技術のうち、はんだの疲労破壊に
対してもっとも考慮され、信頼性が高いと考えられるの
は、特表平6−504408号公報に記載の半導体装置
である。この半導体装置は、半導体素子の回路形成面に
柔軟なエラストマ樹脂部を介してテープを設け、このテ
ープには金属箔からなりリードに連続する配線パターン
が接着されている。リードの端部は半導体素子の電極に
接合されており、この部分は封止樹脂により封止されて
いる。配線パターンには金属バンプが接合されており、
金属バンプの反対側は、プリント基板に設けられた配線
パターンに接合され、実装構造が形成されている。この
構造の半導体装置では、半導体素子の回路形成面に柔軟
なエラストマ樹脂を介して金属バンプ付きのテープを設
けているので、半導体素子と実装基板の線膨張係数の差
が柔軟なエラストマ樹脂のせん断変形により吸収され、
その結果金属バンプにはひずみが加わらない。
【0007】ところがこの構造の半導体装置では、エラ
ストマ樹脂が柔軟であることに起因する別の問題が生じ
る。半導体素子の電極と金属バンプを電気的に接続する
リードは、エラストマ樹脂を厚さ方向に横断する構造と
なっている。従って、半導体素子と実装基板の線膨張係
数の差がエラストマ樹脂のせん断変形により吸収される
ということは、同様にリードも変形を受けることを意味
する。このため、金属バンプの信頼性が十分であって
も、リードが疲労破壊し、結局は半導体装置の故障に繋
がる恐れが強い。
【0008】また、半導体素子の電極とリードの接合部
分は、エラストマ樹脂と同様に柔軟な樹脂で封止される
が、一般に柔軟、すなわち弾性係数が小さい樹脂は、線
膨張係数が大きく、樹脂とリード自身の線膨張係数の差
が大きくなり、これによりリードが熱疲労破壊すること
も考えられる。
【0009】以上述べた様に従来構造のCSPは、はん
だバンプの信頼性か或いは内部リードの信頼性のどちら
かに問題が有り、全体として十分な信頼性が得られてい
なかった。本発明はこのような従来のCSPの欠点を克
服し、はんだバンプと内部リードの両方の信頼性の高い
CSP型の半導体装置を提供することを目的とする。
【0010】
【課題を解決するための手段】上記目的は、半導体素子
と、該半導体素子の少なくとも一部の複数の電極を除い
て前記半導体素子に接合したエラストマ樹脂部と、該エ
ラストマ樹脂部に接続し、表面に配線パターンを設けた
樹脂テープ状物と、該樹脂テープ状物の配線パターンに
接合した複数のはんだバンプとを備え、前記樹脂テープ
状物の配線パターンが前記半導体素子の複数の電極に接
続しており、前記樹脂テープ状物の配線パターンと前記
半導体素子の電極との接続部分を封止樹脂で封止した半
導体装置において、エラストマ樹脂部の弾性係数及びリ
ード封止樹脂の線膨張係数を適正化することにより達成
される。
【0011】即ち、本発明の半導体装置は、(1)前記
エラストマ樹脂部の横弾性係数が50MPa以上750
MPa以下となりようにすること、(2)前記エラスト
マ樹脂部の縦弾性係数が150MPa以上2250MP
a以下となるようにすること、または(3)前記封止の
線膨張係数が100×10~6/℃以下となるようにする
ことを特徴とする。尚、本発明による実装構造は、上記
(1)乃至(3)の半導体装置をガラスエポキシ基板に
実装してなることを特徴とするものである。
【0012】
【発明の実施の形態】以下に本発明による半導体装置の
実施例を図面に従って述べる。◆図1に示した第1実施
例の半導体装置は、半導体素子1の回路形成面に柔軟な
エラストマ樹脂2を介してテープ3を設け、このテープ
3には金属箔からなりリード4に連続する配線パターン
5が接着されている。リード4の端部は半導体素子1の
電極10に接合されており、この部分は封止樹脂6によ
り封止されている。配線パターン5には金属バンプ7が
接合されており、金属バンプ7の反対側は、プリント基
板8に設けられた配線パターン9に接合され、実装構造
が形成されている。
【0013】この構造の半導体装置では、半導体素子1
の回路形成面に柔軟なエラストマ樹脂2を介して金属バ
ンプ7付きのテープ3を設けているので、半導体素子1
と実装基板8の線膨張係数の差が柔軟なエラストマ樹脂
2のせん断変形により吸収され、その結果金属バンプ7
にはひずみが加わらない。
【0014】図1に示したCSPの熱変形状態を模式的
に図2に示す。図2(a)は高温時の断面図であり、構
造の対称性を考慮して右半分のみ示した。エラストマ樹
脂2の厚さをte、金属バンプ7の高さをtsとする。
高温時の状態を基準とすると、これを冷却した場合の形
状は図2(b)のようになる。すなわち、プリント基板
8の線膨張係数は半導体素子1の線膨張係数より大きい
ので、プリント基板8の方がより熱収縮し、エラストマ
樹脂2の上下面に相対変位δe、金属バンプ7の上下面
に相対変位δsが生じ、それぞれの部材はせん断変形す
る。
【0015】テープ3は薄いので、この変形を無視する
と、プリント基板8の上面と半導体素子1の下面との相
対変位δは、δeとδsの和で表される。◆ δ=δe+δs ……………………………………………………(1) エラストマ樹脂2に発生するせん断ひずみをγe、金属
バンプ7に発生するせん断ひずみをγsとすると、これ
らは次式で表わされる。◆ γe=δe/te …………………………………………………(2) γs=δs/ts …………………………………………………(3) エラストマ樹脂2に発生するせん断応力をτe、横弾性
係数をGe、金属バンプ7に発生するせん断応力をτ
s、横弾性係数をGsとすると、 γe=τe/Ge …………………………………………………(4) γs=τs/Gs …………………………………………………(5) が成り立つ。
【0016】エラストマ樹脂2の素子面に平行な面にお
ける面積をAs、金属バンプ7の面積の合計をAeとす
ると、エラストマ樹脂2と金属バンプ7に発生するせん
断力の釣合から次式が成り立つ。◆ Ae・τe=As・τs …………………………………………(6) 以上の(1)〜(6)式より、 Ge=(As・te/Ae)・[1/(δ/τs−ts
/Gs)]…(7)が得られる。
【0017】一方、プリント基板8の上面と半導体素子
1の下面との相対変位δは、プリント基板8の線膨張係
数と半導体素子1の線膨張係数の差をΔα、温度変化を
ΔT、半導体装置の変形中心からの距離をLとして、 δ=Δα・ΔT・L ………………………………………………(8) で表わされる。
【0018】さて、金属バンプ7の材質としては、はん
だが最も一般的であり、その高さtsは0.5mm程度
である。またエラストマ樹脂2の材質としてはシリコン
ゴムが用いられ、その塗布性能から厚さは約0.2mm
になる。金属バンプ7は格子状に配置され、そのピッチ
は1mmであるから、エラストマ樹脂2と金属バンプ7
の面積比Ae/Asは4になる。
【0019】半導体素子1の材質はシリコン単結晶であ
り、その線膨張係数は3×10~6/℃である。またプリ
ント基板8はガラスエポキシが用いられ、その線膨張係
数は15×10~6/℃である。従って、両者の差Δα=
12×10~6/℃となる。
【0020】一般に半導体装置では、温度変化に対する
信頼性として、−50℃〜150℃程度の温度サイクル
試験において1000回の繰返しに耐えることが要求さ
れる。発明者らが行った実験によると、はんだの場合、
1000回の繰返しに耐えるには発生するせん断ひずみ
を2%以下に抑える必要がある。これは日本機械学会論
文集第54巻第505号A編1709ページの論文に記
載されている。このひずみに対応した−50℃の低温に
おけるせん断応力τsは30MPaである(同論文に記
載)。従って、この限界におけるはんだの横弾性係数G
s=30/0.02=1500MPaとなる。
【0021】金属バンプ7と半導体装置の変形中心の距
離Lは最大半導体素子1の寸法の1/2である。CSP
に用いる半導体素子は、あまり小さいものはCSP特有
の効果が発揮できないので、10mm以上のものが用い
られる。そこでL=5mmとすると、(8)式よりδ=
Δα・ΔT・L=12×10~6×200×5=0.01
2mmとなる。以上の値を(7)式に代入すると、 Ge=(As・te/Ae)・[1/(δ/τs−ts/Gs)] =(0.2/4)×[1/(0.012/30−0.5/1500)] =750[MPa] ……………………………………………(9) を得る。
【0022】すなわち、エラストマ樹脂2の横弾性係数
Geが750MPaを超えるとはんだのひずみが2%を
超えるので、1000回の温度サイクル試験に耐えるこ
とができない。
【0023】次に、リード4の変形について考察する。
(2)〜(5)式よりδeとδsの比は δe/δs=(te・As・Gs)/(ts・Ae・Ge) ……(10) で表わされる。(1)式と(10)式より、Geは次式
で表わされる。◆ Ge=(δ/δe−1)・(te・As・Gs)/(ts・Ae)…(11) 一方、図2のリード4を両端が半導体素子1とテープ3
に固定されたはりとみなすと、リードの相対変位、すな
わちエラストマ樹脂2の上下面の相対変位δeは、次の
式で表される。
【0024】 δe=(2・P・l3)/(3・El・I) …………………………(12) ここで、Pは相対変位δeが生じることによりリード4
の根元に加わる荷重、lはリード4の長さの1/2、E
lはリード4の縦弾性係数、Iはリード4の断面2次モ
ーメントである。
【0025】また、リード4に生じる応力σlは、次式
で表される。◆ σl=P・l/Z=P・l・h/(2・I)……………………………(13) ここで、Zはリード4の断面係数、hはリード4の厚さ
である。
【0026】(12)、(13)式より、 δe=(4・l2・σl)/(3・El・h) =(4・l2・εl)/(3・h) ………………………………(14) ここで、εlはリード4に発生するひずみである。
【0027】(14)式を(11)式に代入して、 Ge=(δ/δe−1)・(te・As・Gs)/(ts・Ae) ={(3・h・δ)/(4・l2・εl)−1}・(te・As・Gs) /(ts・Ae) …………………………………………………(15) を得る。
【0028】一般に、リードの材質としては銅箔が用い
られ、テープに接着された銅箔の厚さhは約0.03m
mである。またリード4の長さはエラストマ樹脂2の厚
さteにほぼ等しいので、l=te/2=0.1mmと
なる。
【0029】リード4の材料である純銅の疲労は、日本
機械学会講演論文集No.830−10,243ペ−ジ
に開示されており、1000回のひずみの繰返しに耐え
るためには、ひずみを2%以下にする必要があることが
わかる。そこでEl=0.02とし、(15)式におけ
る各変数のその他の値を(1)〜(9)式で用いた値と
同じ値を用いると、Geは次式で表わされる。
【0030】 Ge={(3・0.03・0.012)/(4・0.1・0.1・0.02) −1}・(0.2・1500)/(0.5・4) ≒50[MPa] ……………………………………………………(16) を得る。すなわち、エラストマ樹脂2の横弾性係数Ge
が50MPaより小さくなると、リード4のひずみが2
%を超えるので、1000回の温度サイクル試験に耐え
ることができない。
【0031】以上の解析結果から、エラストマ樹脂2の
横弾性係数を50MPa以上、750MPa以下にする
ことにより、リード4と金属バンプ7の両方に対するC
SPの信頼性を確保できることがわかる。
【0032】尚、エラストマ樹脂のポアソン比はほぼ
0.5である。弾性体の縦弾性係数=2×(1+ポアソ
ン比)×横弾性係数の関係があるので、上記の条件は縦
弾性係数が150MPa以上、2250MPa以下であ
るともいえる。
【0033】最後に、封止樹脂6の材質について検討す
る。リード4を包むように封止する樹脂6は、上記に規
定した程度の弾性係数を有しある程度硬く、更に線膨張
係数がリードより十分大きい場合には、樹脂の体積がリ
ードの体積より十分大きいので、リードには樹脂の熱膨
張にほぼ等しいひずみが生じる。従って、次式が成り立
つ。
【0034】 εl=αp・ΔT …………………………………………………………(17) ここでαpは封止樹脂の線膨張係数である。
【0035】前述の様に、温度差200℃の温度サイク
ル試験においてリードに発生するひずみを2%以下に抑
える必要があるので、 αp=εl/ΔT=0.02/200 =100×10~6[1/℃] ………………………………………(18) が成り立つ。従って、封止樹脂6の線膨張係数を100
×10~6/℃以下にすることにより、所定の温度サイク
ル試験においてリード4の熱疲労破壊を防ぐことができ
る。
【0036】図1は、本発明の第1実施例によるCSP
の断面図である。本実施例では、半導体素子1の回路形
成面にエラストマ樹脂2を介してポリイミド製のテープ
3を設け、テープ3には銅箔からなりリード4に連続す
る配線パターン5が接着されている。リード4の端部は
半導体素子1の電極10に接合されており、この部分は
封止樹脂6により封止されている。本実施例では半導体
素子1の電極10が半導体素子1の周囲に配置されてい
る。配線パターン5には金属バンプ7が接合されてい
る。金属バンプ7の材料には、鉛錫共晶はんだが用いら
れている。金属バンプ7の反対側は、ガラスエポキシの
プリント基板8に設けられた配線パターン9に接合さ
れ、実装構造が形成されている。
【0037】本実施例のエラストマ樹脂2には、横弾性
係数が50MPa以上750MPa以下の樹脂が用いら
れている。このような弾性係数を有する樹脂としては、
例えばシリコ−ン樹脂100重量部に対して溶融シリカ
フィラ180重量部を添加した樹脂組成物、エポキシ変
成ポリブタジエン樹脂100重量部に対して硬化材フェ
ノ−ルノボラック4.4重量部と硬化促進剤トリフェニ
ルホスフェ−ト1重量部からなる樹脂組成物、あるい
は、エポキシ含有接着フィルムを用いた材料などが挙げ
られる。また封止樹脂6は、エラストマ樹脂2と同様の
横弾性係数を有し、しかも線膨張係数が100×10~6
/℃以下の樹脂が用いられている。従って、本実施例の
CSPでは、リードと金属(はんだ)バンプの両方に対
する信頼性が高い。
【0038】エラストマ樹脂2の横弾性係数は、50M
Pa以上750MPa以下であればよいが、この2つの
値の相乗平均である200MPa付近であることが望ま
しい。また、封止樹脂6の線膨張係数は銅の線膨張係数
17×10~6/℃に近いほうが望ましいのは言うまでも
ない。
【0039】尚、リード4の表面には電極10及びバン
プ7との接合を容易にするため、ニッケル、金等の金属
メッキを適宜施すことが望ましい。更に、エラストマ樹
脂2と封止樹脂6の物性値はそれぞれの樹脂のクラック
を防ぐため、なるべく近い値のものを用いることが望ま
しい。
【0040】図3は、本発明の第2実施例によるCSP
の断面図である。本実施例の構造は第1実施例と同様で
あるが、本実施例では半導体素子1の電極10が半導体
素子1の中心部に配置されている。
【0041】本実施例でもエラストマ樹脂2には、横弾
性係数が50MPa以上750MPa以下の樹脂が用い
られ、また封止樹脂6は、エラストマ樹脂2と同様の横
弾性係数を有し、しかも線膨張係数が100×10~6
℃以下の樹脂が用いられているので、リードと金属(は
んだ)バンプの両方に対する信頼性が高い。
【0042】図4は、本発明の第3実施例による半導体
装置の断面図である。本実施例では、第1実施例CSP
の金属バンプ数を更に増やすため、半導体素子をベース
11に接合し、さらにベース11の基板8に対向する面
にエラストマ樹脂2b、テープ3bを接続し、電極10
bに接続したリード4bに連続する配線パターン5bが
設けられている。配線パターン5bとプリント基板8の
配線パターン9bが金属(はんだ)バンプ7bにより接
続されている。
【0043】本実施例でもエラストマ樹脂2a、2bに
は、横弾性係数が50MPa以上750MPa以下の樹
脂が用いられ、また封止樹脂6は、エラストマ樹脂2
a、2bと同様の横弾性係数を有し、しかも線膨張係数
が100×10~6/℃以下の樹脂が用いられているの
で、リードと金属(はんだ)バンプの両方に対する信頼
性が高い。
【0044】尚、本実施例では金属バンプが半導体素子
の平面内(7a)と、平面外(7b)の両方に設けられ
ているが、どちらかを用いなくてもよい。また図では理
解を助けるために電極4a、4bをずらしてあるが、紙
面垂直方向に1列に並んでいても差し支えない。
【0045】
【発明の効果】以上述べたように、本発明によれば、半
導体素子とプリント基板の線膨張係数の差に基づく変形
をバランス良くエラストマ樹脂とはんだバンプで分担す
るので、温度変化によるはんだバンプと内部リードの両
方のひずみを低減することができ、よってCSP型半導
体装置の信頼性を大幅に向上させることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例の断面図である。
【図2】従来のCSP型半導体装置における熱変形を示
す断面図である。
【図3】本発明の第2実施例の断面図である。
【図4】本発明の第3実施例の断面図である。
【符号の説明】
1…半導体素子、2、2a、2b…エラストマ樹脂部、
3、3a、3b…テープ状物、4、4a、4b…リー
ド、5、5a、5b…配線パターン、6…封止樹脂部、
7、7a、7b…金属バンプ、8…プリント基板、9、
9a、9b…プリント基板の配線パターン、10、10
a、10b…半導体素子の電極、11…ベース。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢口 昭弘 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 熊沢 鉄雄 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 安生 一郎 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 田中 英樹 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 西村 朝雄 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 江口 州志 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 永井 晃 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 御田 護 茨城県日立市助川町三丁目1番1号 日立 電線株式会社電線工場内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体素子と、該半導体素子の少なくとも
    一部の複数の電極を除いて前記半導体素子に接合したエ
    ラストマ樹脂部と、該エラストマ樹脂部に接続し、表面
    に配線パターンを設けた樹脂テープ状物と、該樹脂テー
    プ状物の配線パターンに接合した複数のはんだバンプと
    を備え、前記樹脂テープ状物の配線パターンが前記半導
    体素子の複数の電極に接続しており、前記樹脂テープ状
    物の配線パターンと前記半導体素子の電極との接続部分
    を封止樹脂で封止した半導体装置において、前記エラス
    トマ樹脂部の横弾性係数が50MPa以上750MPa
    以下であることを特徴とする半導体装置。
  2. 【請求項2】半導体素子と、該半導体素子の少なくとも
    一部の複数の電極を除いて前記半導体素子に接合したエ
    ラストマ樹脂部と、該エラストマ樹脂部に接続し、表面
    に配線パターンを設けた樹脂テープ状物と、該樹脂テー
    プ状物の配線パターンに接合した複数のはんだバンプと
    を備え、前記樹脂テープ状物の配線パターンが前記半導
    体素子の複数の電極に接続しており、前記樹脂テープ状
    物の配線パターンと前記半導体素子の電極との接続部分
    を封止樹脂で封止した半導体装置において、前記エラス
    トマ樹脂部の縦弾性係数が150MPa以上2250M
    Pa以下であることを特徴とする半導体装置。
  3. 【請求項3】半導体素子と、該半導体素子の少なくとも
    一部の複数の電極を除いて前記半導体素子に接合したエ
    ラストマ樹脂部と、該エラストマ樹脂部に接続し、表面
    に配線パターンを設けた樹脂テープ状物と、該樹脂テー
    プ状物の配線パターンに接合した複数のはんだバンプと
    を備え、前記樹脂テープ状物の配線パターンが前記半導
    体素子の複数の電極に接続しており、前記樹脂テープ状
    物の配線パターンと前記半導体素子の電極との接続部分
    を封止樹脂で封止した半導体装置において、前記封止の
    線膨張係数が100×10~6/℃以下であることを特徴
    とする半導体装置。
  4. 【請求項4】請求項1乃至3のいずれかに記載の半導体
    装置をガラスエポキシ基板に実装してなることを特徴と
    する半導体装置の実装構造。
JP8062482A 1996-03-19 1996-03-19 半導体装置及びその実装構造 Withdrawn JPH09260533A (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP8062482A JPH09260533A (ja) 1996-03-19 1996-03-19 半導体装置及びその実装構造
MYPI97000332A MY125460A (en) 1996-03-19 1997-01-29 Semiconductor device
SG1997000231A SG63690A1 (en) 1996-03-19 1997-02-01 Semiconductor device
KR1019970003400A KR100264022B1 (ko) 1996-03-19 1997-02-04 반도체장치
CN97102173A CN1091301C (zh) 1996-03-19 1997-02-05 半导体器件
CNA2004100789663A CN1591810A (zh) 1996-03-19 1997-02-05 半导体器件的制造方法
TW086103237A TW370694B (en) 1996-03-19 1997-03-15 Semiconductor device
US08/820,631 US6049128A (en) 1996-03-19 1997-03-19 Semiconductor device
US09/166,857 US6130112A (en) 1996-03-19 1998-10-06 Semiconductor device
KR1020000008738A KR100318160B1 (ko) 1996-03-19 2000-02-23 반도체장치
US09/547,937 US6297073B1 (en) 1996-03-19 2000-04-11 Semiconductor device
CNB001353721A CN1172368C (zh) 1996-03-19 2000-12-18 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8062482A JPH09260533A (ja) 1996-03-19 1996-03-19 半導体装置及びその実装構造

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003035925A Division JP2003218274A (ja) 2003-02-14 2003-02-14 半導体装置及びその実装構造

Publications (1)

Publication Number Publication Date
JPH09260533A true JPH09260533A (ja) 1997-10-03

Family

ID=13201453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8062482A Withdrawn JPH09260533A (ja) 1996-03-19 1996-03-19 半導体装置及びその実装構造

Country Status (7)

Country Link
US (3) US6049128A (ja)
JP (1) JPH09260533A (ja)
KR (2) KR100264022B1 (ja)
CN (3) CN1091301C (ja)
MY (1) MY125460A (ja)
SG (1) SG63690A1 (ja)
TW (1) TW370694B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998059369A1 (en) * 1997-06-23 1998-12-30 Citizen Watch Co., Ltd. Semiconductor package and method for manufacturing the same
KR19990056765A (ko) * 1997-12-29 1999-07-15 김영환 칩 크기 패키지
US6072700A (en) * 1997-06-30 2000-06-06 Hyundai Electronics Industries Co., Ltd. Ball grid array package
US6239489B1 (en) * 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages
KR100343454B1 (ko) * 1999-11-09 2002-07-11 박종섭 웨이퍼 레벨 패키지
KR100352865B1 (ko) * 1998-04-07 2002-09-16 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 그 제조방법
US6465082B1 (en) 1997-11-19 2002-10-15 Matsushita Electric Industrial Co., Ltd. Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body
JP2003031768A (ja) * 2001-07-19 2003-01-31 Nec Corp 半導体装置およびその製造方法
KR100475341B1 (ko) * 1997-10-10 2005-06-29 삼성전자주식회사 와이어본딩을이용한칩스케일패키지제조방법및그구조
KR100532863B1 (ko) * 1998-06-25 2006-05-17 삼성전자주식회사 탄성 중합체를 사용하는 반도체 패키지
KR100567677B1 (ko) * 1997-06-06 2006-08-11 히다치 덴센 가부시키 가이샤 반도체장치및반도체장치용배선테이프
JP2015513090A (ja) * 2012-03-09 2015-04-30 エプコス アクチエンゲゼルシャフトEpcos Ag 微小機械測定素子および微小機械測定素子の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2843315B1 (ja) * 1997-07-11 1999-01-06 株式会社日立製作所 半導体装置およびその製造方法
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
SG77652A1 (en) * 1998-03-18 2001-01-16 Hitachi Cable Semiconductor device lead-patterning substrate and electronics device and method for fabricating same
JPH11345905A (ja) * 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
JP2000150729A (ja) * 1998-11-10 2000-05-30 Hitachi Ltd 樹脂封止半導体装置
US6707159B1 (en) * 1999-02-18 2004-03-16 Rohm Co., Ltd. Semiconductor chip and production process therefor
US7019410B1 (en) * 1999-12-21 2006-03-28 Micron Technology, Inc. Die attach material for TBGA or flexible circuitry
US6560108B2 (en) 2000-02-16 2003-05-06 Hughes Electronics Corporation Chip scale packaging on CTE matched printed wiring boards
JP2002050717A (ja) * 2000-08-03 2002-02-15 Nec Corp 半導体装置およびその製造方法
JP3377001B2 (ja) * 2000-08-31 2003-02-17 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3640876B2 (ja) 2000-09-19 2005-04-20 株式会社ルネサステクノロジ 半導体装置及び半導体装置の実装構造体
US6793759B2 (en) * 2001-10-09 2004-09-21 Dow Corning Corporation Method for creating adhesion during fabrication of electronic devices
JP2003249743A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 配線基板及びその製造方法、半導体装置並びに電子機器
TW582100B (en) * 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin
US6906598B2 (en) 2002-12-31 2005-06-14 Mcnc Three dimensional multimode and optical coupling devices
ATE438131T1 (de) * 2004-06-02 2009-08-15 Research In Motion Ltd Tragbares datenverarbeitungsgerät mit stossfester flüssigkristallanzeige
US7130185B2 (en) 2004-06-02 2006-10-31 Research In Motion Limited Handheld computing device having drop-resistant LCD display
US7888850B2 (en) * 2007-01-30 2011-02-15 Nihon Dempa Kogyo Co., Ltd. Tuning-fork type piezoelectric unit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61274333A (ja) * 1985-05-29 1986-12-04 Toshiba Corp 半導体装置
JPS63278236A (ja) * 1987-02-18 1988-11-15 Mitsubishi Electric Corp 半導体装置
JPH0639563B2 (ja) * 1989-12-15 1994-05-25 株式会社日立製作所 半導体装置の製法
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP3041146B2 (ja) 1992-09-24 2000-05-15 花王株式会社 脱墨剤
JP2826049B2 (ja) * 1992-11-18 1998-11-18 松下電子工業株式会社 半導体装置およびその製造方法
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
EP0629867B1 (en) * 1993-06-16 1999-01-27 Nitto Denko Corporation Probe structure
US5574661A (en) 1994-07-29 1996-11-12 Compcore Multimedia, Inc. System and method for inverse discrete cosine transform implementation
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
EP0740340B1 (en) * 1995-04-07 2002-06-26 Shinko Electric Industries Co. Ltd. Structure and process for mounting semiconductor chip
US5789809A (en) * 1995-08-22 1998-08-04 National Semiconductor Corporation Thermally enhanced micro-ball grid array package
US5726075A (en) * 1996-03-29 1998-03-10 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
JP3604248B2 (ja) * 1997-02-25 2004-12-22 沖電気工業株式会社 半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567677B1 (ko) * 1997-06-06 2006-08-11 히다치 덴센 가부시키 가이샤 반도체장치및반도체장치용배선테이프
WO1998059369A1 (en) * 1997-06-23 1998-12-30 Citizen Watch Co., Ltd. Semiconductor package and method for manufacturing the same
US6072700A (en) * 1997-06-30 2000-06-06 Hyundai Electronics Industries Co., Ltd. Ball grid array package
KR100475341B1 (ko) * 1997-10-10 2005-06-29 삼성전자주식회사 와이어본딩을이용한칩스케일패키지제조방법및그구조
US6465082B1 (en) 1997-11-19 2002-10-15 Matsushita Electric Industrial Co., Ltd. Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body
KR19990056765A (ko) * 1997-12-29 1999-07-15 김영환 칩 크기 패키지
KR100352865B1 (ko) * 1998-04-07 2002-09-16 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 그 제조방법
KR100532863B1 (ko) * 1998-06-25 2006-05-17 삼성전자주식회사 탄성 중합체를 사용하는 반도체 패키지
US6406944B2 (en) * 1999-07-30 2002-06-18 Micron Technology, Inc. Method of fabricating a reinforcement of lead bonding in microelectronic packages
US6239489B1 (en) * 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages
KR100343454B1 (ko) * 1999-11-09 2002-07-11 박종섭 웨이퍼 레벨 패키지
JP2003031768A (ja) * 2001-07-19 2003-01-31 Nec Corp 半導体装置およびその製造方法
JP2015513090A (ja) * 2012-03-09 2015-04-30 エプコス アクチエンゲゼルシャフトEpcos Ag 微小機械測定素子および微小機械測定素子の製造方法

Also Published As

Publication number Publication date
US6130112A (en) 2000-10-10
US6297073B1 (en) 2001-10-02
KR100318160B1 (ko) 2001-12-28
CN1309424A (zh) 2001-08-22
CN1172368C (zh) 2004-10-20
CN1591810A (zh) 2005-03-09
SG63690A1 (en) 1999-03-30
MY125460A (en) 2006-08-30
TW370694B (en) 1999-09-21
KR100264022B1 (ko) 2000-08-16
KR970067787A (ko) 1997-10-13
CN1162840A (zh) 1997-10-22
US6049128A (en) 2000-04-11
CN1091301C (zh) 2002-09-18

Similar Documents

Publication Publication Date Title
JPH09260533A (ja) 半導体装置及びその実装構造
US5528462A (en) Direct chip connection using demountable flip chip package
US5414298A (en) Semiconductor chip assemblies and components with pressure contact
US6410988B1 (en) Thermally enhanced and mechanically balanced flip chip package and method of forming
KR100614430B1 (ko) 초소형 전자 패키지에 있어서 리드 본드를 보강하기 위한 장치 및 방법
KR100328370B1 (ko) 반도체집적회로장치
US7239023B2 (en) Package assembly for electronic device
JP2000269369A (ja) 半導体装置
KR20010098931A (ko) 범프를 사용한 반도체 디바이스, 이를 제작하는 방법, 및범프를 형성하는 방법
US6943060B1 (en) Method for fabricating integrated circuit package with solder bumps
JP2000022034A (ja) 電子回路装置の接続構造
KR20020030087A (ko) 개선된 생산량의 반도체 패키지 디바이스를 제조하기 위한구조 및 방법
US7247945B2 (en) Semiconductor apparatus
JP2713994B2 (ja) パッケージ構造体
JP3568402B2 (ja) 半導体装置
JP2003218274A (ja) 半導体装置及びその実装構造
JP2001085819A (ja) 集積回路応力低減装置
JP2001094228A (ja) 半導体装置の実装構造
JP4243077B2 (ja) 半導体装置およびその製造方法
JP3561671B2 (ja) 半導体装置
JPH10242616A (ja) Icパッケージ及びこれを用いた回路基板
JP4177198B2 (ja) 半導体装置の製造方法
JPH1116959A (ja) 半導体装置
JP3355139B2 (ja) 半導体装置の製造方法
JPH09275161A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050114

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050307

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050325

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060811