JPH09260557A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH09260557A
JPH09260557A JP8062376A JP6237696A JPH09260557A JP H09260557 A JPH09260557 A JP H09260557A JP 8062376 A JP8062376 A JP 8062376A JP 6237696 A JP6237696 A JP 6237696A JP H09260557 A JPH09260557 A JP H09260557A
Authority
JP
Japan
Prior art keywords
insulating substrate
common electrode
plate
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8062376A
Other languages
English (en)
Inventor
Masanori Saotome
全紀 早乙女
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP8062376A priority Critical patent/JPH09260557A/ja
Publication of JPH09260557A publication Critical patent/JPH09260557A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】平形IGBTで、冷却体と電気的に絶縁でき
て、且つ、熱放散を良好にすること。 【解決手段】平形IGBT1のエミッタ端子2上にはん
だシート7、電流取り出し用金属板5、はんだシート
7、絶縁基板6を積層する。同様にコレクタ端子3側も
はんだシート7、電流取り出し用金属板5、はんだシー
ト7、絶縁基板6が積層される。絶縁基板6を図示され
ていない平坦なプレスで加圧し、これらの部品を加熱し
てはんだシート7を溶融させ、冷却して、各部品をはん
だ付けする。絶縁基板6はアルミナ板や窒化アルミニウ
ム板などの絶縁板10の両面に金属膜11を被覆して製
作されている。この構成とすることで、平形IGBT1
は図示されていない冷却体と電気的には絶縁されるが、
熱的には良好な伝導を確保できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、絶縁ゲート型バ
イポーラトランジスタ(IGBT)などのパワーデバイ
スを対象に、基板の一主面に第主電極(エミッタ)と制
御電極(ゲート)、別の主面に第二主電極(コレクタ)
を有する半導体チップの複数個を同一のパッケージ内に
組み込みんだ半導体装置およびその製造方法に関する。
【0002】
【従来の技術】従来のサイリスタやGTOと同等のセラ
ミックパッケージに実装した加圧接触形の平形IGBT
が提案されている。この平形IGBTはGTO等と違
い、加圧面がMOS構造となるため、初期特性および長
期信頼性を確保するために、ゲート電極などのMOS部
を加圧しない配慮が必要である。そのため、ゲート電極
が形成されていない領域に冷却と通電を兼ねた集電電極
を設けて、この集電電極をコンタクト端子体とパッケー
ジ側の共通電極板とを介して外部から加圧する構造とし
ている。この共通電極板は冷却体で加圧され、負荷電流
をIGBTチップに流し、IGBTチップで発生した熱
を放散させている。
【0003】
【発明が解決しようとする課題】しかし、インバータや
コンバータに半導体装置を用いる場合、冷却体と半導体
装置とを熱放散は良好であるが電気的には絶縁した方が
使用し易い場合が多い。従来の平形IGBTは共通電極
板から冷却体に電流を流すため、共通電極板と冷却体と
は電気的にも熱的にも絶縁されていない。そのため、使
い勝手が悪い半導体装置となっていた。
【0004】この発明の目的は、前記の課題を解決し、
冷却体と共通電極板の間を熱伝導はよいが電気的には絶
縁されている平形の半導体装置を提供することにある。
【0005】
【課題を解決するための手段】前記の目的を達成するた
めに、第一主面に第一主電極と制御電極を、第二主面に
第二主電極をそれぞれ有するMOS構造の半導体チップ
を複数個並置して、両面が露出する一対の共通電極板の
間に絶縁外筒を介装してなる平形パッケージに組み込
み、該半導体チップの第一主電極とこれに対向する一方
のパッケージ側の共通電極板との間に加圧、導電、放熱
を兼ねたコンタクト端子体を介装し、他方のパッケージ
側の共通電極板上に第二主電極が固着される半導体装置
において、両共通電極板の露出面上に絶縁基板が固着さ
れる構成とする。両共通電極板と絶縁板との間に電流取
り出し用金属板を挟み、且つ、固着してもよい。この絶
縁基板がアルミナ(Al2 O3 )または窒化アルミニウ
ム(NAl)で形成されるとよい。また絶縁基板の外周
部に絶縁環を設けると効果的である。前記のMOS構造
の半導体チップが絶縁ゲート型バイポーラトランジス
タ、MOS制御サイリスタまたはMOSトランジスタで
あり、同一の平形パッケージ内にMOS構造の半導体チ
ップと並置してフリーホイールダイオードを組み込み、
一方のパッケージ側の共通電極とフリーホイールダイオ
ードとの間に加圧、導電、放熱を兼ねたコンタクト端子
体を具備するとよい。
【0006】前記の半導体装置の製造方法として、絶縁
基板と共通電極板または絶縁基板と電流取り出し用金属
板と共通電極板とに挟まれたそれぞれのはんだが平坦な
プレスで加圧され、且つ、加熱されて溶融し、冷却によ
り絶縁基板と共通電極板とをはんだ接合する方法がよ
い。前記の構成のように、電流取り出し用金属板を設け
ることで、この金属板の表面に熱伝導のよいアルミナ板
や窒化アルミニウム板などで構成された絶縁基板を平坦
なプレスで加圧しながら加熱・冷却し、はんだ付けする
ことで、冷却体とIGBTとを電気的絶縁を確保するこ
とができ、またこの構成により、冷却体と接触する絶縁
基板の露出表面を平坦化でき、IGBTで発生した熱を
スムーズに冷却体に放散できる。
【0007】
【発明の実施の形態】図1はこの発明の第1実施例の要
部構成図で、同図(a)は各部品を分解した状態の図
で、同図(a)は完成品の側面図である。図1におい
て、平形IGBT1のエミッタ端子2(一方の共通電極
板のこと)上にはんだシート7、電流取り出し用金属板
5、はんだシート7、絶縁基板6を積層する。同様にコ
レクタ端子3(他方の共通電極板のこと)側もはんだシ
ート7、電流取り出し用金属板5、はんだシート7、絶
縁基板6が積層される。絶縁基板6を図示されていない
平坦なプレスで加圧し、これらの部品を加熱してはんだ
シート7を溶融させ、冷却して、各部品をはんだ付けす
る。絶縁基板6はアルミナ板や窒化アルミニウム板など
の絶縁板10(熱的には良伝導体)の両面に金属膜11
を被覆して製作されている。
【0008】図2は平形IGBTの外観図で、同図
(a)は平面図、同図(b)は側面図である。図2にお
いて、セラミックでできた絶縁筒9(通称セラミックケ
ースともいう)にエミッタ端子2、コレクタ端子3、ゲ
ート端子4が溶接されている。絶縁筒9内に図示されて
いない半導体チップやコンタクト端子体が収納されてい
る。
【0009】図3は電流取り出し用金属板の構成図で、
同図(a)は平面図、同図(b)は側面図である。図3
において、外部回路と接続する電流端子5aが電流取り
出し用金属板5の側面に設けられている。また電流端子
5aには取り付け孔5bが開いている。この電流端子5
aは平形IGBT1のエミッタ端子2、コレクタ端子3
に設けて、この電流取り出し用金属板5を構成から省く
ことも可能である。
【0010】図4は絶縁基板の構造図で、同図(a)は
平面図、同図(b)は側面図である。図4において、絶
縁基板6は熱伝導性が良く、電気的絶縁性に優れたアル
ミナ板や窒化アルミニウム板などの絶縁板10の両面に
金属膜11を被覆した構成となっている。図5はこの発
明の第2実施例の側面図を示す。絶縁基板6を構成する
絶縁板10の周囲に絶縁環8を設けて、図示されていな
い冷却体に挟まれた絶縁基板6を含む平形IGBT1の
沿面距離を長くすることで、平形IGBT1の沿面放電
を防止する。
【図面の簡単な説明】
【図1】図1はこの発明の第1実施例の要部構成図で、
(a)は各部品を分解した状態の図で、(b)は完成品
の側面図
【図2】平形IGBTの外観図で、(a)は平面図、
(b)は側面図
【図3】電流取り出し用金属板の構成図で、(a)は平
面図、(b)は側面図
【図4】絶縁基板の構造図で、(a)は平面図、(b)
は側面図
【図5】この発明の第2実施例の側面図
【符号の説明】
1 平形IGBT 2 エミッタ端子 3 コレクタ端子 4 ゲート端子 5 電流取り出し用金属板 5a 電流端子 5b 取り付け孔 6 絶縁基板 7 はんだシート 8 絶縁環 9 絶縁筒 10 絶縁板 11 金属膜

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】第一主面に第一主電極と制御電極を、第二
    主面に第二主電極をそれぞれ有するMOS構造の半導体
    チップを複数個並置して、両面が露出する一対の共通電
    極板の間に絶縁外筒を介装してなる平形パッケージに組
    み込み、該半導体チップの第一主電極とこれに対向する
    一方のパッケージ側の共通電極板との間に加圧、導電、
    放熱を兼ねたコンタクト端子体を介装し、他方のパッケ
    ージ側の共通電極板上に第二主電極が固着される半導体
    装置において、両共通電極板の露出面上に絶縁基板が固
    着されることを特徴とする半導体装置。
  2. 【請求項2】両共通電極板の露出面上に電流取り出し用
    金属板と絶縁基板が固着されることを特徴とする請求項
    1記載の半導体装置。
  3. 【請求項3】絶縁基板の外周部に絶縁環が設けられたこ
    とを特徴とする請求項1記載の半導体装置。
  4. 【請求項4】絶縁基板がアルミナ(Al2 O3 )または
    窒化アルミニウム(NAl)で形成されることを特徴と
    する請求項1記載の半導体装置。
  5. 【請求項5】MOS構造の半導体チップが絶縁ゲート型
    バイポーラトランジスタ、MOS制御サイリスタまたは
    MOSトランジスタであり、同一の平形パッケージ内に
    MOS構造の半導体チップと並置してフリーホイールダ
    イオードを組み込み、一方のパッケージ側の共通電極と
    フリーホイールダイオードとの間に加圧、導電、放熱を
    兼ねたコンタクト端子体を具備することを特徴とする請
    求項1記載の半導体装置。
  6. 【請求項6】第一主面に第一主電極と制御電極を、第二
    主面に第二主電極をそれぞれ有するMOS構造の半導体
    チップを複数個並置して、両面が露出する一対の共通電
    極板の間に絶縁外筒を介装してなる平形パッケージに組
    み込み、該半導体チップの第一主電極とこれに対向する
    一方のパッケージ側の共通電極板との間に加圧、導電、
    放熱を兼ねたコンタクト端子体を介装し、他方のパッケ
    ージ側の共通電極板上に第二主電極が固着される半導体
    装置において、両共通電極板の側面に外部導出端子がそ
    れぞれに設けられ、且つ、両共通電極板の露出面上に絶
    縁基板が固着される半導体装置にあって、絶縁基板と共
    通電極板または絶縁板と電流取り出し用金属板と共通電
    極板とに挟まれたそれぞれのはんだが平坦なプレスで加
    圧され、且つ、加熱されて溶融し、冷却により絶縁基板
    と共通電極板とがはんだ接合する半導体装置の製造方
    法。
JP8062376A 1996-03-19 1996-03-19 半導体装置およびその製造方法 Pending JPH09260557A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8062376A JPH09260557A (ja) 1996-03-19 1996-03-19 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8062376A JPH09260557A (ja) 1996-03-19 1996-03-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09260557A true JPH09260557A (ja) 1997-10-03

Family

ID=13198344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8062376A Pending JPH09260557A (ja) 1996-03-19 1996-03-19 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH09260557A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066465A (ja) * 2004-08-24 2006-03-09 Toyota Industries Corp 半導体装置
JP2012028401A (ja) * 2010-07-20 2012-02-09 Denso Corp 半導体装置
JP2012028400A (ja) * 2010-07-20 2012-02-09 Denso Corp 半導体装置
JP2024130953A (ja) * 2023-03-15 2024-09-30 株式会社東芝 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066465A (ja) * 2004-08-24 2006-03-09 Toyota Industries Corp 半導体装置
JP2012028401A (ja) * 2010-07-20 2012-02-09 Denso Corp 半導体装置
JP2012028400A (ja) * 2010-07-20 2012-02-09 Denso Corp 半導体装置
JP2024130953A (ja) * 2023-03-15 2024-09-30 株式会社東芝 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP4635564B2 (ja) 半導体装置
JP4192396B2 (ja) 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP3596388B2 (ja) 半導体装置
JPS59141249A (ja) 電力チツプ・パツケ−ジ
JP4262453B2 (ja) 電力半導体装置
JP2000164800A (ja) 半導体モジュール
US20250239537A1 (en) Semiconductor device and method for manufacturing semiconductor device
US5463250A (en) Semiconductor component package
JP2000174180A (ja) 半導体装置
CN111354710B (zh) 半导体装置及其制造方法
US4314270A (en) Hybrid thick film integrated circuit heat dissipating and grounding assembly
JP2001274177A (ja) 半導体装置及びその製造方法
WO2005119896A1 (ja) インバータ装置
JP5899952B2 (ja) 半導体モジュール
US20240404927A1 (en) Ceramic substrate for power module, method for manufacturing same, and power module having same
JP2004014599A (ja) 半導体装置およびその製造方法
JP3644161B2 (ja) パワー半導体モジュール
KR102603439B1 (ko) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
JP2011176087A (ja) 半導体モジュール、及び電力変換装置
JP2000228491A (ja) 半導体モジュール及び電力変換装置
JP2001332664A (ja) 半導体装置およびその製造方法
JP3264190B2 (ja) 半導体装置
JP7322467B2 (ja) 半導体装置
JP3394000B2 (ja) モジュール型半導体装置及びこれを用いた電力変換装置
JP3226082B2 (ja) 半導体装置