JPH09260658A

JPH09260658A - 半導体装置及びその製造方法

Info

Publication number: JPH09260658A
Application number: JP6878896A
Authority: JP
Inventors: Atsuko Sakata; 敦子坂田; Iwao Kunishima; 巌國島; Masahiko Hasunuma; 正彦蓮沼
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-03-25
Filing date: 1996-03-25
Publication date: 1997-10-03

Abstract

(57)【要約】【課題】熱的に制御された０．０５μｍ程度の浅い接
合を形成でき、イオン注入などによる高エネルギーイオ
ン入射によって生じる高濃度欠陥、転位のない接合を形
成する。【解決手段】半導体基板の表面部に遷移金属をドーパ
ントとして用いた接合を有する半導体装置の製造方法に
おいて、ｎ型Ｓｉ基板４１の表面部にゲート領域４３を
形成した後、ソース・ドレインとなる領域に低加速イオ
ン注入法によって０．０５μｍ程度のｐ⁺ 型層４４(1)
を形成し、次いでＳｉ基板４１の表面上に選択ＣＶＤ法
によりＴｉ膜４７を堆積し、次いでＳｉとＴｉが化合物
を形成する温度に達しない温度で、かつＳｉとＴｉの相
互拡散が生じる温度領域（４６０℃前後）で３０分程度
固相反応を行い、ｐ⁺ 層４４(1) よりも深い位置までｐ
⁺ 層４４を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、微細な素子構造に
おける浅い接合を有する半導体装置及びその製造方法に
関する。

【０００２】

【従来の技術】近年の半導体装置の高集積化に伴い、電
気回路の微細化は進む一方であり、基本素子である電界
効果トランジスタ（ＦＥＴ）等においてもより一層の微
細化が進んでいる。その一つとして、ＦＥＴのゲート電
極の幅が狭くなっているが、これに伴い短チャネル効果
が発生する。この短チャンネル効果の発生を抑制するた
めに、ソース・ドレイン領域拡散層深さを浅くすること
が要求されている。

【０００３】拡散層深さを浅くするための手段として、
例えば低加速イオン注入による拡散層形成技術が広く検
討されている。イオン注入法は、Ｂ，ＢＦ₂ ，Ａｓ，Ｐ
等のドーパントをイオン化して、ある一定の加速電圧に
よってＳｉ基板中に注入し、その後の熱処理において活
性化して拡散層を形成する方法である。

【０００４】低加速イオン注入法においては、昨今の技
術向上により従来のイオン注入の加速電圧を下げるだけ
でなく、入射イオンエネルギーの分散を低減，収束させ
ることにより、より浅い拡散層を制御良く形成すること
ができる。具体的には、０．０５〜０．１μｍの拡散層
の形成が可能となってきており、低加速イオン注入法は
次世代の浅い拡散層を形成するための一手段として大変
有効な方法である。また更にＣＶＤ成膜で、ドーパント
を含む基板材料を堆積する拡散層形成法など、接合深さ
ｘｊ＝０．０５μｍ近傍の安定した拡散層形成の種々の
方法が検討されている。

【０００５】以下に、図６を参照して浅い拡散層形成法
の一つであるイオン注入法を用いた浅い拡散層を有する
従来の半導体装置及びその製造方法について説明する。
まず、ｐ型Ｓｉ基板６１上にフィールド酸化膜６２で囲
まれた素子分離領域にゲート酸化膜６３(1) ，ゲート電
極６３(2) 及び側壁酸化膜６３(5) からなるゲート領域
６３を形成する。そして、Ｓｉ基板６１の露出した領域
に、低加速イオン注入法によりｐ⁺ 型の不純物であるＢ
Ｆ₂ を、ドーズ量５×１０¹⁴ｃｍ^-2、加速電圧３０ｋｅ
Ｖで注入する。続いて、９５０℃，３０秒のＲＴＡを行
い、不純物の活性化を行う。これらの工程で、表面濃度
が２×１０²⁰ｃｍ^-3で、約０．０８μｍの浅い拡散層６
４が形成される（図６（ａ））。

【０００６】次いで、チタン（Ｔｉ）ターゲット表面を
アルゴン（Ａｒ）プラズマでスパッタリングし、Ｔｉ膜
６７を２０ｎｍの厚さに堆積する。その後、Ｔｉターゲ
ットの表面を窒素とアルゴン（Ｎ₂ ／Ａｒ）の混合ガス
によって生成したプラズマでスパッタリングし、ターゲ
ット表面の窒化反応によってチタンナイトライド（Ｔｉ
Ｎ）を形成しながら、先のＴｉ膜６７表面上にＴｉＮ膜
６８を堆積する（図６（ｂ））。

【０００７】次いで、この多層膜を窒素雰囲気中でアニ
ールして珪化チタン（ＴｉＳｉ₂ ）膜６９を形成する。
その後、硫酸及び過酸化水素の混合溶液を用いて未反応
のＴｉ膜６７及びＴｉＮ膜６８をエッチング除去する
（図６（ｃ））。このようにして、０．０８μｍの浅い
拡散層６４上に自己整合的にＴｉＳｉ₂ 膜６９が形成さ
れる。最後に、絶縁膜６５を堆積し、コンタクトホール
を開孔した後、電極プラグ６６を形成する（図６
（ｄ））。上記の工程により、ＭＯＳＦＥＴが作製され
る。

【０００８】ところで、浅い拡散層接合形成に要求され
るのは、（１）拡散層深さ方向の制御性、（２）より均
一で急峻なドーパント不純物濃度プロファイルを得るこ
と、（３）高濃度ドーパントを分布させることによる欠
陥を減少させることである。これらの要求に対して、種
々の接合形成方法にはメリットとデメリットが存在す
る。

【０００９】例えばイオン注入法においては、量産プロ
セスの制御性としてはかなり完成した技術ではあるが、
ドーパントイオンを一定の加速電圧でＳｉ基板中へ入射
するため、チャネリングによるテールを引く濃度プロフ
ァイルを形成してしまう。またこの方法は、イオン入射
のエネルギーによってＳｉ基板のＳｉの共有結合を切
り、高濃度の欠陥を基板中に誘導するプロセスである。
活性化のための熱処理によって同時に結晶欠陥回復を行
うが、点欠陥として拡散層中やＳｉ基板中に残るほか、
ドーパント濃度が高濃度になるにつれて、回復できない
Ｓｉ結晶の欠陥は転位を生じる。

【００１０】特に接合を急峻に形成するために、活性化
熱処理の高温短時間化が進む傾向にあるが、これによっ
てドーパントの再拡散距離が非常に短くなり、結晶転位
と接合面の距離がより近くなる。これらの欠陥が、拡散
層接合上にサリサイド電極を形成する場合、拡散する金
属との相互作用で、接合リークの増加に寄与すること
が、最近の詳細な研究によって明らかになりつつある。

【００１１】これに対して、拡散層接合を形成するドー
パント不純物Ｂ，Ａｓ，Ｐ等を外部の固体拡散源、気体
拡散源から熱拡散によって導入する方法は、基板に導入
される欠陥が少なく、接合空乏層中での生成電流の増加
を低減することができる。しかしながら、ドーパント不
純物濃度プロファイルの急峻性に難点があり、ピーク濃
度を高くすることも困難である。

【００１２】一方、ＣＶＤ法で形成した堆積Ｓｉによる
拡散層接合形成では、所望のパターンに拡散層接合を形
成するためには、ブランケット状にドーパントを含むＳ
ｉを堆積し、その後パターニングを行うか、選択的に表
出したＳｉ基板上にドーパントを含むＳｉを堆積するか
のいずれかではあるが、所望の濃度を持つ急峻なプロフ
ァイルを持つ拡散層接合が形成される。しかしながら、
エピタキシャルＳｉを用いない場合、単結晶Ｓｉ基板に
比較して結晶欠陥が多いために電極その直上にサリサイ
ド電極を形成する場合に、電極とＳｉ界面のラフネスの
増加を招きやすい。

【００１３】

【発明が解決しようとする課題】このように従来、Ｓｉ
基板の表面に高濃度の浅い拡散層を形成するには各種の
方法があるが、イオン注入法では、チャネリングによる
テールを引く濃度プロファイルを形成してしまう、イオ
ン入射のエネルギーによって高濃度の欠陥を基板中に誘
導する、接合リークの増加を招く問題があった。

【００１４】また、ドーパント不純物を外部の固体拡散
源、気体拡散源から熱拡散によって導入する方法は、ド
ーパント不純物濃度プロファイルの急峻性に難点があ
り、ピーク濃度を高くすることも困難であった。さら
に、ＣＶＤ法で形成した堆積Ｓｉによる拡散層接合形成
では、結晶欠陥が多いために電極その直上にサリサイド
電極を形成する場合に、電極とＳｉ界面のラフネスの増
加を招きやすい問題があった。

【００１５】本発明は、上記の事情を考慮して成された
もので、その目的とするところは、イオン注入等による
ダメージを招くことなく、急峻な不純物プロファイルを
有する浅い高濃度の接合領域を形成することのできる半
導体装置及びその製造方法を提供することにある。

【００１６】

【課題を解決するための手段】

（構成）本発明の骨子は、０．０５μｍ〜０．１μｍ程
度の浅い接合形成の一手段として、これまでの方法と異
なった概念で形成された、高濃度な拡散層接合と電極を
有する半導体装置を実現することにある。

【００１７】即ち、本発明（請求項１）は、半導体基板
の表面部にｐｎ接合を形成した半導体装置において、前
記半導体基板の表面部に遷移金属をドーパントとして用
いる接合を有することを特徴とする。

【００１８】また、本発明（請求項２）は、半導体基板
の表面部に遷移金属をドーパントとして用いた接合を有
する半導体装置の製造方法において、前記半導体基板の
表面上に遷移金属を堆積する工程と、前記半導体基板と
遷移金属が化合物を形成する温度に達しない温度で、か
つ前記半導体基板と遷移金属の相互拡散が生じる温度領
域で固相反応を行う熱処理工程とを含むことを特徴とす
る。

【００１９】また、本発明（請求項３）は、半導体基板
の表面部に遷移金属をドーパントとして用いた接合を有
する半導体装置の製造方法において、第１導電型の半導
体基板の表面部に第２導電型の第１の不純物拡散層を形
成する工程と、前記半導体基板の表面上に遷移金属を堆
積する工程と、前記半導体基板と遷移金属が化合物を形
成する温度に達しない温度で、かつ前記半導体基板と遷
移金属の相互拡散が生じる温度領域で固相反応を行い、
前記第１の不純物拡散層よりも深い位置まで第２導電型
の第２の不純物拡散層を形成する工程とを含むことを特
徴とする。

【００２０】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) 接合は、半導体基板と遷移金属の相互拡散領域であ
ること。 (2) 相互拡散領域は、半導体基板結晶層中への遷移金属
の相互拡散領域であること。 (3) 遷移金属とｐ型半導体基板の組み合わせでは、遷移
金属が半導体基板中でドナー準位を形成すること。 (4) 遷移金属とｎ型半導体基板の組み合わせでは、遷移
金属が半導体基板中でアクセプタ準位を形成すること。 (5) 遷移金属とｎ型半導体基板の組み合わせでは、遷移
金属は、半導体基板を構成する元素中での拡散速度が、
半導体基板を構成する元素の遷移金属中での拡散速度と
同程度或いはそれより速いこと。 (6) 遷移金属とｐ型半導体基板の組み合わせでは、遷移
金属は、半導体基板を構成する元素中での拡散速度が、
半導体基板を構成する元素の遷移金属中での拡散速度と
同程度或いはそれより遅いこと。 (7) 半導体を構成する元素はＳｉであること。 (8) (6) における遷移金属は、Ｖ，Ｃｏ，Ｎｉ，Ｐｄ，
Ｐｔ，Ｚｒであること。 (9) (7) における遷移金属は、Ｔｉ，Ｈｆ，Ｖ，Ｔａ，
Ｍｏ，Ｗ，Ｆｅ，Ｐｄ，Ｚｒであること。 (10)第１の不純物拡散層は、イオン注入により形成され
ること。 (11)第１及び第２の不純物拡散層は、ＭＯＳトランジス
タのソース・ドレイン領域であること。（作用）本発明によれば、Ｔｉ等の遷移金属をドーパン
トとして用い、半導体基板と遷移金属の相互拡散領域、
特に半導体基板結晶層中への遷移金属の相互拡散領域で
接合を形成することにより、０．０５μｍ近傍の浅い接
合でも、高濃度で急峻な不純物プロファイルを実現する
ことができる。そしてこの場合、イオン注入等によるダ
メージを招くこともなく、転位の少ない接合を形成する
ことができ、さらに電極とＳｉ界面のラフネスの増加等
を招くこともない。

【００２１】

【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。（第１の実施形態）図１は、本発明の第１の実施形態に
係わる半導体装置の製造工程を示す断面図である。

【００２２】まず、図１（ａ）に示すように、面方位
（００１）を主面とするｎ型のＳｉ基板（半導体基板）
１１の表面を、硫酸と過酸化水素の混合溶液で処理し
て、カーボン（Ｃ）系及びＣｕ以外の金属の表面汚染を
除去した後、Ｃｕ系表面汚染を塩酸と過酸化水素の混合
溶液で処理する。次いで、このｎ型のＳｉ基板１１の表
面上にできた薄いＳｉＯ₂ 膜を希弗酸で洗浄剥離後、溶
存酸素濃度が１０ｐｐｂ以下の超純水で流水洗浄する。
このときのＳｉ表面上はできるだけ清浄かつ平坦表面と
なるようにする。続いて、このｎ型Ｓｉ基板１１の表面
上にＴｉ₂ 膜（遷移金属）１２を約３０ｎｍ堆積する。

【００２３】次いで、この試料を、Ｔｉ／Ｓｉ界面にシ
リサイドが形成される温度に達しない温度、例えば約４
００℃近傍で３０分熱処理し、図１（ｂ）に示すよう
に、Ｔｉ拡散領域１３を形成して、ｐ⁺ ／ｎ接合を形成
した。そして、この試料のＩ−Ｖ特性を評価した結果、
接合特性は良好であることを確認した。

【００２４】本実施形態により形成されたｐｎ接合は、
以下のような機構で良好な接合特性を示している。即
ち、接合を形成している遷移金属のプロファイルは、Ｔ
ｉ／Ｓｉ界面からＳｉ基板側への約１００ｎｍ以下の領
域に１×１０²⁰ｃｍ^-3の高濃度のＴｉの拡散領域１３を
形成している。さらに、この領域のＳｉの点欠陥密度が
Ｔｉの拡散した層状の領域で特に高くなっていることを
利用して、接合を形成している。

【００２５】これを模式的に図２に示す。シリサイド反
応によるＴｉシリサイド化合物の第１フェーズの形成温
度は５５０℃であるが、Ｔｉ／Ｓｉ界面でシリサイド反
応が生じる前の相互拡散が生じている温度領域で、所望
の拡散距離が得られる時間だけ熱処理を行うと、拡散係
数で決められる深さにＴｉが拡散する。相互拡散反応に
よって形成されたこの領域はＴｉが高濃度に分布すると
共に、ＴｉとＳｉではＳｉの拡散速度が相対的に早く、
Ｓｉが拡散種であるために、Ｔｉ膜側へＳｉを放出して
Ｓｉの空孔欠陥領域を形成する。このように形成された
高濃度のＴｉと空孔欠陥領域がｐ⁺ 領域として作用する
ことになる。（第２の実施形態）図３は、本発明の第２の実施形態に
係わるＭＯＳＦＥＴの製造工程を示す断面図である。

【００２６】まず、図３（ａ）に示すように、面方位
（００１）を主面とするｎ型のＳｉ基板３１上に埋め込
み法により、８００ｎｍのフィールド酸化膜３２を形成
する。この酸化膜３２に囲まれた素子形成領域に１０ｎ
ｍのゲート酸化膜３３(1) 、１５０ｎｍのドープした多
結晶層３３(2) 、１５０ｎｍの珪化タングステン（ＷＳ
ｉ₂ ）膜３３(3) 、ＳｉＮ膜３３(4) を順次堆積した
後、これをゲート形状にエッチングで加工して積層膜を
設ける。

【００２７】この状態で、ドーズ量５×１０¹³ｃｍ^-2の
ＢＦ₂ を加速電圧１５ｋｅＶでイオン注入し、ゲート両
脇にＬＤＤ領域（ｐ⁺ 領域）３４(1) を予め作製し、さ
らにＳｉＮ膜３３(5) を１５０ｎｍの厚さに堆積した
後、異方性エッチングで加工してゲートの側壁のみにに
ＳｉＮ膜３３(5) を残存させる。これにより、ゲート領
域３３を形成する。

【００２８】次いで、露出したＳｉ基板３１の表面上を
硫酸と過酸化水素の混合溶液で処理して、カーボン
（Ｃ）系及びＣｕ以外の金属の表面汚染を除去した後、
Ｃｕ系表面汚染を塩酸と過酸化水素の混合溶液で処理す
る。続いて、このｎ型Ｓｉ基板３１の表面上にできた薄
いＳｉＯ₂ 膜を希弗酸で洗浄剥離後、溶存酸素濃度が１
０ｐｐｂ以下の超純水で流水洗浄する。このときのＳｉ
表面上はできるだけ清浄かつ平坦な表面となるのが望ま
しい。

【００２９】次いで、図３（ｂ）に示すように、Ｔｉ膜
３７を選択的にＣＶＤ法により、Ｔｉ／Ｓｉ界面でシリ
サイドを形成する温度以下で、露出したＳｉ表面にのみ
堆積させる。そして、これを約４６０℃近傍で３０分熱
処理し、Ｐ⁺ 層３４を形成する。

【００３０】次いで、図３（ｃ）に示すように、Ｔｉ／
Ｓｉ界面を熱処理した温度以下である４００℃以下の温
度で、基板全面にＳｉＯ₂ 等の層間絶縁膜３５を堆積
し、その後にコンタクトを開孔し、プラグ３６を形成す
る。

【００３１】上記の方法で作製したＭＯＳＦＥＴのＩ−
Ｖ特性を評価した結果、良好なｐ⁺／ｎ接合が得られ
た。この接合の形状及びプロファイルを断面ＴＥＭ観察
及びＥＤＸ分析によって確認した結果、Ｔｉ／Ｓｉ界面
直下から約５０ｎｍの領域に均一な層状にＴｉの拡散し
た領域によって形成されていることを確認した。更に、
これをＥＤＸで調べた結果、約１×１０²⁰ｃｍ^-3のＴｉ
濃度を確認した。

【００３２】上記の接合形成方法の概念は第１の実施形
態と同様であるが、Ｔｉ／Ｓｉ界面でＴｉシリサイドが
形成される温度以下で、かつＴｉとＳｉの相互拡散が最
も顕著に生じている温度領域で反応を生じさせ、Ｔｉ／
Ｓｉ界面直下にＴｉが高濃度に拡散した領域とＳｉがＴ
ｉ膜側へ拡散することによってＳｉが放出された点欠陥
領域を混在させることによってｐ⁺ ／ｎ接合を形成した
ものである。

【００３３】従来の方法による接合形成方法の場合、は
じめに接合を形成し、その上に拡散層シート抵抗の低減
のためにサリサイドを形成するので、サリサイド／Ｓｉ
界面の高濃度なドーパントを領域の消費すると同時に、
特にボロン等のドーパントはサリサイド膜中へ吸い出さ
れ、サリサイド／Ｓｉ界面濃度の低下が生じる。その結
果としてコンタクト抵抗の高抵抗化を招く。

【００３４】これに対し本実施形態の方法，構造では、
金属／Ｓｉ界面のドーパント濃度が最も高いので、上記
の問題を考慮しなくて良い。また、基本的には熱拡散に
よって接合が形成されるので、イオン注入のような転位
を生じない。そのため、コンタクト抵抗を低減でき、か
つ転位の生じない接合を形成できる。（第３の実施形態）図４は、本発明の第３の実施形態に
係わるＭＯＳＦＥＴの製造工程を示す断面図である。

【００３５】まず、図４（ａ）に示すように、面方位
（００１）を主面とするｎ型のＳｉ基板４１上に埋め込
み法により、８００ｎｍのフィールド酸化膜４２を形成
する。この酸化膜４２に囲まれた素子形成領域に１０ｎ
ｍのゲート酸化膜４３(1) 、１５０ｎｍのドープした多
結晶層４３(2) 、１５０ｎｍの珪化タングステン（ＷＳ
ｉ₂ ）膜４３(3) 、ＳｉＮ膜４３(4) を順次堆積した
後、これをゲート形状にエッチングで加工して積層膜を
設ける。

【００３６】この状態で、ドーズ量５×１０¹³ｃｍ^-2の
ＢＦ₂ を加速電圧１５ｋｅＶでイオン注入し、ゲート両
脇にＬＤＤ領域を予め作製し、さらにＳｉＮ膜４３(5)
を１５０ｎｍの厚さに堆積した後、異方性エッチングで
加工してゲートの側壁にＳｉＮ膜４３(5) を残存させ
る。これにより、ゲート領域４３を形成する。

【００３７】次いで、このＳｉ基板４１の表面に３ｎｍ
の薄い熱酸化膜を形成し、その領域に低加速イオン注入
によって０．０５μｍの接合を形成し、９５０℃，３０
秒のＲＴＡによって活性化し、ｐ⁺ 層４４(1) を形成す
る。その後、イオン注入のバッファに用いた３ｎｍの熱
酸化膜を硫酸と過酸化水素の混合溶液で処理し、ＨＦで
剥離する。

【００３８】次いで、露出したＳｉ基板４１の表面上を
硫酸と過酸化水素の混合溶液で再度処理して、カーボン
（Ｃ）系及びＣｕ以外の金属の表面汚染を除去した後、
Ｃｕ系表面汚染を塩酸と過酸化水素の混合溶液で処理す
る。続いて、このｎ型のＳｉ基板４１の表面上にできた
薄いＳｉＯ₂ 膜を希弗酸で洗浄剥離後、溶存酸素濃度が
１０ｐｐｂ以下の超純水で流水洗浄する。このときのＳ
ｉ表面上はできるだけ清浄かつ平坦な表面となるのが望
ましい。

【００３９】次いで、図４（ｂ）に示すように、Ｔｉ膜
４７を選択ＣＶＤ法により、Ｔｉ／Ｓｉ界面でシリサイ
ドを形成する温度以下で、露出したＳｉ表面にのみ堆積
させる。そして、これを約４６０℃近傍で３０分熱処理
することによって、ｐ⁺ 層４４を形成した。

【００４０】次いで、図４（ｃ）に示すように、Ｔｉ／
Ｓｉ界面を熱処理した温度以下である４００℃以下の温
度で基板全面に絶縁膜４５を堆積し、その後にコンタク
トを開孔し、プラグ４６を形成する。

【００４１】上記の方法で作製した素子のＩ−Ｖ特性を
評価した結果、通常のイオン注入で作製した接合と比較
して、接合リーク電流の低減された良好なｐ⁺ ／ｎ接合
が得られた。これは、通常のイオン注入でｐ⁺ ／ｎ接合
を作製した後に、熱拡散で形成したｐ⁺ 接合面がイオン
注入欠陥，転位の存在する領域よりも基板側へ伸び、新
たなｐ⁺ 接合面を形成すると共に、基板中でアクセプタ
として働き、ｐ⁺ 接合中の欠陥を補填した効果も存在し
ているからと考えられる。

【００４２】図５に、印加電圧１Ｖのときの接合リーク
低減の、Ｔｉ／Ｓｉ界面におけるシリサイド形成前の熱
処理温度依存性を示している。接合リーク低減の効果は
３００〜６００℃の温度範囲で比較的良好に達成でき、
シリサイド形成前でＴｉ／Ｓｉ相互拡散の生じている４
６０℃近傍において、特に顕著な接合リークの低減が達
成できる。（変形例）なお、本発明は上述した各実施形態に限定さ
れるものではない。実施形態に用いたＴｉは、Ｓｉ基板
中でアクセプタを形成、かつ遷移金属／Ｓｉ界面の相互
拡散においてＳｉの拡散速度が速い（いわゆるＳｉが拡
散種）、或いは遷移金属とＳｉの相互拡散速度が同程度
の遷移金属を用いて接合を形成した例であり、本発明の
最も望ましい効果が得られる物質である。しかし、必ず
しも基板中でのイオンの極性と拡散速度の特性を同時に
合わせ持つ必要は必ずしもない。

【００４３】Ｓｉが遷移金属に対して相対的に拡散種で
ある、或いは拡散速度が同程度である物質としては、例
えばＴｉ，Ｖ，Ｍｏ，Ｐｄ，Ｈｆ，Ｔａ，Ｗ，Ｆｅ，Ｚ
ｒ等である。さらに、遷移金属がＳｉに対して相対的に
拡散種である金属は、例えばＶ，Ｃｏ，Ｎｉ，Ｐｄ，Ｐ
ｔ，Ｚｒである。また、Ｓｉ基板中の極性の正負の状態
はその反応過程、形成方法、基板の状態によって変化す
る。

【００４４】また、その遷移金属のＳｉ基板中での拡散
係数が低ければ、熱的に浅く制御しやすい。また、上記
材料を用いて、遷移金属／Ｓｉ界面で遷移金属シリサイ
ドを形成する温度に達しない温度で熱処理を行うので、
その後工程でその温度以下のプロセスを使用することが
望まれる。さらに、遷移金属を堆積する前のＳｉ表面は
できうる限り、清浄かつ平坦であることが望ましい。例
えば、Ｓｉ表面処理から遷移金属の堆積まで大気に晒さ
れない管理された雰囲気中で行われることによって、よ
り効果的に目的を達成することができる他、基板の平坦
性について言及するならばＳｉ基板表面方位が（１１
１）基板であればなお有効である。

【００４５】また、実施形態では接合形成に用いた接合
上の遷移金属はそのまま電極として用いたが、浅い接合
を形成した後、薬液によって上記遷移金属を剥離後、形
成されたｐ⁺ ／ｎ接合上に他の金属による電極を形成す
ることも可能であることは言うまでもない。

【００４６】また、実施形態ではｐ⁺ ／ｎの例について
述べたが、金属の組み合わせによっては、ｎ⁺ ／ｐにつ
いても可能であることは言うまでもない。その他、本発
明の要旨を逸脱しない範囲で、種々変形して実施するこ
とができる。

【００４７】

【発明の効果】以上詳述したように本発明によれば、金
属シリサイドを形成する高融点遷移金属をドーパントと
して用いるだけでなく、その固相反応時の相互拡散によ
って生じる、浅い高濃度の接合領域を新たな接合素子と
して用いることができる。これにより、熱的に制御され
た浅い接合を形成でき、イオン注入などによる高エネル
ギー入射によって生じる高濃度欠陥、転位のない接合を
形成できる。さらに、そのプロセスの組立によっては接
合と、電極の同時形成も可能である。

【図面の簡単な説明】

【図１】第１の実施形態に係わる半導体装置の製造工程
を示す断面図。

【図２】第１の実施形態に係わるＳｉ基板中の接合プロ
ファイルを模式的に示す図。

【図３】第２の実施形態に係わるＭＯＳＦＥＴの製造工
程を示す断面図。

【図４】第３の実施形態に係わるＭＯＳＦＥＴの製造工
程を示す断面図。

【図５】第３の実施形態における接合リーク低減効果の
熱処理温度依存性を示す図。

【図６】従来技術によるＭＯＳＦＥＴの製造工程を示す
断面図。

【符号の説明】

１１，３１，４１…シリコン基板１２，３７，４７…Ｔｉ膜（高融点遷移金属）１３，３４，４４…ｐ⁺ 層（拡散接合領域）３２，４２…フィールド酸化膜３３，４３…ゲート領域３５，４５…層間絶縁膜３６，４６…プラグ

Claims

【特許請求の範囲】

【請求項１】半導体基板の表面部に、遷移金属をドーパ
ントとして用いる接合を有することを特徴とする半導体
装置。
【請求項２】半導体基板の表面部に遷移金属をドーパン
トとして用いた接合を有する半導体装置の製造方法にお
いて、前記半導体基板の表面上に遷移金属を堆積する工程と、
前記半導体基板と遷移金属が化合物を形成する温度に達
しない温度で、かつ前記半導体基板と遷移金属の相互拡
散が生じる温度領域で固相反応を行う熱処理工程とを含
むことを特徴とする半導体装置の製造方法。
【請求項３】第１導電型の半導体基板の表面部に第２導
電型の第１の不純物拡散層を形成する工程と、前記半導
体基板の表面上に遷移金属を堆積する工程と、前記半導
体基板と遷移金属が化合物を形成する温度に達しない温
度で、かつ前記半導体基板と遷移金属の相互拡散が生じ
る温度領域で固相反応を行い、前記第１の不純物拡散層
と同等或いはそれよりも深い位置まで第２導電型の第２
の不純物拡散層を形成する工程とを含むことを特徴とす
る半導体装置の製造方法。