JPH09260944A - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JPH09260944A JPH09260944A JP9605296A JP9605296A JPH09260944A JP H09260944 A JPH09260944 A JP H09260944A JP 9605296 A JP9605296 A JP 9605296A JP 9605296 A JP9605296 A JP 9605296A JP H09260944 A JPH09260944 A JP H09260944A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- impedance
- controlled oscillator
- voltage controlled
- impedance transformation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 インピーダンス整合が容易な電圧制御発振器
を提案する。 【解決手段】 インピーダンス整合回路Ｍを、出力端子
の直前段に接続したため、該インピーダンス整合回路Ｍ
を調整することにより、インピーダンスＺ0 の値が５０
Ωとなる出力信号を発生させることができる。
を提案する。 【解決手段】 インピーダンス整合回路Ｍを、出力端子
の直前段に接続したため、該インピーダンス整合回路Ｍ
を調整することにより、インピーダンスＺ0 の値が５０
Ωとなる出力信号を発生させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ハム，トランシー
バー，携帯電話，自動車電話，ポケベル，モービルコン
ピューティング，無線ＬＡＮ，モービルターミナル，ラ
ジオ，ＴＶ等あらゆる無線機器等に適用される電圧制御
発振器に関する。
バー，携帯電話，自動車電話，ポケベル，モービルコン
ピューティング，無線ＬＡＮ，モービルターミナル，ラ
ジオ，ＴＶ等あらゆる無線機器等に適用される電圧制御
発振器に関する。
【０００２】
【従来の技術】電圧制御発振器（ＶＣＯ）は、一般に、
図１１で一例を示すように、共振回路ｘと、負性抵抗回
路ｙと、緩衝回路ｚとを備えて構成される。この回路は
発振用トランジスタＴｒと周波数可変用の可変容量ダイ
オードＤとを備えており、共振回路Ｘは、厚膜又は薄膜
ＬＣ素子や水晶、誘電体共振器、弾性表面波素子等を用
いたＬＣＲ共振器ＲＥＳと、可変容量ダイオアードＤ等
により構成される。尚、緩衝回路ｚは負荷変動によって
発振周波数が変動するのを防止するものであるが、必ず
しも必要なものではない。
図１１で一例を示すように、共振回路ｘと、負性抵抗回
路ｙと、緩衝回路ｚとを備えて構成される。この回路は
発振用トランジスタＴｒと周波数可変用の可変容量ダイ
オードＤとを備えており、共振回路Ｘは、厚膜又は薄膜
ＬＣ素子や水晶、誘電体共振器、弾性表面波素子等を用
いたＬＣＲ共振器ＲＥＳと、可変容量ダイオアードＤ等
により構成される。尚、緩衝回路ｚは負荷変動によって
発振周波数が変動するのを防止するものであるが、必ず
しも必要なものではない。
【０００３】かかる電圧制御発振器は、多層基材の表面
にトランジスタ，ダイオード等のディスクリート部品を
実装することにより構成して、小型化、薄肉化を計って
いる。一方、通常、通信回路の特性インピーダンスは５
０Ωと決まっているため、電圧制御発振器の出力端子側
からみた出力インピーダンスＺOUT も５０Ωでなくては
ならない。
にトランジスタ，ダイオード等のディスクリート部品を
実装することにより構成して、小型化、薄肉化を計って
いる。一方、通常、通信回路の特性インピーダンスは５
０Ωと決まっているため、電圧制御発振器の出力端子側
からみた出力インピーダンスＺOUT も５０Ωでなくては
ならない。
【０００４】
【発明が解決しようとする課題】従来の電圧制御発振器
にあって、上述したように出力インピーダンスＺOUT が
５０Ωとなるようにするためには、電圧制御発振器を構
成する多層基材の配線の特性インピーダンスＺO を全
て、５０Ωとなるようにするのが望ましい。
にあって、上述したように出力インピーダンスＺOUT が
５０Ωとなるようにするためには、電圧制御発振器を構
成する多層基材の配線の特性インピーダンスＺO を全
て、５０Ωとなるようにするのが望ましい。
【０００５】ところで、基板基材の材料と層構造が決ま
れば、インピーダンス整合を取るためには、配線幅は一
義的に決まってしまう。このため、多層基材の全配線
で、特性インピーダンスＺ0 が５０Ωとなるようにする
ためには、各薄膜上に形成されるストリップ線路の線幅
が１００μｍより細い配線になってしまい、線幅が狭す
ぎて、製造上の限界を越えてしまう場合があり得る。
れば、インピーダンス整合を取るためには、配線幅は一
義的に決まってしまう。このため、多層基材の全配線
で、特性インピーダンスＺ0 が５０Ωとなるようにする
ためには、各薄膜上に形成されるストリップ線路の線幅
が１００μｍより細い配線になってしまい、線幅が狭す
ぎて、製造上の限界を越えてしまう場合があり得る。
【０００６】例えば、図１２の構成にあって、特性イン
ピーダンスＺ0 を５０Ωに整合した場合の配線幅は、導
体層Ｍ3 （接地電極層）からの離間距離と関係する誘電
率により、理論上、導体層Ｍ6 ：３００μｍ，導体層Ｍ
5 ：１５０μｍ，導体層Ｍ4：６０μｍとなったとす
る。ところが、セラミックスの同時焼成の限界配線幅は
１００μｍであり、これ以下の配線幅にあっては、焼成
時に断線を生じる恐れがある。従って、導体層Ｍ4 に
は、配線幅１００μｍ未満であるため、配線路を形成す
ることができないことになる。そこで配線が設けられる
ような、無駄のある層構造とするか、または、インピー
ダンス整合を諦めるかのいずれかを選択せざるをえな
い。しかしこのように、多層基材の配線で、インピーダ
ンス整合がとれないと、反射損失が大きくなり、この多
層基材を用いては、Ｃ／Ｎの良好な電圧制御発振器を実
現することが困難となる。
ピーダンスＺ0 を５０Ωに整合した場合の配線幅は、導
体層Ｍ3 （接地電極層）からの離間距離と関係する誘電
率により、理論上、導体層Ｍ6 ：３００μｍ，導体層Ｍ
5 ：１５０μｍ，導体層Ｍ4：６０μｍとなったとす
る。ところが、セラミックスの同時焼成の限界配線幅は
１００μｍであり、これ以下の配線幅にあっては、焼成
時に断線を生じる恐れがある。従って、導体層Ｍ4 に
は、配線幅１００μｍ未満であるため、配線路を形成す
ることができないことになる。そこで配線が設けられる
ような、無駄のある層構造とするか、または、インピー
ダンス整合を諦めるかのいずれかを選択せざるをえな
い。しかしこのように、多層基材の配線で、インピーダ
ンス整合がとれないと、反射損失が大きくなり、この多
層基材を用いては、Ｃ／Ｎの良好な電圧制御発振器を実
現することが困難となる。
【０００７】逆に、特性インピーダンス５０Ωの線幅で
は太くなりすぎて、小型化の支障となるという事態も予
想される。尚、図１２中、ＮはＴｉＯ2 −ＢａＯ3 系の
高誘電率、低損失の磁器よりなる多数の誘電体層であ
り、導体層Ｍを該誘電体層Ｎに一体に積層している。本
発明は、かかる従来構成の問題点を除去することを目的
とするものである。
は太くなりすぎて、小型化の支障となるという事態も予
想される。尚、図１２中、ＮはＴｉＯ2 −ＢａＯ3 系の
高誘電率、低損失の磁器よりなる多数の誘電体層であ
り、導体層Ｍを該誘電体層Ｎに一体に積層している。本
発明は、かかる従来構成の問題点を除去することを目的
とするものである。
【０００８】
【課題を解決するための手段】本発明は、共振回路を備
えた電圧制御発振器において、該発振器からの出力イン
ピーダンスを所要値に設定するためのインピーダンス変
成回路を備えると共に、単層基材あるいは多層基材と、
その基材に実装した回路部品によりインピーダンス変成
回路と共振回路等を一体的に組み付けて構成したことを
特徴とする電圧制御発振器である。
えた電圧制御発振器において、該発振器からの出力イン
ピーダンスを所要値に設定するためのインピーダンス変
成回路を備えると共に、単層基材あるいは多層基材と、
その基材に実装した回路部品によりインピーダンス変成
回路と共振回路等を一体的に組み付けて構成したことを
特徴とする電圧制御発振器である。
【０００９】この構成例としては、インピーダンス変成
回路を薄膜上に形成し、該薄膜を含む多層基材によりイ
ンピーダンス変成回路と共振回路等を一体的に組み付け
たものが提案され得る。
回路を薄膜上に形成し、該薄膜を含む多層基材によりイ
ンピーダンス変成回路と共振回路等を一体的に組み付け
たものが提案され得る。
【００１０】また、プリント基板上にインピーダンス変
成回路及び共振回路等を担持して、共振回路の出力側に
インピーダンス変成回路を接続することにより、プリン
ト基板を介して一体的に組み付けて構成してもよい。こ
の場合に、インピーダンス変成回路をプリント基板上に
担持し、かつ該プリント基板上に共振回路を備える多層
基材を担持して、共振回路の出力側にインピーダンス変
成回路を接続することにより、プリント基板を介して一
体的に組み付けて構成することもできる。
成回路及び共振回路等を担持して、共振回路の出力側に
インピーダンス変成回路を接続することにより、プリン
ト基板を介して一体的に組み付けて構成してもよい。こ
の場合に、インピーダンス変成回路をプリント基板上に
担持し、かつ該プリント基板上に共振回路を備える多層
基材を担持して、共振回路の出力側にインピーダンス変
成回路を接続することにより、プリント基板を介して一
体的に組み付けて構成することもできる。
【００１１】ここで、前記インピーダンス変成回路を、
出力端子の直前段に配置する構成が提案される。また、
前記インピーダンス変成回路を、共振回路の出力端に接
続するようにした回路構成としても良い。さらには、前
記インピーダンス変成回路を、電圧制御発振器を構成す
る発振用あるいは、緩衝回路用の能動素子の前後、ある
いは前後いずれか一方に配置するようにした回路構成と
しても良い。
出力端子の直前段に配置する構成が提案される。また、
前記インピーダンス変成回路を、共振回路の出力端に接
続するようにした回路構成としても良い。さらには、前
記インピーダンス変成回路を、電圧制御発振器を構成す
る発振用あるいは、緩衝回路用の能動素子の前後、ある
いは前後いずれか一方に配置するようにした回路構成と
しても良い。
【００１２】また、上述の各構成にあって、前記インピ
ーダンス整合回路を含む、電圧制御発振器回路を構成す
る受動素子、すなわちインダクタ、キャパシタ、抵抗、
あるいは、それらの合成である分布定数素子等の一部、
又は、全部を前記プリント基板の内部に埋設するか、あ
るいは、プリント基板上に薄膜パターンとして担持する
ようにしても良い。
ーダンス整合回路を含む、電圧制御発振器回路を構成す
る受動素子、すなわちインダクタ、キャパシタ、抵抗、
あるいは、それらの合成である分布定数素子等の一部、
又は、全部を前記プリント基板の内部に埋設するか、あ
るいは、プリント基板上に薄膜パターンとして担持する
ようにしても良い。
【００１３】かかる構成にあって、インピーダンス変成
回路を共振回路の出力側に接続したため、該インピーダ
ンス変成回路を調整して、出力インピーダンスＺOUT の
値を５０Ωとし、かつ、多層基材内の配線の全部あるい
は、一部の特性インピーダンスＺO を５０Ω以外の値に
することができる。従って、多層基材の配線幅を自由自
在に、所望の値に変えられ、かつインピ−ダンス整合を
取ることが可能となるから、反射損失によるＣ／Ｎの劣
化も起きない。
回路を共振回路の出力側に接続したため、該インピーダ
ンス変成回路を調整して、出力インピーダンスＺOUT の
値を５０Ωとし、かつ、多層基材内の配線の全部あるい
は、一部の特性インピーダンスＺO を５０Ω以外の値に
することができる。従って、多層基材の配線幅を自由自
在に、所望の値に変えられ、かつインピ−ダンス整合を
取ることが可能となるから、反射損失によるＣ／Ｎの劣
化も起きない。
【００１４】
【発明の実施の形態】図１は、本発明の電圧制御発振器
（ＶＣＯ）の回路構成の一例を示すものである。この回
路構成は、共振回路ｘ，負性抵抗回路ｙ及び緩衝回路ｚ
のほか、出力端子の直前段に、本発明の要部に係るイン
ピーダンス変成回路Ｍが配置されてなる。
（ＶＣＯ）の回路構成の一例を示すものである。この回
路構成は、共振回路ｘ，負性抵抗回路ｙ及び緩衝回路ｚ
のほか、出力端子の直前段に、本発明の要部に係るイン
ピーダンス変成回路Ｍが配置されてなる。
【００１５】ここで、この共振回路ｘと負性抵抗回路ｙ
は、発振用トランジスタＴｒ、各種コンデンサＣ、各種
抵抗Ｒ、共振器Ｌ、周波数可変用の可変容量ダイオード
Ｄ等で構成されている。また共振器ＲＥＳは厚膜又は薄
膜ＬＣ素子や水晶、誘電体共振器、弾性表面波素子等が
用いられる。そしてこの回路のコントロール端子に制御
電圧を印加すると、該制御電圧の大きさに対応した周波
数で発振し、コンデンサＣ0 を介して緩衝回路ｚへ出力
信号が送り出されることとなる。尚、回路によっては結
合コンデンサＣ0 を除く場合もある。
は、発振用トランジスタＴｒ、各種コンデンサＣ、各種
抵抗Ｒ、共振器Ｌ、周波数可変用の可変容量ダイオード
Ｄ等で構成されている。また共振器ＲＥＳは厚膜又は薄
膜ＬＣ素子や水晶、誘電体共振器、弾性表面波素子等が
用いられる。そしてこの回路のコントロール端子に制御
電圧を印加すると、該制御電圧の大きさに対応した周波
数で発振し、コンデンサＣ0 を介して緩衝回路ｚへ出力
信号が送り出されることとなる。尚、回路によっては結
合コンデンサＣ0 を除く場合もある。
【００１６】この緩衝回路ｚは、バッファアンプＡＰに
より構成され、インピーダンス変成回路Ｍへ出力信号を
送り出す。尚、この緩衝回路ｚは負荷変動によって発振
周波数が変動するのを防止するものであるから、必須な
ものではない。
より構成され、インピーダンス変成回路Ｍへ出力信号を
送り出す。尚、この緩衝回路ｚは負荷変動によって発振
周波数が変動するのを防止するものであるから、必須な
ものではない。
【００１７】このインピーダンス変成回路Ｍとしては、
図１で示すＬＣの並列回路のほかに、ＲＣの並列回路、
トランス等によって構成され、その各要素のＬ，Ｃ，Ｒ
等を選定することにより、出力インピーダンスＺout を
５０Ωに、インピーダンス変成回路の入力インピーダン
スＺinを、図中でインピーダンス変成回路より左の回路
において、望む配線幅の特性インピーダンスＺO と等し
くなるようにすれば良い。
図１で示すＬＣの並列回路のほかに、ＲＣの並列回路、
トランス等によって構成され、その各要素のＬ，Ｃ，Ｒ
等を選定することにより、出力インピーダンスＺout を
５０Ωに、インピーダンス変成回路の入力インピーダン
スＺinを、図中でインピーダンス変成回路より左の回路
において、望む配線幅の特性インピーダンスＺO と等し
くなるようにすれば良い。
【００１８】このインピーダンス変成回路Ｍは、具体的
には、図２，３で示すマイクロストリップ線路１０，２
０をあらかじめ誘電体薄膜３上に形成することにより構
成され、これを他の薄膜に積層することによって、図
７，８で示す多層基材２に組み込まれる。
には、図２，３で示すマイクロストリップ線路１０，２
０をあらかじめ誘電体薄膜３上に形成することにより構
成され、これを他の薄膜に積層することによって、図
７，８で示す多層基材２に組み込まれる。
【００１９】ここで、図２は、ミアンダ線路１１によ
り、インダクタンスＬを形成すると共に、扇状のコンデ
ンサ電極１２を分岐してなるマイクロストリップ線路１
０からなる集中定数型のインピーダンス変成回路Ｍを示
し、ミアンダ線路１１を電圧制御発振器（ＶＣＯ）の内
部回路と接続すると共に、図８で示すように誘電体薄膜
３の厚みにより絶縁部を形成して、コンデンサ電極１２
と、他の導電路側に形成されたコンデンサ電極１３間で
コンデンサーＣを構成するようにしている。図６はこの
等価回路を示すものである。かかる構成にあっては、
Ｌ，Ｃを設定することにより、任意のインピーダンスを
生成することが可能となる。この場合にＬ，Ｃと、出力
端子又はアース端子との接続関係は、図１と図６とを比
較して解るように、逆配列としても良い。
り、インダクタンスＬを形成すると共に、扇状のコンデ
ンサ電極１２を分岐してなるマイクロストリップ線路１
０からなる集中定数型のインピーダンス変成回路Ｍを示
し、ミアンダ線路１１を電圧制御発振器（ＶＣＯ）の内
部回路と接続すると共に、図８で示すように誘電体薄膜
３の厚みにより絶縁部を形成して、コンデンサ電極１２
と、他の導電路側に形成されたコンデンサ電極１３間で
コンデンサーＣを構成するようにしている。図６はこの
等価回路を示すものである。かかる構成にあっては、
Ｌ，Ｃを設定することにより、任意のインピーダンスを
生成することが可能となる。この場合にＬ，Ｃと、出力
端子又はアース端子との接続関係は、図１と図６とを比
較して解るように、逆配列としても良い。
【００２０】この構成にあって、電圧制御発振器（ＶＣ
Ｏ）の内部回路側から、５０Ω以外のインピーダンスか
らなる出力が発生する場合には、上述のＬ，Ｃをあらか
じめ設定することにより、該インピーダンス変成回路Ｍ
の出力側を５０Ωの出力インピーダンスＺ0UT とするこ
とができる。
Ｏ）の内部回路側から、５０Ω以外のインピーダンスか
らなる出力が発生する場合には、上述のＬ，Ｃをあらか
じめ設定することにより、該インピーダンス変成回路Ｍ
の出力側を５０Ωの出力インピーダンスＺ0UT とするこ
とができる。
【００２１】また、図３は、電圧制御発振器（ＶＣＯ）
の内部回路と接続する直線状の主導電路２１に、直交状
に開放スタブ２２を延出して構成した分布定数型のマイ
クロストリップ線路２０からなるインピーダンス変成回
路Ｍを示し、図中Ｌ1 とＬ2の長さを設定することによ
り、インピーダンスを随意に生成できる。このため、出
力側のインピーダンスＺ0UT が５０Ωとなるように、調
整可能となる。
の内部回路と接続する直線状の主導電路２１に、直交状
に開放スタブ２２を延出して構成した分布定数型のマイ
クロストリップ線路２０からなるインピーダンス変成回
路Ｍを示し、図中Ｌ1 とＬ2の長さを設定することによ
り、インピーダンスを随意に生成できる。このため、出
力側のインピーダンスＺ0UT が５０Ωとなるように、調
整可能となる。
【００２２】上述の図２，３の構成にあっては、誘電体
薄膜３上にスクリーン印刷等で、ストリップ線路１０，
２０を形成するだけでインピーダンス変成回路Ｍを構成
し得るから、多層基材２への組み付けが容易となる。そ
のほか、インピーダンス変成回路Ｍとしては、ディスク
リート部品のコイル、コンデンサを用いたり、トランス
を用いる等種々の構成が採用され得る。
薄膜３上にスクリーン印刷等で、ストリップ線路１０，
２０を形成するだけでインピーダンス変成回路Ｍを構成
し得るから、多層基材２への組み付けが容易となる。そ
のほか、インピーダンス変成回路Ｍとしては、ディスク
リート部品のコイル、コンデンサを用いたり、トランス
を用いる等種々の構成が採用され得る。
【００２３】図４，図５にそれぞれ分布定数型マイクロ
ストリップ線路で形成したインピーダンス変成回路の例
の他の形態を示した。図４のインピーダンス変成回路
は、所望の入出力インピーダンスＺin，Ｚout に対し、
Ｚinと特性インピーダンスが等しくなるように、線幅Ｗ
1 を設定した入力線路３１と、同様に、Ｚout と特性イ
ンピーダンスが等しい線幅Ｗ2 に設定した出力線路３２
及びその間に直列に挿入した、特性インピーダンスが等
しい線幅Ｗ3 を設定し、かつ長さλｇ／４の分布定数線
路３３からなる、マイクロストリップ線路３０ａで構成
されている。また、図５は入出力線路３１，３２の間に
テーパ状をなす所要長さの分布線路３３’を直列に挿入
したマイクロストリップ線路３０ｂで構成したものであ
る。
ストリップ線路で形成したインピーダンス変成回路の例
の他の形態を示した。図４のインピーダンス変成回路
は、所望の入出力インピーダンスＺin，Ｚout に対し、
Ｚinと特性インピーダンスが等しくなるように、線幅Ｗ
1 を設定した入力線路３１と、同様に、Ｚout と特性イ
ンピーダンスが等しい線幅Ｗ2 に設定した出力線路３２
及びその間に直列に挿入した、特性インピーダンスが等
しい線幅Ｗ3 を設定し、かつ長さλｇ／４の分布定数線
路３３からなる、マイクロストリップ線路３０ａで構成
されている。また、図５は入出力線路３１，３２の間に
テーパ状をなす所要長さの分布線路３３’を直列に挿入
したマイクロストリップ線路３０ｂで構成したものであ
る。
【００２４】かかるマイクロストリップ線路１０，２
０，３０ａ，３０ｂ等を形成された誘電体薄膜３をセラ
ミックス多層基材２に積層して、電圧制御発振器（ＶＣ
Ｏ）を、モジュール化するには、図７，８で示すよう
に、所要の薄膜の表面に、ストリップ線路からなる共振
器Ｌや各種コンデンサ，コイル及び所要の配線を構成し
得る導電パターンを形成し、前記誘電体薄膜３を他の薄
膜と共に積層して、同時焼成することにより、セラミッ
クス多層基材２を構成する。そして、その表面に、トラ
ンジスタ，ダイオード等のディスクリート部品を実装し
たプリント基板５を積層して、電圧制御発振器１ａを構
成する。
０，３０ａ，３０ｂ等を形成された誘電体薄膜３をセラ
ミックス多層基材２に積層して、電圧制御発振器（ＶＣ
Ｏ）を、モジュール化するには、図７，８で示すよう
に、所要の薄膜の表面に、ストリップ線路からなる共振
器Ｌや各種コンデンサ，コイル及び所要の配線を構成し
得る導電パターンを形成し、前記誘電体薄膜３を他の薄
膜と共に積層して、同時焼成することにより、セラミッ
クス多層基材２を構成する。そして、その表面に、トラ
ンジスタ，ダイオード等のディスクリート部品を実装し
たプリント基板５を積層して、電圧制御発振器１ａを構
成する。
【００２５】ここで図７，８で示すように、セラミック
ス多層基材２の最上部にマイクロストリップ線路１０が
形成された誘電体薄膜３を配置した場合には、直下層に
形成したアース電路７と、緩衝回路ｚの出力端８とに接
続する。また前記コンデンサＣは、誘電体薄膜３を介し
て、コンデンサ電極１２，１３間に形成される。尚、誘
電体薄膜３は、セラミックス多層基材２の中間層に配設
しても良い。
ス多層基材２の最上部にマイクロストリップ線路１０が
形成された誘電体薄膜３を配置した場合には、直下層に
形成したアース電路７と、緩衝回路ｚの出力端８とに接
続する。また前記コンデンサＣは、誘電体薄膜３を介し
て、コンデンサ電極１２，１３間に形成される。尚、誘
電体薄膜３は、セラミックス多層基材２の中間層に配設
しても良い。
【００２６】而して、誘電体薄膜３が積層されてなるセ
ラミックス多層基材２を同時焼成し、さらにその上にデ
ィスクリート部品を実装することによって、電圧制御発
振器が一体的に形成される。尚、このセラミックス多層
基材２は、上下の表層のみ二次的にメタライズして、導
電パターンを形成するようにしても良い。また、このほ
か、プラスチックスセラミックス多層基材２を用いても
良い。そして、このセラミックス多層基材２上に、トラ
ンジスタ、ダイオード、チップコンデンサ、チップ抵抗
等のディスクリート部品が実装されることとなる。さら
には、共振器Ｌも、内側の薄膜層上でストリップライン
により構成しないで、上述のディスクリート部品と同様
に、同軸共振器，誘電体共振器等を表面実装することに
より、回路に組み込むようにしても良い。
ラミックス多層基材２を同時焼成し、さらにその上にデ
ィスクリート部品を実装することによって、電圧制御発
振器が一体的に形成される。尚、このセラミックス多層
基材２は、上下の表層のみ二次的にメタライズして、導
電パターンを形成するようにしても良い。また、このほ
か、プラスチックスセラミックス多層基材２を用いても
良い。そして、このセラミックス多層基材２上に、トラ
ンジスタ、ダイオード、チップコンデンサ、チップ抵抗
等のディスクリート部品が実装されることとなる。さら
には、共振器Ｌも、内側の薄膜層上でストリップライン
により構成しないで、上述のディスクリート部品と同様
に、同軸共振器，誘電体共振器等を表面実装することに
より、回路に組み込むようにしても良い。
【００２７】かかる構成にあっては、出力端子の直前段
に、所要のインピーダンスに変換するインピーダンス変
成回路を接続したため、上述したように、該インピーダ
ンス変成回路Ｍを調整して、出力インピーダンスＺ0 の
値が５０Ωの出力を生じるようにすることができ、かか
る調整により、セラミックス多層基材２内の配線の全部
あるいは、一部の特性インピーダンスを５０Ω以外の値
となっても、支障はない。
に、所要のインピーダンスに変換するインピーダンス変
成回路を接続したため、上述したように、該インピーダ
ンス変成回路Ｍを調整して、出力インピーダンスＺ0 の
値が５０Ωの出力を生じるようにすることができ、かか
る調整により、セラミックス多層基材２内の配線の全部
あるいは、一部の特性インピーダンスを５０Ω以外の値
となっても、支障はない。
【００２８】例えば、図６に示すように、インピーダン
ス変成回路Ｍの前段の、緩衝回路ｚで、Ｚ0 ＝３０Ωと
なった場合にあっても、インピーダンス変成回路Ｍによ
るインピーダンス調整により、出力端子からインピーダ
ンスＺout ＝５０Ωの出力を生じさせることができ、こ
のため、インピーダンス変成回路Ｍの前段でＺ0 ＝３０
Ωが可能となり、図１２にあって、Ｍ6 ：４００μｍ，
Ｍ5 ：２５０μｍ，Ｍ4 ：１００μｍとなり、Ｍ4 〜Ｍ
6 のすべての層で、１００μｍ以上の充分な線幅とする
ことができる。従って、同時焼成した場合にも、各配線
の切断がなく、インピーダンス整合をとっても、所要の
配線が可能となる。
ス変成回路Ｍの前段の、緩衝回路ｚで、Ｚ0 ＝３０Ωと
なった場合にあっても、インピーダンス変成回路Ｍによ
るインピーダンス調整により、出力端子からインピーダ
ンスＺout ＝５０Ωの出力を生じさせることができ、こ
のため、インピーダンス変成回路Ｍの前段でＺ0 ＝３０
Ωが可能となり、図１２にあって、Ｍ6 ：４００μｍ，
Ｍ5 ：２５０μｍ，Ｍ4 ：１００μｍとなり、Ｍ4 〜Ｍ
6 のすべての層で、１００μｍ以上の充分な線幅とする
ことができる。従って、同時焼成した場合にも、各配線
の切断がなく、インピーダンス整合をとっても、所要の
配線が可能となる。
【００２９】従って、インピーダンス変成回路Ｍを入れ
ることにより、セラミックス多層基材２の配線幅を自由
自在に、所望の値に変えられ、かつインピーダンス整合
を取ることが可能となるから、反射損失によるＣ／Ｎの
劣化も起きない。
ることにより、セラミックス多層基材２の配線幅を自由
自在に、所望の値に変えられ、かつインピーダンス整合
を取ることが可能となるから、反射損失によるＣ／Ｎの
劣化も起きない。
【００３０】上述の構成にあっては、セラミックス多層
基材２により電圧制御発振器１ａを一体的に形成したも
のであるが、図９で示すように、プリント基板Ｐ上に、
共振回路ｘ，負性抵抗回路ｙ及び緩衝回路ｚ等と、本発
明に係るインピーダンス変成回路Ｍとを担持して、その
緩衝回路ｚの出力側に、インピーダンス変成回路Ｍを接
続することにより、図１の回路を備える電圧制御発振器
１ｂを構成でき、これによりプリント基板Ｐを介して一
体的に組み付けて構成される。この場合に、インピーダ
ンス変成回路Ｍを単一の基板上にマイクロストリップ線
路１０，２０を形成することにより構成し、該基板をプ
リント基板Ｐに実装するようにしても良い。
基材２により電圧制御発振器１ａを一体的に形成したも
のであるが、図９で示すように、プリント基板Ｐ上に、
共振回路ｘ，負性抵抗回路ｙ及び緩衝回路ｚ等と、本発
明に係るインピーダンス変成回路Ｍとを担持して、その
緩衝回路ｚの出力側に、インピーダンス変成回路Ｍを接
続することにより、図１の回路を備える電圧制御発振器
１ｂを構成でき、これによりプリント基板Ｐを介して一
体的に組み付けて構成される。この場合に、インピーダ
ンス変成回路Ｍを単一の基板上にマイクロストリップ線
路１０，２０を形成することにより構成し、該基板をプ
リント基板Ｐに実装するようにしても良い。
【００３１】また、図１０で示すように、インピーダン
ス変成回路Ｍを、直接又はマイクロストリップ線路１
０，２０を形成した基板を実装することにより、プリン
ト基板Ｐ上に設け、かつ該プリント基板Ｐ上に共振回路
ｘ，負性抵抗回路ｙ及び緩衝回路ｚを備える多層基材４
０を設け、その緩衝回路ｚの出力側に、プリント基板Ｐ
上の導電路を介して前記インピーダンス変成回路Ｍを接
続することにより、プリント基板Ｐを介して一体的に組
み付けて電圧制御発振器１ｃを構成するようにしても良
い。
ス変成回路Ｍを、直接又はマイクロストリップ線路１
０，２０を形成した基板を実装することにより、プリン
ト基板Ｐ上に設け、かつ該プリント基板Ｐ上に共振回路
ｘ，負性抵抗回路ｙ及び緩衝回路ｚを備える多層基材４
０を設け、その緩衝回路ｚの出力側に、プリント基板Ｐ
上の導電路を介して前記インピーダンス変成回路Ｍを接
続することにより、プリント基板Ｐを介して一体的に組
み付けて電圧制御発振器１ｃを構成するようにしても良
い。
【００３２】さらには、上述の各構成にあって、インピ
ーダンス整合回路Ｍを含む、電圧制御発振器回路を構成
するインダクタ、キャパシタ、抵抗等の受動素子、ある
いは、それらの合成である分布定数素子等の一部、又
は、全部を前記プリント基板の内部に埋設するか、ある
いは、プリント基板上に薄膜パターンとして担持するよ
うにしても良い。
ーダンス整合回路Ｍを含む、電圧制御発振器回路を構成
するインダクタ、キャパシタ、抵抗等の受動素子、ある
いは、それらの合成である分布定数素子等の一部、又
は、全部を前記プリント基板の内部に埋設するか、ある
いは、プリント基板上に薄膜パターンとして担持するよ
うにしても良い。
【００３３】そしてさらに、上述の実施例は、インピー
ダンス変成回路Ｍを、出力端子の直前段に配置する構成
を示したが、インピーダンス変成回路Ｍを、共振回路の
出力端に接続するようにした回路構成としても良く、イ
ンピーダンス変成回路Ｍを、電圧制御発振器を構成する
発振用あるいは、緩衝回路用の能動素子の前後、あるい
は前後いずれか一方に配置するようにした回路構成とし
ても良い。
ダンス変成回路Ｍを、出力端子の直前段に配置する構成
を示したが、インピーダンス変成回路Ｍを、共振回路の
出力端に接続するようにした回路構成としても良く、イ
ンピーダンス変成回路Ｍを、電圧制御発振器を構成する
発振用あるいは、緩衝回路用の能動素子の前後、あるい
は前後いずれか一方に配置するようにした回路構成とし
ても良い。
【００３４】
【発明の効果】本発明は、かかる構成にあって、インピ
ーダンス変成回路Ｍを出力端子の直前段に配設したた
め、該インピーダンス変成回路Ｍを調整して、出力イン
ピーダンスＺout の値が５０Ωにし、かつ多層基材２内
の配線の全部あるいは、一部の特性インピーダンスを５
０Ω以外の値にすることができる。従って、セラミック
ス多層基材２の配線幅を自由自在に、所望の値に変えら
れ、かつインピ−ダンス整合を取ることが可能となるか
ら、反射損失によるＣ／Ｎの劣化も起きない。さらに
は、この電圧制御発振器をセラミックス多層基材２で構
成したり、又はプリント基板Ｐを介して一体化したもの
であるから、取り扱いが容易で、後発的に電気的接続等
を行なう必要がない等の優れた効果がある。
ーダンス変成回路Ｍを出力端子の直前段に配設したた
め、該インピーダンス変成回路Ｍを調整して、出力イン
ピーダンスＺout の値が５０Ωにし、かつ多層基材２内
の配線の全部あるいは、一部の特性インピーダンスを５
０Ω以外の値にすることができる。従って、セラミック
ス多層基材２の配線幅を自由自在に、所望の値に変えら
れ、かつインピ−ダンス整合を取ることが可能となるか
ら、反射損失によるＣ／Ｎの劣化も起きない。さらに
は、この電圧制御発振器をセラミックス多層基材２で構
成したり、又はプリント基板Ｐを介して一体化したもの
であるから、取り扱いが容易で、後発的に電気的接続等
を行なう必要がない等の優れた効果がある。
【図１】本発明の電圧制御発振器（電圧制御発振器（Ｖ
ＣＯ））の回路構成の一例を示す回路図である。
ＣＯ））の回路構成の一例を示す回路図である。
【図２】マイクロストリップ線路１０により構成したイ
ンピーダンス変成回路Ｍの平面図である。
ンピーダンス変成回路Ｍの平面図である。
【図３】マイクロストリップ線路２０により構成したイ
ンピーダンス変成回路Ｍの平面図である。
ンピーダンス変成回路Ｍの平面図である。
【図４】マイクロストリップ線路３０ａにより構成した
インピーダンス変成回路Ｍの平面図である。
インピーダンス変成回路Ｍの平面図である。
【図５】マイクロストリップ線路３０ｂにより構成した
インピーダンス変成回路Ｍの平面図である。
インピーダンス変成回路Ｍの平面図である。
【図６】インピーダンス変成回路Ｍの等価回路図であ
る。
る。
【図７】インピーダンス変成回路Ｍを備えたセラミック
ス多層基材２の平面図である。
ス多層基材２の平面図である。
【図８】電圧制御発振器１ａの縦断側面図であり、プリ
ント基板５を分離して示す。
ント基板５を分離して示す。
【図９】他の構成の電圧制御発振器１ｂの縦断側面図で
ある。
ある。
【図１０】さらに他の構成の電圧制御発振器１ｃの縦断
側面図である。
側面図である。
【図１１】従来構成の電圧制御発振器の回路構成の一例
を示す回路図である。
を示す回路図である。
【図１２】セラミックス多層基材２の構成と、配線幅と
の関係を示す縦断側面図である。
の関係を示す縦断側面図である。
１ａ，１ｂ，１ｃ 電圧制御発振器 ２ 多層基材 ３ 誘電体薄膜 １０，２０，３０ａ，３０ｂ マイクロストリップ線路 ｘ 共振回路 ｚ 緩衝回路 Ｍ インピーダンス変成回路 Ｐ プリント基板
Claims (8)
- 【請求項１】共振回路を備えた電圧制御発振器におい
て、該発振器からの出力インピーダンスを所要値に設定
するためのインピーダンス変成回路を備えると共に、単
層基材あるいは多層基材と、その基材に実装した回路部
品によりインピーダンス変成回路と共振回路等を一体的
に組み付けて構成したことを特徴とする電圧制御発振
器。 - 【請求項２】インピーダンス変成回路を薄膜上に形成
し、該薄膜を含む多層基材によりインピーダンス変成回
路と共振回路等を一体的に組み付けて構成したことを特
徴とする請求項１記載の電圧制御発振器。 - 【請求項３】共振回路を備えた電圧制御発振器におい
て、該発振器からの出力インピーダンスを所要値に設定
するためのインピーダンス変成回路を備えると共に、プ
リント基板上にインピーダンス変成回路及び共振回路等
を担持して、共振回路の出力側にインピーダンス変成回
路を接続することにより、プリント基板を介して一体的
に組み付けて構成したことを特徴とする電圧制御発振
器。 - 【請求項４】インピーダンス変成回路をプリント基板上
に担持し、かつ該プリント基板上に共振回路を備える多
層基材を担持して、共振回路の出力側にインピーダンス
変成回路を接続することにより、プリント基板を介して
一体的に組み付けて構成したことを特徴とする請求項３
記載の電圧制御発振器。 - 【請求項５】出力端子の直前段に、所要のインピーダン
スに変換するインピーダンス変成回路が配置された回路
構成を備える請求項１乃至請求項４記載の電圧制御発振
器。 - 【請求項６】共振回路の出力端に、所要のインピーダン
スに変換するインピーダンス変成回路を接続するように
した回路構成を備える請求項１乃至請求項４記載の電圧
制御発振器。 - 【請求項７】電圧制御発振器を構成する発振用あるい
は、緩衝回路用の能動素子の前後、あるいは前後いずれ
か一方に、所要の入出力インピーダンスに変換するイン
ピーダンス変成回路が配置された回路構成を備える請求
項１乃至請求項４記載の電圧制御発振器。 - 【請求項８】前記インピーダンス整合回路を含む、電圧
制御発振器回路を構成する受動素子、すなわちインダク
タ、キャパシタ、抵抗、あるいは、それらの合成である
分布定数素子等の一部、又は、全部を前記プリント基板
の内部に埋設しているか、あるいは、プリント基板上に
薄膜パターンとして担持している請求項１乃至請求項４
記載の電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9605296A JPH09260944A (ja) | 1996-03-25 | 1996-03-25 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9605296A JPH09260944A (ja) | 1996-03-25 | 1996-03-25 | 電圧制御発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09260944A true JPH09260944A (ja) | 1997-10-03 |
Family
ID=14154697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9605296A Pending JPH09260944A (ja) | 1996-03-25 | 1996-03-25 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09260944A (ja) |
-
1996
- 1996-03-25 JP JP9605296A patent/JPH09260944A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1992012548A1 (fr) | Dispositif pour radiofrequence | |
| JP2001338838A (ja) | 複合機能電子部品、その製造方法、及びこの複合機能電子部品を備えた電圧制御発振器 | |
| JPH1051234A (ja) | 電圧制御発振器およびその調整方法 | |
| JP2002111226A (ja) | 複合多層基板およびそれを用いたモジュール | |
| US6992540B2 (en) | Two-port isolator and communication device | |
| JP2003197426A (ja) | インダクタンス素子を含む複合電子部品 | |
| US7142067B2 (en) | Voltage-controlled oscillator, composite module, and communication apparatus | |
| US7109811B2 (en) | Voltage controlled oscillator, composite module, and communication apparatus | |
| JP3402369B2 (ja) | 発振器モジュール | |
| JPH08316731A (ja) | 電圧制御発振器 | |
| JPH06112710A (ja) | 高周波回路基板 | |
| EP0877437A1 (en) | Strip-line resonator and variable resonator | |
| US6960964B2 (en) | Oscillator | |
| US6144263A (en) | Voltage-controlled oscillator and method for adjusting frequency shift amount thereof | |
| JP3100036B2 (ja) | 多層基板を用いたｖｃｏ等の高周波回路 | |
| US20050110588A1 (en) | Oscillator | |
| KR100563892B1 (ko) | 듀얼 밴드용 이동 통신 단말기의 전압 제어 발진기 | |
| JPH0936603A (ja) | アンテナスイッチ | |
| JPH08330187A (ja) | 複合電子部品 | |
| JPH10190311A (ja) | 誘電体フィルタ | |
| JPH06268441A (ja) | 電圧制御高周波発振器 | |
| KR100537740B1 (ko) | 유전체기판 적층형 전압제어발진기 | |
| JPH06152240A (ja) | 電圧制御型発振器 | |
| JPS6033723A (ja) | チュ−ナ装置 | |
| JP2002100948A (ja) | 誘電体フィルタ |