JPH09264924A - Ｉｃ検査装置 - Google Patents

Abstract

(57)【要約】 【課題】ＩＣ検査装置内コンパレータの入力における被
測定ＩＣ出力信号波形を直接観測する。 【解決手段】被測定ＩＣ２の入力信号を出力するドライ
バと被測定ＩＣ２の出力信号を判定するコンパレータと
を有するピンエレクトロニクス部が、被測定ＩＣ２の各
ピンに対応して備えられたＩＣ検査装置１において、各
ピンエレクトロニクス部１０が、コンパレータ１０２の
直前で被測定ＩＣ２の出力信号をハイ・インピーダンス
で取り込み信号波形の観測信号として出力する波形観測
手段１０３を有している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＩＣ検査装置に関
し、特にハンドリング装置を連結可能なＩＣ検査装置に
関する。

【０００２】

【従来の技術】従来、この種のＩＣ検査装置は、ＩＣ，
ＬＳＩなどの電気的特性／ファンクションを測定／検査
するため、技術評価用または量産用の設備として広く用
いられている。また、このＩＣ検査装置は、量産用のハ
ンドリング装置，高低温測定用のハンドリング装置と共
に使用されることが多い。この場合、被測定ＩＣのテス
トプログラムは、まず、技術者により設計され、一般に
は、ハンドリング装置を連結しない状態のＩＣ検査装置
でデバッグおよび評価され、そのＩＣ検査装置用のテス
トプログラムとなる。その後、ハンドリング装置を連結
した状態でテストプログラムを再評価し、ハンドリング
装置連結用のテストプログラムを作成している。これ
は、ＩＣ検査装置にハンドリング装置を連結することに
よりトラブルが発生したとき、ＩＣ検査装置および被測
定ＩＣの各部信号波形を確認し、テストプログラムを作
成するためである。

【０００３】このとき、テストプログラム作成者は、Ｉ
Ｃ検査装置にハンドリング装置を連結しない状態と連結
した状態とにおける被測定ＩＣの入出力信号波形の変化
をオシロスコープなどの波形測定装置で比較観測する必
要がある。

【０００４】しかし、ＩＣ検査装置にハンドリング装置
を連結すると、ＩＣ検査装置の測定部がハンドリング装
置により覆われる形になるため、オシロスコープのプロ
ーブにより波形を直接観測することが出来ない。また、
ハンドリング装置を連結しない場合でも、被測定ＩＣピ
ンにおける被測定ＩＣ出力信号波形がＩＣ検査装置内の
コンパレータからの反射により乱れているとき、コンパ
レータの入力において被測定ＩＣ出力信号波形を直接観
測しコンパレータの入力インピーダンスを整合する必要
があったが出来なかった。このため、従来は、間接的に
観測することが行われている。

【０００５】たとえば、図３は、特開昭６３−１８２５
８４号公報に記載されているＩＣ検査装置の構成を示す
ブロック図である。図３を参照すると、このＩＣ検査装
置は、各測定ピンに対応したピンエレクトロニクス部１
０，波形観測制御部１１，処理制御部１２，メモリ１３
などを備え、被測定ＩＣ２に接続されている。

【０００６】各ピンエレクトロニクス部１０は、ドライ
バ１０１，コンパレータ１０２とを備えている。ドライ
バ１０１は被測定ＩＣ２の入力信号を出力し、コンパレ
ータ１０２は被測定ＩＣ２の出力信号を判定する。各ピ
ンエレクトロニクス部１０は、ドライバ１０１，コンパ
レータ１０２以外の素子をも含み、測定ピン数だけ設け
られる。

【０００７】波形観測制御部１１は、処理制御部１２の
制御下で同期動作し、コンパレータ１０２に対しストロ
ーブ信号および比較値を送出する。ストローブ信号の各
送出タイミング毎に、コンパレータ１０２の出力信号で
ある比較結果信号とそのストローブ信号タイミングとを
対応させたビットマップをメモリ１３に書き込む。

【０００８】処理制御部１２は、ＩＣ検査装置の処理制
御部であり、テストプログラムによって被測定ＩＣ２の
電気的特性テストおよびファンクションテストなどを実
行するための各種制御，解析処理などを行う。

【０００９】メモリ１３は、波形データを示すビットマ
ップを記憶するメモリである。ファンクションテスト時
には、ＰＡＳＳ／ＦＡＩＬのビットマップを記憶する。

【００１０】次に、この従来のＩＣ検査装置の波形観測
動作について図３を参照し説明する。まず、テストプロ
グラムに従ってファンクションテストが実行され、被測
定ＩＣ２のピンからの出力信号がコンパレータ１０２に
入力されているとする。波形観測制御部１１は、処理制
御部１２の制御下で同期動作し、コンパレータ１０２に
対しストローブ信号および比較値を送出する。このと
き、ストローブ信号タイミングを単位時間づつ順次ずら
しながら、ストローブ信号を連続的に送出する。また、
一連のストローブ信号の最終タイミングを送出する度
に、比較値の電圧を単位量づつ順次増大させる。コンパ
レータ１０２は、被測定ＩＣ２のピンからの出力信号と
比較値との電圧を比較し、被測定ＩＣ２のピンからの出
力信号が比較値の電圧以上であるか否かに従って、比較
結果信号として“１”または“０”を出力する。同時
に、波形観測制御部１１は、各ストローブ信号タイミン
グにおける比較結果信号をメモリ１３上のビットマップ
に書き込む。

【００１１】その後、このビットマップは、処理制御部
１２の制御により、必要に応じて処理され、出力手段で
あるディスプレイ１４またはプリンタ１５に出力され
る。図４は、このビットマップ例を示す波形図であり、
比較値電圧／ストローブ信号タイミングを縦軸／横軸と
し、被測定ＩＣ２のピンからの出力信号が比較値電圧以
上であることを示す比較結果信号“１”を“Ｐ”と表示
している。すなわち、コンパレータ１０２に入力された
被測定ＩＣ２からの出力信号波形が、これら“Ｐ”領域
の上部境界線から間接的に得られる。

【００１２】

【発明が解決しようとする課題】この従来のＩＣ検査装
置は、間接的な方法により、被測定ＩＣ２からの出力信
号波形をコンパレータの入力時点で波形観測できる。し
かし、ＩＣ検査装置にハンドリング装置を連結しない状
態と連結した状態とにおける入出力信号波形の変化を比
較観測するとき、特に各測定ピンについて順次に比較観
測するとき、各測定ピン毎に波形観測用のテストプログ
ラムを修正する必要があり、その比較観測に多大な工数
を要するという問題がある。

【００１３】また、ＩＣ検査装置にハンドリング装置を
連結しない場合でも、被測定ＩＣピンにおける被測定Ｉ
Ｃ出力信号波形がＩＣ検査装置内のコンパレータからの
反射により乱れているとき、コンパレータの入力におい
て被測定ＩＣ出力信号波形を直接観測しコンパレータの
入力インピーダンスを整合する必要があったが出来なか
った。

【００１４】したがって、本発明の目的は、上記技術課
題の少なくとも１つを解決するため、ＩＣ検査装置内コ
ンパレータの入力における被測定ＩＣ出力信号波形を直
接観測することにある。

【００１５】

【課題を解決するための手段】そのため、本発明は、被
測定ＩＣの入力信号を出力するドライバと前記被測定Ｉ
Ｃの出力信号を判定するコンパレータとを有するピンエ
レクトロニクス部が、前記被測定ＩＣの各ピンに対応し
て備えられたＩＣ検査装置において、前記各ピンエレク
トロニクス部が、前記コンパレータの直前で前記被測定
ＩＣの出力信号をハイ・インピーダンスで取り込み信号
波形の観測信号として出力する波形観測手段を有してい
る。

【００１６】また、前記波形観測手段が、高抵抗素子を
有している。更には、前記波形観測手段が、前記高抵抗
素子に直列接続され且つ波形観測時にのみ導通するスイ
ッチ手段を有している。

【００１７】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。

【００１８】図１は、本発明のＩＣ検査装置の実施形態
１を示す部分ブロック図である。図１を参照すると、本
実施形態のＩＣ検査装置１は、各測定ピンに対応したピ
ンエレクトロニクス部１０などを備え、被測定ＩＣ２に
接続されている。これらの各ピンエレクトロニクス部１
０は、ドライバ１０１，コンパレータ１０２，波形観測
手段１０３とを備えている。また、各ピンエレクトロニ
クス部１０は、ドライバ１０１，コンパレータ１０２，
波形観測手段１０３以外の素子をも含み、測定ピン数だ
け設けられている。

【００１９】ドライバ１０１は被測定ＩＣ２の入力信号
を出力し、コンパレータ１０２は被測定ＩＣ２の出力信
号を判定する。

【００２０】波形観測手段１０３は、高抵抗素子Ｒから
なり、コンパレータ１０２の直前で被測定ＩＣ２の出力
信号をハイ・インピーダンスで取り込み信号波形の観測
信号として出力する。

【００２１】次に、本実施形態のＩＣ検査装置１におけ
るテストプログラム作成について図１を参照し説明す
る。まず、従来のＩＣ検査装置１と同じく、被測定ＩＣ
のテストプログラムは、技術者により設計され、ハンド
リング装置を連結しない状態のＩＣ検査装置１でデバッ
グおよび評価され、そのＩＣ検査装置１用のテストプロ
グラムとなる。その後、ＩＣ検査装置にハンドリング装
置を連結することによりトラブルが発生したとき、ＩＣ
検査装置および被測定ＩＣの各部信号波形を確認し、テ
ストプログラムを作成する。

【００２２】このとき、ＩＣ検査装置１にハンドリング
装置を連結すると、ＩＣ検査装置１の測定部がハンドリ
ング装置により覆われる形になるが、各測定ピンに対応
したピンエレクトロニクス部１０が波形観測手段１０３
を備えているため、波形観測手段１０３が出力する観測
信号をオシロスコープなどの波形測定装置で直接観測す
ることにより、テストプログラム作成者は、ＩＣ検査装
置１にハンドリング装置を連結しない状態と連結した状
態とにおける入出力信号波形の変化を比較観測すること
ができる。また、ハンドリング装置を連結しない場合で
も、被測定ＩＣピンにおける被測定ＩＣ出力信号波形が
ＩＣ検査装置内のコンパレータからの反射により乱れて
いるとき、コンパレータの入力において被測定ＩＣ出力
信号波形を直接観測しコンパレータの入力インピーダン
スを整合することができる。

【００２３】図２は、本発明のＩＣ検査装置の実施形態
２を示す部分ブロック図である。図２を参照すると、本
実施形態のＩＣ検査装置１は、図１に示した実施形態１
のＩＣ検査装置１と同じく、各測定ピンに対応したピン
エレクトロニクス部１０などを備え、被測定ＩＣ２に接
続されている。これらの各ピンエレクトロニクス部１０
は、ドライバ１０１，コンパレータ１０２，波形観測手
段１０３とを備えている。図１に示した実施形態１のＩ
Ｃ検査装置１と相違する点は、波形観測手段１０３のみ
であり、他のブロックについて重複説明を省略する。

【００２４】本実施形態のＩＣ検査装置１における波形
観測手段１０３は、高抵抗素子Ｒと、この高抵抗素子Ｒ
に直列接続され且つ波形観測時にのみ導通するスイッチ
手段Ｓとを有し、コンパレータ１０２の直前で被測定Ｉ
Ｃ２の出力信号をハイ・インピーダンスで取り込み信号
波形の観測信号として出力する。

【００２５】スイッチ手段Ｓは、たとえばリレー素子な
どからなり、波形観測時以外の被測定ＩＣ２の電気的特
性テストおよびファンクションテストのとき、コンパレ
ータ１０２の入力と接続されない。

【００２６】本実施形態のＩＣ検査装置１により、波形
観測手段１０３が出力する観測信号をオシロスコープな
どの波形測定装置で直接観測することにより、ＩＣ検査
装置１にハンドリング装置を連結しない状態と連結した
状態とにおける入出力信号波形の変化を比較観測できる
と共に、被測定ＩＣ２の電気的特性テストおよびファン
クションテストが、波形観測手段１０３の影響を全く受
けず、実行される。

【００２７】

【発明の効果】以上説明したように、本発明によるＩＣ
検査装置は、ピンエレクトロニクス部のコンパレータの
直前で被測定ＩＣの出力信号をハイ・インピーダンスで
取り込み信号波形の観測信号として出力する波形観測手
段を有しているため、ハンドリング装置を連結しない状
態と連結した状態とにおける被測定ＩＣの出力信号波形
の変化をオシロスコープなどの波形測定装置で直接に比
較観測できる。

【００２８】また、特に各測定ピンについて順次に、ハ
ンドリング装置を連結しない状態と連結した状態とにお
ける入出力信号波形の変化を比較観測するとき、各測定
ピン毎に波形観測用のテストプログラムを修正する必要
がなく、その比較観測に要する工数を著しく削減できる
などの効果がある。

【図面の簡単な説明】

【図１】本発明のＩＣ検査装置の実施形態１を示す部分
ブロック図である。

【図２】本発明のＩＣ検査装置の実施形態２を示す部分
ブロック図である。

【図３】従来のＩＣ検査装置の構成を示すブロック図で
ある。

【図４】図３のＩＣ検査装置により出力されたビットマ
ップ例を示す波形図である。

【符号の説明】

１ ＩＣ検査装置 ２ 被測定ＩＣ １０ ピンエレクトロニクス部 １１ 波形観測制御部 １２ 処理制御部 １３ メモリ １４ ディスプレイ １５ プリンタ １０１ ドライバ，ピンドライバ １０２ コンパレータ １０３ 波形観測手段 Ｒ 高抵抗素子 Ｓ スイッチ手段

Claims (3)

【特許請求の範囲】
1. 【請求項１】 被測定ＩＣへの入力信号を出力するドラ
   イバと前記被測定ＩＣの出力信号を判定するコンパレー
   タとを有するピンエレクトロニクス部が、前記被測定Ｉ
   Ｃの各ピンに対応して備えられたＩＣ検査装置におい
   て、前記各ピンエレクトロニクス部が、前記コンパレー
   タの直前で前記被測定ＩＣの出力信号をハイ・インピー
   ダンスで取り込み信号波形の観測信号として出力する波
   形観測手段を有することを特徴とするＩＣ検査装置。
2. 【請求項２】 前記波形観測手段が、高抵抗素子を有す
   る、請求項１記載のＩＣ検査装置。
3. 【請求項３】 前記波形観測手段が、前記高抵抗素子に
   直列接続され且つ波形観測時にのみ導通するスイッチ手
   段を有する、請求項１または２記載のＩＣ検査装置。