JPH09265108A

JPH09265108A - 薄膜半導体装置

Info

Publication number: JPH09265108A
Application number: JP7258096A
Authority: JP
Inventors: Yoshiki Ishizuka; 芳樹石塚; Yasuto Kawahisa; 慶人川久
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-03-27
Filing date: 1996-03-27
Publication date: 1997-10-07

Abstract

(57)【要約】【課題】大面積基板に低温で結晶性の制御性に優れた
ポリシリコン膜を形成することを可能とする薄膜半導体
装置を提供することを目的とする。【解決手段】下地基板と、この下地基板上に形成さ
れ、キャリアの伝導を担う多結晶質半導体層とを具備
し、前記下地基板の表面には、凹部及び／又は凸部から
なる結晶核形成源が設けられていることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜半導体装置、特
にスイッチング素子として薄膜トランジスタおよび薄膜
ダイオードを用いた液晶表示装置に関する。

【０００２】

【従来の技術】アクティブマトリックス型液晶表示装置
（以下、単に液晶表示装置という）は、薄型・軽量であ
り、低電圧駆動が可能で、更にカラー化も容易である等
の特徴を有しているため、近年、パーソナルコンピュー
タ、ワードプロセッサ等の表示装置として広範に利用さ
れている。

【０００３】このような液晶表示装置において、画素部
のスイッチング素子としては、薄膜トランジスタ（ＴＦ
Ｔ）および薄膜ダイオード（ＴＦＤ）が広く用いられて
いる。ＴＦＴの構造としては、ＭＯＳ（ＭＩＳ）電界効
果トランジスタが広く用いられている。またＴＦＤ構造
としては、ＭＩＭ、ＭＩＳあるいはＰＩＮダイオードが
一般に用いられている。

【０００４】これらスイッチング素子をキャリア走行層
（活性層）の材料から分類すると、大別して、アモルフ
ァスシリコンを用いたものと、ポリシリコンを用いたも
のとに分類できる。ポリシリコンは、アモルファスシリ
コンと比較して移動度が１０から１００倍程度大きいと
いう特徴があり、スイッチング素子の材料として優れて
いる。

【０００５】また、ポリシリコンＴＦＴは、近年、その
移動度のスピード故に周辺駆動回路の構成素子としても
用いられるようになり、その結果、画素部のＴＦＴ（あ
るいはＴＦＤ）と周辺駆動回路のＴＦＴとを同一基板上
に形成する、いわゆる画素部・駆動回路部一体型の液晶
表示装置の研究・開発が精力的に行われている。

【０００６】液晶表示装置を製造する際、その基板とし
ては、石英およびガラスが用いられる。アモルファスシ
リコンを用いた場合は、ガラス基板が使用可能であった
が、ポリシリコンを用いたＴＦＴおよびＴＦＤの製造に
関しては、ポリシリコンの形成が６００℃以上の高温プ
ロセスを必要としていたため、ガラス基板からの不純物
拡散およびガラスの温度変化に対するシュリンク等の問
題から石英が用いられるのみであった。

【０００７】しかし、コスト面から捉えた場合、ガラス
基板（例えばＣｏｒｎｉｎｇ＃７０５９）の優位性は
顕著であり、従って、ポリシリコン膜の低温形成（例え
ば４５０℃以下、望ましくは３５０℃以下）が望まれて
いる。

【０００８】ポリシリコン膜の低温形成手段として、近
年、エキシマ・レーザー・アニール（ＥＬＡ）法が注目
を集めている。ＥＬＡ法では、ＸｅＣｌおよびＸｅＦ等
のエキシマ・レーザーの光をライン状あるいはスポット
状に集光して、アモルファスシリコン膜に照射すること
により、低温でポリシリコン化を実現している。しか
し、ビーム形状に依存して、ビームの中心部と端部、お
よびビームスキャンした場合のビームの継ぎ目で特性の
不均一性が生じるといった問題が存在しており、結晶性
の制御性に欠けるという問題があった。

【０００９】

【発明が解決しようとする課題】以上述べてきたよう
に、ポリシリコン膜をガラス基板上に形成するためには
低温化プロセスが必要となるが、現在広く用いられてい
るＥＬＡ法では、必ずしも満足する特性のポリシリコン
膜が得られるわけではない。従って、本発明の目的は、
大面積基板に低温で結晶性の制御性に優れたポリシリコ
ン膜を形成することを可能とする薄膜半導体装置を提供
することにある。

【００１０】

【課題を解決するための手段】上記課題を解決するた
め、本発明（請求項１）は、下地基板と、この下地基板
上に形成され、キャリアの伝導を担う多結晶質半導体層
とを具備し、前記下地基板の表面には、凹部及び／又は
凸部からなる結晶核形成源が設けられていることを特徴
とする薄膜半導体装置を提供する。

【００１１】本発明（請求項２）は、上記薄膜半導体装
置（請求項１）において、前記多結晶質半導体層に薄膜
トランジスタのチャンネル領域が形成され、このチャン
ネル領域のソース側の多結晶質半導体のグレインサイズ
が、ドレイン側のグレインサイズよりも大きいことを特
徴とする。

【００１２】本発明（請求項３）は、上記薄膜半導体装
置（請求項２）において、前記結晶核形成源間の距離が
飛来粒子の拡散距離よりも大きく、前記チャンネル領域
に接する下地基板表面の結晶核形成源の存在密度が、ド
レイン側よりもソース側の方が大きいことを特徴とす
る。

【００１３】本発明（請求項４）は、上記薄膜半導体装
置（請求項２）において、前記結晶核形成源間の距離が
飛来粒子の拡散距離よりも小さく、前記チャンネル領域
に接する下地基板表面の結晶核形成源の存在密度は、ソ
−ス側よりもドレイン側の方が大きいことを特徴とす
る。

【００１４】本発明の薄膜半導体装置は、多結晶半導体
層が形成される下地基板の表面には、凹部及び／又は凸
部からなる結晶核形成源が設けられていることを特徴と
する。下地基板上に多結晶半導体、例えばポリシリコン
を形成する際には、この結晶核形成源を核として核が成
長し、グレインサイズの大きいポリシリコンを成膜する
ことが出来る。その結果、高い電界効果移動度のポリシ
リコンを得ることが出来る。

【００１５】結晶核形成源は、次のような方法により形
成することが出来る。（１）プラズマ処理プラズマとしては、アルゴンプラズマが好ましい。この
プラズマ処理により、下地基板表面に多数の凹部を形成
することが出来、投入パワ−密度を制御することによ
り、プラズマ内のイオン密度を制御することが出来、そ
の結果、凹部の存在密度を制御することが出来る。

【００１６】好ましいプラズマ処理の条件は、下記の通
りである。パワ−：１０〜１００ｍＷ／ｃｍ³ 圧力：０．３〜０．８Ｔｏｒｒ．処理時間：１０秒〜５分（２）イオン注入イオン注入により、下地基板表面に多数の凸部を形成す
ることが出来る。注入されるイオンとしては、素子特性
に影響を与えないシリコンが望ましい。あるいは、ド−
パント不純物にはならない炭素、ゲルマニウム等を用い
ることも可能である。

【００１７】好ましいイオン注入の条件は、下記の通り
である。加速電圧：３０〜１００ＫｅＶド−ズ量：１０¹²〜１０¹⁷ｃｍ^-2 なお、ド−ズ量は、形成しようとする核密度に依存す
る。

【００１８】（３）ウエットエッチング下地基板をウエットエッチングすることにより、下地基
板表面に多数の凹部を形成することが出来る。エッチン
グ液としては、ガラス基板に対しては希弗酸、ＫＯＨ等
を用いることが出来る。

【００１９】（４）ガラスビ−ズブラストガラス微粒子を空気圧で噴射し、下地基板表面に衝突さ
せることにより、下地基板表面に多数の凹部を形成する
ことが出来る。その条件は、下記に示す通りである。

【００２０】（５）デポジション真空蒸着等により、Ｓｉ、ＳｉＯ_X 等、その上に形成さ
れる膜に不純物として影響を及ぼさない材料をを下地基
板表面に、例えば１０〜５０オングストロ−ムという極
めて薄い膜厚で堆積することにより、下地基板表面に多
数の凸部を形成することが出来る。なお、ここでの膜厚
は平均膜厚に換算した値で、実際にはアイランド状にな
る。

【００２１】以上挙げた方法により、下地基板表面に結
晶核形成源を形成することが出来る。この場合、このよ
うに結晶核形成源が形成された下地基板上に多結晶半導
体を成膜すると、結晶核形成源から結晶が成長するが、
この場合のグレインサイズは、結晶核形成源自体の大き
さよりも、結晶核形成源間の距離により大きく影響され
る。好ましいグレインサイズは、飛来粒子の拡散距離と
同程度である。

【００２２】なお、良好な素子特性を得るためには、チ
ャンネル領域のソース側の多結晶質半導体のグレインサ
イズが、ドレイン側のグレインサイズよりも大きいこと
が好ましい。このようなグレインサイズの分布を得るた
めの結晶核形成源の存在密度は、結晶核形成源間の距離
が飛来粒子の拡散距離よりも大きいか、又は小さいかに
より異なる。

【００２３】例えば、結晶核形成源間の距離が飛来粒子
の拡散距離よりも大きい場合には、下地基板表面の結晶
核形成源の存在密度を、ドレイン側よりもソース側の方
を大きくすることにより、上述のグレインサイズの分布
を得ることが出来る。

【００２４】逆に、結晶核形成源間の距離が飛来粒子の
拡散距離よりも小さい場合には、チャンネル領域に接す
る下地基板表面の結晶核形成源の存在密度を、ソ−ス側
よりもドレイン側の方をが大きくすることにより、上述
のグレインサイズの分布を得ることが出来る。

【００２５】図１は、基板上に堆積した膜の固相成長に
よる結晶化の様子を示す特性図である。この図の横軸は
熱処理時間、縦軸は結晶化率をとり、種々の温度におけ
る結晶化率の経時変化を示している。図１から、結晶成
長の段階は、結晶核の生成過程（潜伏期間）と、その核
を起点とした結晶成長過程とに大別され得ることがわか
る。そして、結晶核生成過程が全体を律速しており、一
度核が形成されてしまえば、その後の結晶成長は比較的
容易になされることがわかる。この現象は、基板上に直
接結晶薄膜を成長する場合にもあてはまり、結晶核の形
成が結晶薄膜形成のポイントとなる。

【００２６】核形成を考えると、下地基板が結晶質の場
合には、下地の周期ポテンシャルに従って、吸着原子が
配されるため、比較的容易に核形成がなされるが、コス
ト等からみて、下地基板としてはガラスを考慮しなくて
はならない。その場合、下地基板に周期ポテンシャルは
存在しないため、核成長のきっかけを作る必要が生じ
る。

【００２７】そこで本発明においては、下地基板自体の
改質により核成長を促進させる手段を提供する。核生成
においては、等方的な２次元平面上に何らかの特異点を
形成することにより、そこでのポテンシャル変調によっ
て核形成のきっかけが得られる。ここでの特異点とは、
基板上の凹点あるいは凸点である。

【００２８】ここでポリシリコンＴＦＴを考えると、ポ
リシリコン層にチャンネル領域が京成される。チャンネ
ル領域（サイズ：数μｍ×数μｍ）に多数の上記特異点
を設けると、多数のグレインが成長し、個々のグレイン
・サイズは小さくなる。一般に、グレイン・サイズと移
動度との間には正の相関が存在するため、この場合、理
想的な特性（結晶シリコンに近い特性）からは逸脱し、
アモルファスシリコンＴＦＴを若干改善した程度とな
る。一方、チャンネル領域に存在する特異点を少なくす
ることで、グレインの数を減らし、グレイン・サイズの
拡大が実現され、これに伴いＴＦＴ特性の向上を図るこ
とが出来る。

【００２９】以上のように、本発明によると、画素部の
スイッチング素子としてポリシリコンを用いたＴＦＴあ
るいはあるいはＴＦＤを備えた液晶表示装置において、
低価格のガラス基板上へ低温でポリシリコンを形成する
ことを可能とし、それによって特性の向上を可能とした
装置の供給が可能となる。

【００３０】

【発明の実施の形態】以下、図面を参照して、本発明の
実施例について説明する。実施例１本実施例は、液晶表示装置の画素スイッチング素子部お
よび駆動回路部に、ポリシリコンをチャンネル部として
用いたＴＦＴを採用した例を示す。図２は、本実施例に
係る液晶表示装置の全体の概略図を示す。図２におい
て、参照符号１は、画素表示部、２はＸドライバ−、３
はＹドライバ−をそれぞれ示す。画素表示部には、複数
のＴＦＴ４がマトリックス状に配置され、そのソ−スま
たはドレインは信号線５に、ゲ−ト電極はゲ−ト線６
に、それぞれ接続されている。なお、参照符号７，８は
それぞれ補助容量、液晶部容量を示す。

【００３１】図３は、画素スイッチング部に用いられる
ＴＦＴの断面図を示す。図３において、表面にＳｉＯ_x
膜（図示せず）をコートした基板１１上には、ポリシリ
コンからなるチャンネル部１２が設けられ、その両側に
ソ−ス領域１３ａ及びドレイン領域１３ｂが形成されて
いる。チャンネル部１２の上にはゲ−ト絶縁膜１４が形
成され、更にその上にゲ−ト電極１５が設けられて、こ
れらによりＴＦＴが構成されている。なお、図中、参照
符号１６は層間絶縁膜、１７はソ−ス電極、１８はドレ
イン電極をそれぞれ示す。

【００３２】駆動回路部のＴＦＴは、低消費電力をねら
ってＣＭＯＳ構成となっており、画素スイッチング素子
部のＴＦＴは、ｎ−ＭＯＳとなっている。ここでは移動
度の観点から、ｎ−ＭＯＳ構成とした場合を示している
が、リーク電流低減等の目的でｐ−ＭＯＳが用いてもよ
い。いずれの場合においても、基本構成は同様であり、
ソース・ドレインのドーパントの導電型およびゲート・
バイアスの極性が異なるのみである。

【００３３】また、駆動回路部のＴＦＴと画素スイッチ
ング部のＴＦＴは、ポリシリコンからなるチャンネル部
については同様のことが言えるため、本実施例では、画
素スイッチング部にコポラナ型ｎ−ＭＯＳＴＦＴを用
いた場合について説明する。

【００３４】チャンネル部のポリシリコン層は、下地基
板上に直接形成されることになる。下地基板としては、
ガラス基板（例えば、Ｃｏｒｎｉｎｇ＃７０５９）の
表面にＳｉＯ_x をコートした基板を用いている。下地基
板の凹凸加工は、例えばマクロ的な凹凸加工は、ガラス
ビーズ・ブラストあるいは希フッ酸等を用いたウェット
・エッチングによって行うことが出来る。また、ミクロ
な意味での凹凸加工は、アルゴン・プラズマ処理あるい
はシリコン等のイオン注入によって行うことが出来る。
本実施例では、希弗酸を用いたウエットエッチング、に
より、凹凸処理を行った。その処理条件は、次の通りで
ある。

【００３５】すなわち、２％希釈弗酸溶液を用意し、そ
の中に５分間ことでウエットエッチングを行った。この
ように表面が凹凸加工された下地基板と凹凸加工されな
いフラット下地基板とを用意し、それらの表面に、原料
ガスとしてＳｉＦ₄ ，ＳｉＨ₄ 、及びＨ₂を用いたプラ
ズマＣＶＤ法により、基板温度３００℃の条件下で成膜
を行うと、凹凸加工された下地基板上にはポリシリコン
膜が、一方、フラット下地基板上にはアモルファスシリ
コン膜が形成されることがわかった。

【００３６】これらの膜の評価は、Ｘ線回折法、ラマン
分光法、断面ＴＥＭ観察等によりなされた。このように
して得たポリシリコン膜をチャンネル部として用いて図
３に示すようなＴＦＴを形成し、そのドレイン電流（Ｉ
_DS）−ゲート電圧（Ｖ_GS）特性を測定した。その結果を
図４に示す。図４において、曲線ａは、下地基板に多数
の凹凸部を設けた場合の特性を、曲線ｂはフラットな下
地基板を用いた場合の特性をそれぞれ示す。

【００３７】曲線ａと曲線ｂの比較から、ＯＮ電流およ
びサブ・スレショルド領域における（ｄＩ_DS／ｄＶ_GS）
の傾きは、下地基板に多数の凹凸部を設けた場合のほう
が大きいいことがわかある。また、電界効果移動度（μ
_FE）を求めると、下地基板に多数の凹凸部を設けた場合
で５３ｃｍ² ／Ｖｓ、フラットな下地基板を用いた場合
で１．４ｃｍ² ／Ｖｓの値が得られ、下地基板に凹凸部
を設けた場合のほうがはるかに高い値が得られた。

【００３８】実施例２本実施例では、下地基板の凹部の数（密度）に着目し
て、凹部の数（密度）を変化させた場合の移動度を測定
した結果を示す。凹部の密度の制御は、例えばアルゴン
・プラズマによる加工の場合には、投入パワー密度の制
御によるプラズマ内イオン密度の制御によってなされ
る。ここでは、投入パワー密度の調節により、１μｍ²
の領域に存在する凹部の数として、（Ａ）約１０個、
（Ｂ）約１００個、（Ｃ）約１０００個の３種類の下地
基板について調べた。なお、この凹部の密度の観察は、
原子力間顕微鏡を用いて行った。

【００３９】実施例１と同様の方法で上記３種類の下地
基板上にポリシリコン膜を形成し、平面ＴＥＭによるグ
レインサイズの観察を行い、大きいグレイン５個の平均
サイズを調べたところ、（Ａ）が１．２μｍ、（Ｂ）が
０．３３μｍ、（Ｃ）が０．０９μｍであった。このよ
うに、凹部の密度が小さいほど、グレインサイズが大き
くなることがわかる。

【００４０】これらのポリシリコン膜をチャンネル部と
して用いてＴＦＴを形成し、そこでの電界効果移動度を
求めたところ、（Ａ）が１２０ｃｍ² ／Ｖｓ、（Ｂ）が
６９ｃｍ² ／Ｖｓ、（Ｃ）が３２ｃｍ² ／Ｖｓであっ
た。この結果から、グレン・サイズが大きいほど高移動
度の膜が得られることがわかった。移動度が大きいほど
大きな値のＯＮ電流密度が得られるため、ＴＦＴサイズ
を小さくすることが可能となり、その結果、画素電極の
スイッチング素子として用いた場合、ＴＦＴサイズが小
さいことにより、画素の高精細化が可能となる。

【００４１】実施例３本実施例では、凹部（あるいは凸部）の位置（ソース・
ドレインに対する位置）に着目し、凹部をソース・ドレ
イン間の中心よりソース側へ配した場合のＴＦＴの特性
を調べた。

【００４２】すなわち、図５は、１つの凹部２１をソー
ス領域１３ａとドレイン領域１３ｂとの間の中心よりソ
ース領域１３ａの側へ配置した場合のＴＦＴの構造、お
よびグレインのサイズの様子を示す模式図である。グレ
インサイズは、ソ−ス側において大きく成長しているこ
とがわかる。

【００４３】ｎ−チャンネルＭＯＳの下でソース・ドレ
イン間での電位分布を考えると、ドレイン端付近では逆
バイアス状態となるため、そこでの電界強度が大きくな
る。一般に、半導体中の電気伝導は、電流密度をＪとす
ると、Ｊは下記式により与えられる。

【００４４】Ｊ＝ｎｑμＥ但し、ｎ：キャリア密度ｑ：電子の電荷 μ：移動度Ｅ：電界強度ドリフト速度（＝μＥ）は電界強度に比例するため、移
動度が小さくても、電界強度が大きければ、ドリフト速
度を稼げることになる。したがって、ソース・ドレイン
間での電気伝導を考えた場合、電界強度の小さい領域が
大きく影響することになり、そこでの移動度を大きくす
ることがポイントとなる。

【００４５】ソース・ドレインの中心よりドレイン側に
凹部を設けた場合、得られたポリ・シリコン膜のグレイ
ン・サイズに空間分布が生じ、ドレイン近傍領域の方が
ソース近傍領域と比較してそのグレイン・サイズが大き
くなる。一方、ソース側に凹部を設けた場合、ソース近
傍領域のグレイン・サイズがドレイン近傍領域のそれと
比較して大きくなる。それは、凹部を起点として結晶成
長が始まるが、結晶成長に際しての臨界距離が存在する
ため、凹部からある距離を越えると、グレイン・サイズ
が小さくなる結果である。

【００４６】それぞれの場合において、ソース・ドレイ
ン間全体に渡っての電界効果移動度の平均を調べたとこ
ろ、ドレイン側に凹部を設けた場合には１３０ｃｍ² ／
Ｖｓであり、一方、ソース側に凹部を設けた場合には１
５０ｃｍ² ／Ｖｓの電界効果移動度が得られた。このよ
うに、電界分布不均一性から、グレイン・サイズの不均
一性に伴って移動度の差異が現れることがわかった。

【００４７】本実施例では、ＴＦＴのチャンネル領域内
に１つの凹部を設けた場合について記載したが、多数の
凹部が存在しても同様のことがいえる。つまり、ドレイ
ン側の凹部存在密度を高くするか、あるいは、ソース側
の凹部存在密度を高くするかによって、１つの凹部をど
こに設けるかに対する議論と同様の議論がなされる。従
って、ソース側の凹部存在密度を小さくすることによっ
て、ソース近傍領域のグレイン・サイズが相対的に大き
くなり、高移動度が実現される。

【００４８】ここで、ソース・ドレインのグレイン・サ
イズと電界効果移動の関係を下記表１に示す。この場
合、下地基板表面に設ける凹部の密度を調節することに
よって、大きい方のグレイン・サイズを１．２μｍ、小
さい方のグレイン・サイズを０．９μｍとした。グレイ
ン・サイズは、次の４条件とした。

【００４９】（１）チャンネル領域全体を大きいグレイ
ン・サイズにする、（２）ソース側を大きいグレン・サ
イズに、ドレイン側を小さいグレイン・サイズにする、
（３）ソース側を小さいグレイン・サイズに、ドレイン
側を大きいグレイン・サイズにする、（４）チャンネル
領域全体を小さいグレイン・サイズにする。

【００５０】表１ソース・ドレイン領域でのグレイン・サイズと電界効果移動度の関係グレイン・サイズ条件電界効果移動度（ｃｍ² ／Ｖｓ）（１）１２２（２）１１９（３）８９（４）８５上記表１に示す結果から、ソース側のグレイン・サイズ
がチャンネル全体の電界効果移動度に強く影響を与え、
それが大きい場合に電界効果移動度が大きくなることが
わかる。実際、ドレイン側グレイン・サイズを０．９μ
ｍ一定としてソース側グレイン・サイズを変化させたと
き（曲線ｃ）、また、ソース側グレイン・サイズを一定
としてドレイン側グレイン・サイズを変化させたとき
（曲線ｄ）の電界効果移動度の変化を図６に示す。

【００５１】ここで、オン状態のみを考えた場合にはチ
ャンネル領域全体を一様に大きなグレインとすれば良い
ことになるが、オフ状態を考えると、ドレイン側グレイ
ン・サイズは必ずしも大きくない方が良い。つまり、ド
レイン側の結晶性が良好な場合には、例えば光励起等に
よるリーク電流が増加してしまう。このような理由によ
り、ドレイン側グレイン・サイズを大きくするよりも、
ソース側グレイン・サイズを大きくすることのほうが、
望ましいトランジスタ特性を得ることが出来ることがわ
かる。

【００５２】本実施例により、ソース側のグレイン・サ
イズを大きくするために、ソース側あるいはドレイン側
のどちらかの凹部密度を大きくすることが有効であるか
は凹部の密度に依存することがわかる。これは基板上へ
の飛来粒子の拡散距離（λ）と相関を有することにな
る。凹部間距離がλよりも大きい場合には、凹部密度が
大きい方が望ましく、また逆に、凹部間距離がλよりも
小さい場合には、凹部密度が小さい方が望ましい。つま
り、凹部が１つだけ存在する例の場合は前者に対応し、
多数の凹部が存在する例の場合には後者に対応すること
になる。この理由は、凹部間距離がλよりも大きい場合
には、グレイン・サイズは結晶成長の臨界距離によって
律速されることになり、一方、凹部間距離がλよりも小
さい場合には、グレイン・サイズが結晶成長のぶつかり
により律速されることによる。

【００５３】実施例４本実施例は、液晶表示装置の画素スイッチング素子部に
ダイオードを用いた場合を示す。ここではその１例とし
て、ｐ／ｉ／ｎダイオードのｂａｃｋ−ｔｏ−ｂａｃｋ
接合を考える。素子構成の概要を図７に示す。

【００５４】図７においては、基板３０上に、ｐ層３
１、ｉ層３２、ｎ層３３が順次形成されてｐ／ｉ／ｎダ
イオード４０が構成されている。なお、参照符号３４、
３５、３６は、それぞれ層間絶縁膜、電極、ＩＴＯ膜を
それぞれ示す。

【００５５】ここで、スイッチング速度はＷ／２Ｖｓで
与えられる。Ｗはｉ層の膜厚であり、Ｖｓはキャリアの
走行速度である。一般には、製造の容易さから、アモル
ファスシリコンを用いたｐ／ｉ／ｎダイオードの形成が
行われているが、Ｖｓの制約から、十分なスイッチング
特性が得られていなかった。従って、ここでもポリシリ
コンからなるｐ／ｉ／ｎダイオードが望まれるが、ＴＦ
Ｔと同様の理由により製造上の制約がある。そこで、ｐ
／ｉ／ｎダイオードにおいても、結晶成長のための特異
点（例えば凹部）を基板上に設けることが必要となる。

【００５６】次に、基板表面の凹部の形成状態につい
て、いくつかに分類して調べた結果を記す。条件は次の
通りである。（条件１）凹部を設けない場合（条件２）基板上に一様に多数の凹部を設けた場合（条件３）ダイオード形成領域のみに限定して多数（条
件２と同程度の密度）の凹部を設けた場合（条件４）条件３と同様の領域に少数の凹部を設けた場
合実施例１と同様の方法で膜形成を行った場合、条件１で
はアモルファス相が形成されたのみであった。条件２で
はポリシリコン化が確認されたが、ｉ層領域のグレイン
・サイズは実施例２と同様の評価法によれば、断面ＴＥ
Ｍ観察により０．４２μｍであることがわかった。実施
例３では、ｉ層のグレイン・サイズは０．５７μｍ、実
施例４では１．１μｍであった。

【００５７】このグレイン・サイズの差異の原因は、こ
れまでの実施例で示してきた通りであり、またこのサイ
ズによって移動度も変化している。即ち、条件１では
０．９ｃｍ² ／Ｖｓ、条件２では３０ｃｍ² ／Ｖｓ、条
件３では６５ｃｍ² ／Ｖｓ、条件４では１０５ｃｍ² ／
Ｖｓであった。先に示したＶｓは、Ｖｓ＝μＥ（但しμ
は移動度、Ｅは電界強度）で与えられるため、移動度に
反比例してスイッチング特性は劣化することになる。

【００５８】また、ダイオード領域に設ける凹部の密度
に関しては、実施例３の場合と同様、飛来粒子の拡散距
離との関係により決まることになる。従って、凹部間距
離が飛来粒子の拡散距離と同程度であることが望まし
い。それは、グレイン成長のぶつかり合いによる障害に
ならずに、且つ結晶成長の臨界距離を越えないグレイン
・サイズとすることが可能となるからであり、それによ
って適切なグレイン形状が得られる。

【００５９】

【発明の効果】以上詳述したように、本発明によると、
下地基板の表面に、凹部あるいは凸部からなる結晶核形
成源が設けられているため、大面積基板に低温で結晶性
の制御に優れたポリ・シリコン膜の形成が可能となり、
それによって良好な素子特性の薄膜半導体装置を得るこ
とができる。

【図面の簡単な説明】

【図１】基板上に堆積した膜の固相成長による結晶化の
様子を示す特性図。

【図２】実施例１に係る液晶表示装置の全体を概略的に
示す図。

【図３】図２の液晶表示装置の画素スイッチング部に用
いられるＴＦＴの構造を示す断面図。

【図４】図３に示すＴＦＴのドレイン電流（Ｉ_DS）−ゲ
ート電圧（Ｖ_GS）特性を示す特性図。

【図５】ソース側に１つの凹部を形成した場合のＴＦＴ
におけるグレインサイズを示す模式図。

【図６】ソース側グレイン・サイズを変化させた場合
（図中ｃ）と、ドレイン側グレイン・サイズを変化させ
た場合（図中ｄ）の電界効果移動度の変化を示す特性
図。

【図７】ｐ／ｉ／ｎダイオードのｂａｃｋ−ｔｏ−ｂａ
ｃｋ接合を用いたスイッチング素子の断面図。

【符号の説明】

１…画像表示部、２…Ｘドライバ、３…Ｙドライバ、４…ＴＦＴ、５…信号線６…ゲ−ト線、７…補助容量、８…液晶部容量、１１，３０…ガラス基板、１２…チャンネル領域、１３ａ…ソース領域１３ｂ…ドレイン領域、１４…ゲート絶縁膜、１５…ゲート電極、１６，３４…層間絶縁膜１７ソ−ス電極１８…ドレイン電極２１…凹部、３１…ｐ層、３２…ｉ層、３３…ｎ層３５…電極３６…ＩＴＯ膜。４０…ｐ／ｉ／ｎダイオード

Claims

【特許請求の範囲】

【請求項１】下地基板と、この下地基板上に形成さ
れ、キャリアの伝導を担う多結晶質半導体層とを具備
し、前記下地基板の表面には、凹部及び／又は凸部から
なる結晶核形成源が設けられていることを特徴とする薄
膜半導体装置。
【請求項２】前記多結晶質半導体層に薄膜トランジス
タのチャンネル領域が形成され、このチャンネル領域の
ソース側の多結晶質半導体のグレインサイズが、ドレイ
ン側のグレインサイズよりも大きいことを特徴とする請
求項１に記載の薄膜半導体装置。
【請求項３】前記結晶核形成源間の距離が飛来粒子の
拡散距離よりも大きく、前記チャンネル領域に接する下
地基板表面の結晶核形成源の存在密度が、ドレイン側よ
りもソース側の方が大きいことを特徴とする請求項２に
記載の薄膜半導体装置。
【請求項４】前記結晶核形成源間の距離が飛来粒子の
拡散距離よりも小さく、前記チャンネル領域に接する下
地基板表面の結晶核形成源の存在密度は、ソ−ス側より
もドレイン側の方が大きいことを特徴とする請求項２に
記載の薄膜半導体装置。