JPH09265736A

JPH09265736A - 情報処理装置

Info

Publication number: JPH09265736A
Application number: JP8068816A
Authority: JP
Inventors: Koki Tagami; 光喜田上; Hideki Takahashi; 秀樹高橋; Tomohisa Yoshimaru; 朝久吉丸
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-03-25
Filing date: 1996-03-25
Publication date: 1997-10-07
Also published as: US5942001A

Abstract

(57)【要約】【課題】光ディスク装置としての高密度記録の効果を
損なうことなく、またエラー訂正符号の多重化を行う場
合のように訂正に要する時間が長引くこともなく、エラ
ー訂正能力の向上が図れる。【解決手段】シフトレジスタ４２からのアドレスデー
タのうち、復調ＲＯＭ４４の符号変換規則に合致しない
アドレスデータにより２−７変調規則違反に対するエラ
ー信号を得、データの５バイトごとを１桁として、その
１桁ごとに３バイト以上のエラー信号が発生していた場
合にその桁に対するエラーフラグを出力し、１５バイト
ごとに付与されているリシンクコードが所定時間以内に
検知されるか否かを判断し、所定時間以内にリシンクコ
ードが判断できなかった場合に、１つ手前の桁からエラ
ー信号が発生している桁までのすべての桁に対するエラ
ーフラグを出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、たとえば、光ディ
スク（円盤状の情報記憶媒体）に対し、レーザ光ビーム
を照射し記録膜の屈折率の変化などを利用して情報の記
録・再生を行う光ディスク装置等の情報処理装置に関す
る。

【０００２】

【従来の技術】光ディスクから再生されたアナログ信号
は“１”と“０”という二値のディジタル信号に変換さ
れる。この操作を二値化と呼ぶ。二値化の方式にはスラ
イスレベルによる方法と再生信号を微分した信号を利用
する方法が知られている。

【０００３】二値化されたディジタル信号はＰＬＬ（Ph
ase Locked Loop ）回路に入力され、再生クロックと同
期したデータ系列が得られる。このデータ系列をチャネ
ルデータ系列と呼ぶ。

【０００４】二値化後にＰＬＬ回路を通して得られる
“１”と“０”からなる系列は、たとえば（２、７）変
調された符号系列である。（２、７）変調とはＲＬＬ
（Run Length Limited）符号の一種であり、最小ランが
“２”、最大ランが“７”であることから（２、７）変
調とよばれる。ランとは一般に同一のビット（“０”ま
たは“１”）の連続あるいは連続ビット長を意味する
が、ここでは特に断らずに“０”の連続ビット数をラン
と呼ぶことにする。

【０００５】（２、７）変調では“１”の連続はなく、
“０”の連続ビット数は“２”以上“７”以下である。
ＲＬＬ符号は最大反転間隔が有限な符号を意味する。ド
ライブ装置のユーザが記録したいデータ系列（以下にお
いてユーザデータ系列と呼ぶ）は“１”や“０”が多数
連続する場合もあり得るが、（２、７）変調を施すこと
により必ず一定期間内に“１”が発生する符号が得られ
る。

【０００６】ＰＬＬ回路は二値化後の信号（以下におい
て二値化信号とよぶ）の“０”から“１”あるいは
“１”から“０”の遷移のタイミングから位相比較を行
うので、（２、７）変調を行うことにより位相比較の間
隔は必ず一定期間内におさめることができる。チャネル
データ系列は復調器に入力され、ユーザデータ系列に逆
変換される。

【０００７】ユーザデータ系列はセクタと呼ばれる単位
で光ディスクに記録される。セクタの大きさはたとえ
ば、“５１２Ｂ”“１ＫＢ”“２ＫＢ”などである。Ｂ
はバイトを表し、ユーザデータの“８”ビットと同じで
ある。このセクタは例えば、エンボスピットで形成され
るヘッダ部分や、データ記録時にレーザ光を照射するこ
とにより記録されるユーザデータ、ＶＦＯ、セクタ番
号、同期コード、ＣＲＣコード、ＥＣＣコード等が付加
され、（２、７）変調が施され、例えばマーク間記録で
情報が記録される。

【０００８】同期コードは例えばユーザデータ“１５
Ｂ”に対して“１Ｂ”付加される特殊なデータ系列で、
この同期コードによりビットずれ等を補正し、エラー
（誤り）の伝搬を防いでいる。ＣＲＣコードは読みとっ
たユーザデータ内にエラーがあるか無いかを判別するな
どの用途に用いており、例えば“５１２Ｂ”のユーザデ
ータに対して“４Ｂ”のＣＲＣコードが付加される。

【０００９】ＥＣＣコードはエラー位置の検出およびエ
ラー訂正を行うためのコードで、例えば“５１２Ｂ”の
ユーザデータに対して“８０Ｂ”のＥＣＣコードが付加
される。セクタ番号はポインタ領域と呼ばれる部分に記
録され、例えば“５１２Ｂ”のユーザデータに対して
“４Ｂ”のセクタ番号データが付加される。ユーザデー
タはＳＣＳＩバスなどを介して、情報入力端末などから
光ディスクドライブ装置に入力される。

【００１０】ＳＣＳＩ（Small Computer System Interf
ace ）は小型のコンピュータの周辺装置インターフェー
スで、光ディスクドライブ装置、ＣＤ−ＲＯＭ、ハード
ディスク、イメージスキャナ等に使われている。得られ
たユーザデータはセクタ単位でＤＲＡＭ（Dynamic Rand
om Access Memory）などに格納される。

【００１１】ユーザデータにはインターリーブが施さ
れ、バーストエラーをランダムエラーや短いバイトエラ
ーに変換する。例えば、“１”セクタあたりのユーザデ
ータが“５１２Ｂ”のとき、ポインタ（４Ｂ）、ＣＲＣ
（４Ｂ），ＥＣＣ（８０Ｂ）を加えた“６００Ｂ”のデ
ータは（１２０×５）のマトリクス状に配置される。こ
のマトリクスは“１２０Ｂ”の列５本から成るが、各列
は“１０４Ｂ”のデータ（ユーザデータ、ポインタ、Ｃ
ＲＣのいずれか）と“１６Ｂ”のＥＣＣコードから構成
される。このＥＣＣコードは例えばＬＤＣ（Long Dista
nt Code)と呼ばれるものが用いられる。

【００１２】ＬＤＣは最小距離が長く訂正能力が高い符
号で、光ディスクの標準化案の一つとなっている。この
場合のＬＤＣは“１２０Ｂ”から成る１列でエラー検出
およびエラー訂正を行うが、消失なしの場合“８Ｂ”ま
での訂正が可能である。

【００１３】消失とは、位置は判っているが、エラーの
パターン（数値）については判らないエラーのことをい
う。

【００１４】消失が正確に検出できれば、“１２０Ｂ”
からなる一列で“１６Ｂ”までのエラー訂正が可能とな
ることは知られている。しかし、従来の技術では消失の
検出は行わず、消失なしとして一列あたり“８Ｂ”まで
の訂正を行ってきた。この方法では“１”セクタあたり
最大“４０Ｂ”までのエラー訂正しかできない。

【００１５】

【発明が解決しようとする課題】光ディスクにおいて高
密度記録を行う方法として、ピットとピットの間隔を小
さくする方法やトラックとトラックの間隔を小さくする
方法等がある。特にピットとピットの間隔を小さくする
方法を採用した場合、すなわち記録線密度を大きくした
場合には１Ｂを記録するに要する（トラックに沿った）
距離が小さくなる。

【００１６】従って、線密度の大きな光ディスクと線密
度の小さな光ディスクでは同じ大きさのディスク上の傷
や塵でもエラーのバイト数において違いが生じ、線密度
の大きな光ディスクの方がエラー訂正の面から不利が生
じる可能性がある。

【００１７】これを解決するにはいくつかの方法が考え
られる。たとえば、冗長度を高くしてエラー訂正能力を
上げる方法が考えられる。冗長度とは、セクタ全体のバ
イト数と、その中に占める冗長な（ＥＣＣなど）バイト
数との比である。この方法ではＥＣＣコードのバイト数
が増加するため、記録しなければならない情報量が増大
し、高密度記録の効果が減少する可能性がある。

【００１８】また、例えば積符号と呼ばれる複数の訂正
系列を用いてエラー訂正能力を向上させる方法も考えら
れる。積符号ではインターリーブにより縦、横という複
数の系列のそれぞれにエラー訂正符号を付加し、エラー
訂正符号の多重化を行うことでエラー訂正能力の高い符
号を構成できる。しかし、訂正に要する時間が長くな
り、情報再生時のデータ転送速度の点で問題が生じる場
合がある。

【００１９】この発明は上記の事情を考慮したもので、
その目的とするところは、高密度記録の効果を損なうこ
となく、また訂正に要する時間が長引くこともなく、エ
ラー訂正能力の向上が図れる情報処理装置を提供するこ
とにある。

【００２０】

【課題を解決するための手段】この発明の情報処理装置
は、情報記憶媒体に対し、光ビームを照射して情報の読
取りを行うものにおいて、情報記憶媒体からの反射光ビ
ームを受けて、反射光ビームに応じた再生信号を発生す
る再生信号発生手段、この再生信号発生手段から発生さ
れる再生信号を二値化する二値化手段、この二値化手段
の出力から再生用クロック信号とこの再生用クロック信
号に同期したデータ系列に変換する変換手段、この変換
手段からの所定長のデータ系列を入力アドレスとしてあ
らかじめ定められた出力データを復調結果として出力す
る復調ＲＯＭ、上記変換手段の出力としての入力アドレ
スにより符号変換規則に合致しない各バイト単位のデー
タのエラーを検知する検知手段、上記復調ＲＯＭで復調
される出力データの一部を用いて上記変換手段からのデ
ータ系列の境界を示す境界信号を出力する第１の出力手
段、この第１の出力手段からの境界信号と上記検知手段
からの検知信号によりエラー信号を出力する第２の出力
手段、上記復調ＲＯＭで復調される出力データと上記第
１の出力手段からの境界信号と基づいて復調データを出
力する第３の出力手段、この第３の出力手段から出力さ
れる復調データにより、各データおよび各エラー訂正コ
ードをバイト単位にマトリクス状に配列して記憶し、そ
の配列中に所定数のデータおよび所定数のエラー訂正コ
ードからなるインターリーブの列を複数形成する記憶手
段、この記憶手段に記憶されるデータの各桁ごとの上記
第２の出力手段により出力されるエラーの数に応じて上
記桁に対するエラーフラグを出力する第４の出力手段、
およびこの第４の出力手段で出力されるエラーフラグに
対応する各インターリーブごとのデータの内容を、それ
ぞれのインターリーブのエラー訂正コードに基づいて訂
正する訂正手段から構成される。

【００２１】この発明の情報処理装置は、情報記憶媒体
に対し、光ビームを照射して情報の読取りを行うものに
おいて、情報記憶媒体からの反射光ビームを受けて、反
射光ビームに応じた再生信号を発生する再生信号発生手
段、この再生信号発生手段から発生される再生信号を二
値化する二値化手段、この二値化手段の出力から再生用
クロック信号とこの再生用クロック信号に同期したデー
タ系列に変換する変換手段、この変換手段からの所定長
のデータ系列を入力アドレスとしてあらかじめ定められ
た出力データを復調結果として出力する復調ＲＯＭ、上
記変換手段からのデータ系列により所定データ間隔ごと
の同期コードを検知する検知手段、上記復調ＲＯＭで復
調される出力データに基づいて復調データを出力する第
１の出力手段、この第１の出力手段から出力される復調
データにより、各データおよび各エラー訂正コードをバ
イト単位にマトリクス状に配列して記憶し、その配列中
に所定数のデータおよび所定数のエラー訂正コードから
なるインターリーブの列を複数形成する記憶手段、上記
第１の出力手段からの同期コードの未検知信号が供給さ
れた際に、この同期コードの１つ前の上記記憶手段に記
憶されるデータの桁に対するエラーフラグを出力する第
２の出力手段、およびこの第２の出力手段で出力される
エラーフラグに対応する各インターリーブごとのデータ
の内容を、それぞれのインターリーブのエラー訂正コー
ドに基づいて訂正する訂正手段から構成される。

【００２２】この発明の情報処理装置は、情報記憶媒体
に対し、光ビームを照射して情報の読取りを行うものに
おいて、情報記憶媒体からの反射光ビームを受けて、反
射光ビームに応じた再生信号を発生する再生信号発生手
段、この再生信号発生手段から発生される再生信号を二
値化する二値化手段、この二値化手段の出力から再生用
クロック信号とこの再生用クロック信号に同期したデー
タ系列に変換する変換手段、この変換手段からの所定長
のデータ系列を入力アドレスとしてあらかじめ定められ
た出力データを復調結果として出力する復調ＲＯＭ、上
記変換手段からのデータ系列により所定データ間隔ごと
の同期コードを検知する第１の検知手段、上記変換手段
の出力としての入力アドレスにより符号変換規則に合致
しない各バイト単位のデータのエラーを検知する第２の
検知手段、上記復調ＲＯＭで復調される出力データの一
部を用いて上記変換手段からのデータ系列の境界を示す
境界信号を出力する第１の出力手段、この第１の出力手
段からの境界信号と上記第２の検知手段からの検知信号
によりエラー信号を出力する第２の出力手段、上記第１
の検知手段からの検知信号が供給される時間間隔によ
り、同期コードの未検知信号を出力する第３の出力手
段、上記復調ＲＯＭで復調される出力データと上記第１
の出力手段からの境界信号と基づいて復調データを出力
する第４の出力手段、この第４の出力手段から出力され
る復調データにより、各データおよび各エラー訂正コー
ドをバイト単位にマトリクス状に配列して記憶し、その
配列中に所定数のデータおよび所定数のエラー訂正コー
ドからなるインターリーブの列を複数形成する記憶手
段、この記憶手段に記憶されるデータの各桁ごとの上記
第２の出力手段により出力されるエラーの数に応じて上
記桁に対するエラーフラグを出力する第５の出力手段、
上記第３の出力手段からの同期コードの未検知信号が供
給された際に、この同期コードの１つ前の上記記憶手段
に記憶されるデータの桁に対するエラーフラグを出力す
る第５の出力手段、および上記第５、第６の出力手段で
出力されるエラーフラグに対応する各インターリーブご
とのデータの内容を、それぞれのインターリーブのエラ
ー訂正コードに基づいて訂正する訂正手段から構成され
る。

【００２３】

【発明の実施の形態】図２において、１は情報記憶媒体
であるところの光ディスクで、モータ３によって例えば
一定の速度で回転される。このモータ３は、モータ制御
回路４により制御される。光ディスク１に対する情報の
記録、再生は、光学ヘッド５によって行われる。光学ヘ
ッド５は、リニアモータ６の可動部を構成する駆動コイ
ル７に固定されており、その駆動コイル７はリニアモー
タ制御回路８に接続される。

【００２４】リニアモータ制御回路８に速度検出器９が
接続され、その速度検出器９で検出される光学ヘッド５
の速度信号がリニアモータ制御回路８に送られる。リニ
アモータ６の固定部に、図示しない永久磁石が設けられ
ており、上記駆動コイル７がリニアモータ制御回路８に
よって励磁されることにより、光学ヘッド５が光ディス
ク１の半径方向に移動される。

【００２５】光学ヘッド５には、図示しないワイヤある
いは板ばねによって支持された対物レンズ１０が設けら
れる。この対物レンズ１０は、駆動コイル１１の駆動に
よりフォーカシング方向（レンズの光軸方向）への移動
が可能で、また駆動コイル１２の駆動によりトラッキン
グ方向（レンズの光軸と直交する方向）への移動が可能
である。

【００２６】レーザ制御回路１３の駆動制御により、半
導体レーザ発振器９からレーザ光ビームが発せられる。
レーザ制御回路１３は、変調回路１４とレーザ駆動回路
１５からなり、ＰＬＬ回路１６から供給される記録用ク
ロック信号に同期して動作する。変調回路１４は、エラ
ー訂正回路３２から供給される記録データを記録に適し
た信号つまり２−７変調データに変調する。レーザ駆動
回路１５は、変調回路１４からの２−７変調データに応
じて、半導体レーザ発振器（あるいはアルゴンネオンレ
ーザ発振器）１９を駆動する。

【００２７】ＰＬＬ回路１６は、記録時、水晶発振器か
ら発せられる基本クロック信号を光ディスク１上の記録
位置に対応した周波数に分周し、これにより記録用のク
ロック信号を発生すると共に、再生時は、再生した同期
コードに対応の再生用クロック信号を発生し、さらに再
生用クロック信号の周波数異常を検知する。この周波数
異常の検知は、再生用クロック信号の周波数が、再生す
るデータの光ディスク１上の記録位置に対応した所定周
波数の範囲内にあるか否かによりなされる。また、ＰＬ
Ｌ回路１６は、ＣＰＵ３０からの制御信号とデータ再生
回路１８の２値化回路４１からの信号に応じて、記録用
あるいは再生用のクロック信号を選択的に出力する。

【００２８】半導体レーザ発振器１９から発せられるレ
ーザ光ビームは、コリメータレンズ２０、ハーフプリズ
ム２１、対物レンズ１０を介して光ディスク１上に照射
される。光ディスク１からの反射光は、対物レンズ１
０、ハーフプリズム２１、集光レンズ２２、およびシリ
ンドリカルレンズ２３を介して、光検出器２４に導かれ
る。

【００２９】光検出器２４は、４分割の光検出セル２４
ａ、２４ｂ、２４ｃ、２４ｄにからなる。このうち、光
検出セル２４ａの出力信号は、増幅器２５ａを介して加
算器２６ａの一端に供給される。光検出セル２４ｂの出
力信号は、増幅器２５ｂを介して加算器２６ｂの一端に
供給される。光検出セル２４ｃの出力信号は、増幅器２
５ｃを介して加算器２６ａの他端に供給される。光検出
セル２４ｄの出力信号は、増幅器２５ｄを介して加算器
２６ｂの他端に供給される。

【００３０】さらに、光検出セル２４ａの出力信号は、
増幅器２５ａを介して加算器２６ｃの一端に供給され
る。光検出セル２４ｂの出力信号は、増幅器２５ｂを介
して加算器２６ｄの一端に供給される。光検出セル２４
ｃの出力信号は、増幅器２５ｃを介して加算器２６ｄの
他端に供給される。光検出セル２４ｄの出力信号は、増
幅器２５ｄを介して加算器２６ｃの他端に供給される。

【００３１】加算器２６ａの出力信号は差動増幅器ＯＰ
２の反転入力端に供給され、その差動増幅器ＯＰの非反
転入力端に加算器２６ｂの出力信号が供給される。差動
増幅器ＯＰ２は、加算器２６ａ、２６ｂの両出力信号の
差に応じた、フォーカス点に関する信号を出力する。こ
の出力はフォーカシング制御回路２７に供給される。フ
ォーカシング制御回路２７の出力信号は、フォーカシン
グ駆動コイル１２に供給される。これにより、レーザ光
ビームが、光ディスク１上で常時ジャストフォーカスと
なる制御される。

【００３２】加算器２６ｃの出力信号は差動増幅器ＯＰ
１の反転入力端に供給され、その差動増幅器ＯＰ１の非
反転入力端に加算器２６ｄの出力信号が供給される。差
動増幅器ＯＰ１は、加算器２６ｃ、２６ｄの両出力信号
の差に応じたトラック差信号を出力する。この出力はト
ラッキング制御回路２８に供給される。トラッキング制
御回路２８は、差動増幅器ＯＰ１からのトラック差信号
に応じてトラック駆動信号を作成する。

【００３３】トラッキング制御回路２８から出力される
トラック駆動信号は、トラッキング方向の駆動コイル１
１に供給される。また、トラッキング制御回路２８で用
いられるトラック差信号が、リニアモータ制御回路８に
供給される。

【００３４】上記フォーカシングおよびトラッキングが
なされることで、光検出器２４の各光検出セル２４ａ，
…２４ｄの出力信号の和信号には、つまり加算器２６
ｃ、２６ｄの両出力信号の加算である加算器２６ｅの出
力信号には、トラック上に形成されたピット（記録情
報）からの反射率の変化が反映される。この信号は、デ
ータ再生回路１８に供給される。データ再生回路１８
は、ＰＬＬ回路１６からの再生用クロック信号に基づ
き、記録データを再生する。

【００３５】また、データ再生回路１８は、加算器２６
ｅの出力信号とＰＬＬ回路１６からの再生用クロック信
号とに基づいてプリフォーマットデータ内のセクタマー
クを検出すると共に、ＰＬＬ回路１６から供給される二
値化信号および再生用クロック信号に基づき、その二値
化信号からアドレス情報としてのトラック番号とセクタ
番号を再生する。

【００３６】データ再生回路１８の再生データはバス２
９を介してエラー訂正回路３２に供給される。エラー訂
正回路３２は、再生データ内のエラー訂正コード（ＥＣ
Ｃ）によりエラーを訂正したり、あるいはインターフェ
ース回路３５から供給される記録データにエラー訂正コ
ード（ＥＣＣ）を付与してメモリ２に出力する。

【００３７】このエラー訂正回路３２でエラー訂正され
る再生データはバス２９およびインターフェース回路３
５を介して外部装置としての記憶媒体制御装置３６に供
給される。記憶媒体制御装置３６から発せられる記録デ
ータは、インターフェース回路３５およびバス２９を介
してエラー訂正回路３２に供給される。

【００３８】上記トラッキング制御回路２８によって対
物レンズ１０が移動されているとき、リニアモータ制御
回路８により、対物レンズ１０が光学ヘッド５内の中心
位置近傍に位置するようリニアモータ６つまり光学ヘッ
ド５が移動される。

【００３９】Ｄ／Ａ変換器３１は、フォーカシング制御
回路２７、トラッキング制御回路２８、リニアモータ制
御回路８と光ディスク装置の全体を制御するＣＰＵ３０
との間での情報の授受に用いられる。

【００４０】モータ制御回路４、リニアモータ制御回路
８、レーザ制御回路１５、ＰＬＬ回路１６、データ再生
回路１８、フォーカシング制御回路２７、トラッキング
制御回路２８、エラー訂正回路３２等は、バス２９を介
してＣＰＵ３０によって制御される。ＣＰＵ３０は、メ
モリ２に記録されたプログラムによって所定の動作を行
う。

【００４１】ここで、光ディスク１におけるセクタフォ
ーマットの例を図３に示す。１セクタあたりのユーザデ
ータは“５１２Ｂ”の場合を示している。図中の数字は
（データ）バイト数を表す。以下の説明において、単に
バイトという場合はユーザバイト数を表し、チャネルビ
ットでは１６ビットと同じである。

【００４２】ＶＦＯ１（Variable Frequency Oscillato
r ）は、ＰＬＬの引き込みを行うための領域でチャネル
ビットで、“０１０…”の連続を“１２”バイト（チャ
ネルビットで１９２ビット）分記録したものである。

【００４３】ＡＳは、（Address Sync）の略で、どこか
らセクタアドレスが始まるかを示す“１”バイトの同期
コードであり、ＡＭ（Address Mark）とも呼ぶこともあ
る。パターンは“0100100000000100”というデータ部分
には現れない特殊なパターンが用いられる。

【００４４】ＩＤ１（Identifier）〜ＩＤ３は、“５”
バイトのアドレス情報を示した領域である。“５”バイ
トの内容はセクタアドレス（ＩＤ番号を含む）が“３”
バイト、ＣＲＣが“２”バイトである。

【００４５】セクタアドレスは、変調前すなわちユーザ
ビットで“２２”ビットであり、ＩＤ番号は“２”ユー
ザビットで合わせて“２４”ユーザビット＝“３”バイ
トである。従って、このフォーマットではセクタアドレ
スとして“４”“１９４”“３０４”個の値をとること
が可能である。

【００４６】ＩＤ番号は、例えばＩＤ１の場合は“１”
で、三回重ね書きしている内の何番目かを表す番号であ
る。“１”〜“３”の値を取りうるので“２”ビット必
要となる。

【００４７】ＣＲＣ（Cyclic Redundancy Check ）は、
セクタアドレス（ＩＤ番号含む）“３”バイトに対する
エラー（誤り）検出符号で、“２”バイトである。読み
込まれたＩＤ（“５”バイト）内のエラーの有無を検出
することができる。

【００４８】ＶＦＯ２もＶＦＯ１と同様にＰＬＬをロッ
クさせるための同一パターンが“８”バイト分記録され
ている。

【００４９】ＰＡ（Postambles）は、ポストアンブルと
呼ばれる“１”バイトまたは“６”バイトの領域で、Ｉ
Ｄ３あるいはデータ部の後ろに位置する。可変語長変調
方式である（２、７）変調符号に変調する際、語の区切
りが最後まで必ず発生するように設けた領域である。Ｇ
ＡＰ（Ｇａｐ）が無い領域で、“１６”〜“３２”チャ
ネルビットのいずれかの長さをランダムに取る。

【００５０】ＶＦＯ３もＰＬＬロック用の領域ではある
が、同一パターンの中に同期コードを挿入し、バイト境
界の同期をとることも目的とする領域である。

【００５１】ＤＳ（Data Sync ）は、ＤＭ（Data Mark
）とも呼ばれ、後に続くデータ部のためにバイト境界
の同期をとるための同期コードである。

【００５２】ＤＡＴＡ（Data field）は、データ部と呼
ばれ、ユーザデータ、リシンク（Resync）コード、エラ
ー訂正コード（ＥＣＣ；Error Correction Code ）、Ｃ
ＲＣ、ポインタ領域などで構成される。これらのデータ
は決められた順序でマトリクス状に整列され（２、７）
変調が施された後に光ディスク１に記録される。

【００５３】ＢＵＦ（Buffer）は、ディスク回転変動等
を吸収するための領域で何も記録しない。

【００５４】このように構成された情報処理装置いわゆ
る光ディスク装置において、データ再生回路１８に本発
明の要部が搭載される。この要部を図１に示す。

【００５５】図１に示すように、光ディスク再生手段で
再生される信号が二値化回路４１に供給され、そこで一
定のスレッシュホールドレベルＴＨを基準に二値化され
る。この二値化回路４１の出力信号は、上記ＰＬＬ回路
１６に供給され、光ディスク再生手段の再生用クロック
信号（チャネルクロック）に同期したデータ系列（チャ
ネルデータ）に変換される。

【００５６】ＰＬＬ回路１６の出力信号としての図４の
（ａ）に示すチャネルクロックと図４の（ｂ）、図５の
（ａ）に示すチャネルデータは８ビット構成のシフトレ
ジスタ４２とパターン検知回路４３に供給される。

【００５７】シフトレジスタ４２は、供給されるチャネ
ルデータを８ビットのパラレルデータに変換して出力す
る。この８ビットのチャネルデータは、アドレスデータ
として復調ＲＯＭ４４、およびエラーフラグ生成回路４
５に供給される。

【００５８】パターン検知回路４３は、シフトレジスタ
４２からのチャネルデータにより、同期信号であるとこ
ろの１６ビットのリシンクコード“００１００００００
０１００１００”を検知する。

【００５９】このパターン検知回路４３は、図６に示す
ように、１６ビット構成のシフトレジスタ４３ａと比較
器４３ｂから構成されている。

【００６０】シフトレジスタ４３ａには、ＰＬＬ回路１
６の出力信号としてのチャネルクロックとチャネルデー
タが供給され、１６ビットのチャネルデータを比較器４
３ｂへ出力する。比較器４３ｂはシフトレジスタ４３ａ
からの１６ビットのチャネルデータとリシンクコード
“００１０００００００１００１００”とを比較し、一
致した際に、図４の（ｃ）、図５の（ｂ）に示すリシン
ク検知信号を出力する。このリシンク検知信号は、エラ
ーフラグ生成回路４５内の第２指定手段５２に供給され
る。

【００６１】復調ＲＯＭ４４は、図４の（ｅ）、図５の
（ｄ）に示すシフトレジスタ４２からの８ビットのアド
レスデータに対応したアドレスに記憶されているデータ
を図４の（ｇ）、図５の（ｈ）に示すＲＯＭ出力データ
として出力する。このＲＯＭ出力データは、上記アドレ
スデータに対応したあらかじめ定められているたとえば
（２、７）符号変換規則に基づいて復調されるデータで
あり、チャネルビットのブロック長やデータビット長を
示すデータを含んでいる。たとえば、図７〜９に示すよ
うに、入力データをアドレスとしたＲＯＭ出力データを
出力するようになっている。

【００６２】たとえば、図９の（ａ）〜（ｇ）に示すよ
うに、アドレスデータとして「０１００＊＊＊＊」（４
０、４１、４２、４３、４４、４５、４６、４７、４
８、４９、４Ａ、４Ｂ、４Ｃ、４Ｄ、４Ｅ、４Ｆｈ）
が供給された際、「１０００００１０」（８２ｈ）がＲ
ＯＭ出力データとして出力され、アドレスデータとして
「１００１００＊＊」（９０、９１、９２、９３ｈ）
が供給された際、「０１０００００１」（４１ｈ）がＲ
ＯＭ出力データとして出力され、アドレスデータとして
「００１００１００」（２４ｈ）が供給された際、「０
０１０００００」（２０）がＲＯＭ出力データとして出
力され、アドレスデータとして「１０００＊＊＊＊」
（８０、８１、８２、８３、８４、８５、８６、８７、
８８、８９、８Ａ、８Ｂ、８Ｃ、８Ｄ、８Ｅ、８Ｆ
ｈ）が供給された際、「１１００００１０」（Ｃ２ｈ）
がＲＯＭ出力データとして出力され、アドレスデータと
して「００１０００＊＊」（２０、２１、２２、２３
ｈ）が供給された際、「０１１００００１」（６１ｈ）
がＲＯＭ出力データとして出力され、アドレスデータと
して「００００１０００」（０８ｈ）が供給された際、
「００１１０１００」（３４ｈ）がＲＯＭ出力データと
して出力され、アドレスデータとして「０００１００＊
＊」（１０、１１、１２、１３ｈ）が供給された際、
「０００００００１」（０１ｈ）がＲＯＭ出力データと
して出力される。

【００６３】このＲＯＭ出力データは、有効長カウンタ
４６およびＰ／Ｓ（パラレル／シリアル）変換回路４７
に供給される。

【００６４】有効長カウンタ４６は、（２、７）符号変
換による可変長ブロック符号の語境界を知るためのもの
である。すなわち、２−７変調信号としてのチャネルビ
ット長が図８に示すような４ビットか６ビットか８ビッ
トかを上記復調ＲＯＭ４４からの８ビットのＲＯＭ出力
データの下２ビットを用いて判断する。たとえば、図１
０に示すように、下２ビット（Ｄ１、Ｄ０）が「１０」
の場合、チャネルビットの語の長さが４ビット、「０
１」の場合、チャネルビットの語の長さが６ビット、
「００」の場合、チャネルビットの語の長さが８ビット
と判断する。この判断結果に応じて、図４の（ｆ）、図
５の（ｆ）に示す語境界信号（有効長カウンタロード信
号）を出力する。この語境界信号はＰ／Ｓ（パラレル／
シリアル）変換回路４７およびエラーフラグ生成回路４
５内の第１指定手段５１に供給される。

【００６５】有効長カウンタ４６は、ＰＬＬ回路１６か
らのチャネルクロックを２分周した図４の（ｈ）、図５
の（ｉ）に示すデータクロックを出力する。このデータ
クロックはＰ／Ｓ（パラレル／シリアル）変換回路４７
およびエラーフラグ生成回路４５内の第２指定手段５２
に供給される。

【００６６】エラーフラグ生成回路４５は、第１指定手
段５１、第２指定手段５２、および第３指定手段５３に
より構成されている。

【００６７】第１指定手段５１は、シフトレジスタ４２
からの８ビットのアドレスデータが２−７変調信号に対
応したチャネルビット列か否かを調べ、異なるビット列
の場合に、エラー信号を出力する。すなわち、２−７変
調規則違反に対するエラー信号を第３指定手段５３に出
力する。

【００６８】第１指定手段５１は、図１１に示すよう
に、論理回路５１ａとＤ形フリップフロップ５１ｂによ
り構成されている。論理回路５１ａは、シフトレジスタ
４２からの８ビットのアドレスデータが２−７変調信号
に対応したチャネルビット列以外の場合（正しければア
クセスされないアドレス）に、図５の（ｅ）に示すエラ
ー信号（ＲＯＭアドレスエラー信号）を出力するもので
あり、たとえば、図７に示す復調用ＲＯＭデータのう
ち、斜線で示す部分に対応するアドレスが供給された際
には、エラー信号として“１”を出力し、白色で示す部
分に対応するアドレスが供給された際には、“０”を出
力する。論理回路５１ａからのエラー信号はフリップフ
ロップ５１ｂのデータ入力端Ｄに供給される。また、フ
リップフロップ５１ｂのクロックパルス入力端Ｃｐには
有効長カウンタ４６からの語境界信号が供給されてい
る。フリップフロップ５１ｂは、論理回路５１ａからの
エラー信号が供給されている際に、有効長カウンタ４６
からの語境界信号が供給された場合に、図５の（ｇ）に
示すエラー信号（２−７変調規則違反エラー信号）を第
３指定手段５３に出力する。

【００６９】たとえば、図５の（ａ）の破線で示す位置
で正しくは「１」のところ「０」と誤っていた場合、図
５の（ｇ）に示すようにエラー信号が出力される。

【００７０】第２指定手段５２は、パターン検知回路４
３からのリシンク検知信号と有効長カウンタ４６からの
データクロックとによりリシンクコードが所定の時間間
隔（１５バイト）ごとに供給されているか否かを検知
し、所定の時間間隔で供給されなかった際にリシンク未
検知信号を第３指定手段５３に出力する。

【００７１】第２指定手段５２は、図１２に示すよう
に、フレームカウンタ５２ａ、リシンク検知窓信号発生
回路５２ｂ、およびリシンク未検知判断回路５２ｃによ
り構成されている。

【００７２】フレームカウンタ５２ａは、パターン検知
回路４３からのリシンク検知信号により所定カウント数
（８０ｈ）に設定され、図４の（ｊ）に示すようにデー
タクロックが供給されるごとにカウントアップし、その
カウント値がリシンク検知窓信号発生回路５２ｂに出力
される。

【００７３】リシンク検知窓信号発生回路５２ｂは、フ
レームカウンタ５２ａからのカウント値が所定値（ＦＡ
〜ＦＣｈ）の間、図４の（ｄ）、図５の（ｃ）に示すリ
シンク検知窓信号を発生し、リシンク未検知判断回路５
２ｃに出力される。

【００７４】リシンク未検知判断回路５２ｃは、リシン
ク検知窓信号発生回路５２ｂからのリシンク検知窓信号
が供給されている間に、パターン検知回路４３からのリ
シンク検知信号が供給されなかった場合に、リシンク未
検知信号を出力する。

【００７５】たとえば、リシンク未検知判断回路５２ｃ
は、図４の（ｌ）に示すように、リシンク検知信号を所
定時間保持する回路と、図４の（ｋ）に示すように、リ
シンク検知窓信号の立ち下がりを微分する回路を有し、
このリシンク検知窓信号の立ち下がり時にリシンク検知
信号が保持されていなかった際に、リシンク未検知信号
を第３指定手段５３に出力する。

【００７６】第３指定手段５３は、第１の指定手段から
の２−７変調規則違反に対するエラー信号と第２指定手
段５２からのリシンク未検知信号とに応じて、データの
５バイトごとを１桁として、その１桁ごとに対するエラ
ーフラグをエラー訂正回路３２へ出力する。

【００７７】第３指定手段５３は、図１３に示すよう
に、バイトごとのデータ（１桁）に３バイト以上の２−
７変調規則違反に対するエラー信号が発生していた際、
その桁に対するエラーフラグを出力する。第３指定手段
５３は、図１３に示すように、リシンク未検知信号が発
生していた際、その前のリシンクコードが検知された後
に２−７変調規則違反に対するエラー信号が発生してい
た場合には、リシンク未検知信号が発生した１つ手前の
桁からエラー信号が発生している桁までのすべての桁に
対するエラーフラグを出力し、２−７変調規則違反に対
するエラー信号が発生していない場合には、リシンク未
検知信号が発生した１つ手前の桁に対するエラーフラグ
を出力する。

【００７８】例えば、６、７、８バイト目のデータに対
して２−７変調規則違反に対するエラー信号が発生し、
１１、１３、１５バイト目のデータに対して２−７変調
規則違反に対するエラー信号が発生しているため、桁番
号「１」「２」に対するエラーフラグが出力される。

【００７９】また、リシンクコードＲＳ２に対してリシ
ンク未検知信号が発生し、２８バイト目のデータに対し
て２−７変調規則違反に対するエラー信号が発生してい
るため、桁番号「５」に対するエラーフラグが出力され
る。リシンクコードＲＳ４に対してリシンク未検知信号
が発生し、５０バイト目のデータに対して２−７変調規
則違反に対するエラー信号が発生しているため、桁番号
「９」「１０」「１１」に対するエラーフラグが出力さ
れる。リシンクコードＲＳ５に対してリシンク未検知信
号が発生し、６１バイト目〜７５バイト目のデータに対
して２−７変調規則違反に対するエラー信号が発生して
いないため、桁番号「１４」に対するエラーフラグが出
力される。

【００８０】Ｐ／Ｓ（パラレル／シリアル）変換回路４
７は、有効長カウンタ４６からの語境界信号とデータク
ロックに応じて、復調ＲＯＭ４４からのＲＯＭ出力デー
タの上位２〜４ビットのデータを図４の（ｉ）、図５の
（ｊ）に示す復調データをシリアルに出力する。この際
の復調データのバイトの区切りは、図５の（ｋ）に示す
ようになっている。

【００８１】Ｐ／Ｓ変換回路４７は、出力する復調デー
タ（データビット）のビット長が図８に示すような２ビ
ットか３ビットか４ビットかを上記復調ＲＯＭ４４から
の８ビットのＲＯＭ出力データの下２ビットを用いて判
断する。たとえば、図１０に示すように、下２ビット
（Ｄ１、Ｄ０）が「１０」の場合、データルビット長が
２ビット、「０１」の場合、データビット長が３ビッ
ト、「００」の場合、データルビット長が４ビットと判
断する。この判断結果に応じて、復調ＲＯＭ４４からの
ＲＯＭ出力データをシリアル信号としての復調データを
出力する。

【００８２】たとえば、チャネルビット「０１００００
００」（４０ｈ）に対して、復調ＲＯＭ４４から「１０
００００１０」（８２ｈ）が供給された際、その下２ビ
ット「１０」によりビット長が２ビットと判断し、上位
２ビットの「１０」を有効長カウンタ４６からのデータ
クロックに応じて復調データとして出力する。チャネル
ビット「１００１００００」（９０ｈ）に対して、復調
ＲＯＭ４４から「０１０００００１」（４１ｈ）が供給
された際、その下２ビット「０１」によりビット長が３
ビットと判断し、上位３ビットの「０１０」を有効長カ
ウンタ４６からのデータクロックに応じて復調データと
して出力する。チャネルビット「００１００１００」
（２４ｈ）に対して、復調ＲＯＭ４４から「００１００
０００」（２０ｈ）が供給された際、その下２ビット
「００」によりビット長が４ビットと判断し、上位４ビ
ットの「００１０」を有効長カウンタ４６からのデータ
クロックに応じて復調データとして出力する。

【００８３】また、チャネルビット「１００００００
０」（８０ｈ）に対して、復調ＲＯＭ４４から「１１０
０００１０」（Ｃ２ｈ）が供給された際、その下２ビッ
ト「１０」によりビット長が２ビットと判断し、上位２
ビットの「１１」を有効長カウンタ４６からのデータク
ロックに応じて復調データとして出力する。チャネルビ
ット「００１０００００」（２０ｈ）に対して、復調Ｒ
ＯＭ４４から「０１１００００１」（６１ｈ）が供給さ
れた際、その下２ビット「０１」によりビット長が３ビ
ットと判断し、上位３ビットの「０１１」を有効長カウ
ンタ４６からのデータクロックに応じて復調データとし
て出力する。チャネルビット「００００１０００」（０
８ｈ）に対して、復調ＲＯＭ４４から「００１１０１０
０」（３４ｈ）が供給された際、その下２ビット「０
０」によりビット長が４ビットと判断し、上位４ビット
の「００１１」を有効長カウンタ４６からのデータクロ
ックに応じて復調データとして出力する。チャネルビッ
ト「０００１００００」（１０ｈ）に対して、復調ＲＯ
Ｍ４４から「０００００００１」（０１ｈ）が供給され
た際、その下２ビット「０１」によりビット長が３ビッ
トと判断し、上位３ビットの「０００」を有効長カウン
タ４６からのデータクロックに応じて復調データとして
出力する。

【００８４】Ｐ／Ｓ変換回路４７からの復調データはメ
モリ２に供給される。

【００８５】メモリ２は、上記ＣＰＵ３０の制御によ
り、上記Ｐ／Ｓ変換回路４７からの復調データとしての
データおよび各エラー訂正コードがマトリクス状に配列
して記憶され、その配列中に所定数のデータおよび所定
数のエラー訂正コード（ＥＣＣ）からなるインターリー
ブの列が複数形成される。このメモリ２内の各データお
よび各エラー訂正コードのフォーマットを図１４に示し
ている。

【００８６】ＤＳ１〜ＤＳ３はデータシンクコードでデ
ータ部には入らないが、図示している。図中の“１”〜
“５１２”は、ユーザデータの“１”〜“５１２”バイ
ト目を表わしている。“Ｐ１．１”〜“Ｐ１．４”は、
ポインタ領域（４バイト）で、自己アドレス等を記録す
る。

【００８７】“ＣＲＣ１”〜“ＣＲＣ４”（“４”バイ
ト）は、（ユーザデータ“５１２”バイト＋ポインタ
“４”バイト）のエラー（誤り）検出ができる。“Ｅ
１．１”〜“Ｅ５．１６”は、エラー訂正コードで、
“８０”バイト分付加されている。このエラー訂正コー
ドは、この図の縦方向に関してエラー訂正を行うことが
できる。縦方向の列をインターリーブと呼び、縦方向の
列は５つでそれぞれについて番号“０”〜“４”を付
し、インターリーブ“０”などと呼ぶ。

【００８８】一つのインターリーブは、“１０４”バイ
トのユーザデータ、ポインタデータ、ＣＲＣと、“１
６”バイトのエラー訂正コードとからなり、全体で“１
２０”バイトである。

【００８９】エラー訂正コードによるエラー検出および
エラー訂正能力は、消失無しの場合、一つのインターリ
ーブについて“８”バイト、消失ありの場合は一つのイ
ンターリーブについて“１６”バイト、割り当てられる
ことが知られている。

【００９０】消失とは、位置が判っているが、エラーパ
ターン（数値）については判らないエラーのことをい
う。従って、上で言う消失ありの場合というのは、“１
６”バイトのエラー全部について、位置だけは判ってい
る場合のことをいう。消失無しの場合とは、“８”バイ
トのエラー全部について、エラー位置およびエラーパタ
ーンが判らない場合をいう。エラー位置およびエラーパ
ターンはそれぞれ一つの未知数と考えて、これが“１
６”以下であれば訂正可能である。

【００９１】たとえば、“４”バイトについては消失な
しで、“８”バイトについて消失ありのエラー“１２”
バイトは訂正可能である。これは、“４”バイトについ
ては｛（位置＋パターン）×４＝８｝、“８”バイトに
ついては｛（パターン）×８＝８｝であり、未知数の合
計が“１６”だからである。

【００９２】各データおよびエラー訂正コードの“１
５”バイトごとに、リシンクコード“ＲＳ１”〜“ＲＳ
３９”が存している。

【００９３】エラー訂正回路３２は、メモリ２内の各デ
ータのうち、上記第３指定手段５３からの桁番号を有す
るエラーフラグ信号により指定されるインターリーブの
データの内容を、同じインターリーブのエラー訂正コー
ドに基づいて訂正するものである。

【００９４】つぎに、上記の構成の作用を説明する。

【００９５】すなわち、加算器２６ｅの出力信号として
の再生信号は、二値化回路４１で二値化される。この二
値化信号は、ＰＬＬ回路１６において、図４の（ａ）に
示すチャネルクロックとこのクロックに同期した図４の
（ｂ）、図５の（ａ）に示すチャネルデータ系列に変換
される。このＰＬＬ回路１６からのチャネルクロックと
チャネルデータは、シフトレジスタ４２およびパターン
検知回路４３に供給される。シフトレジスタ４２は、供
給されるチャネルデータを８ビットのパラレルデータに
変換され、アドレスデータとして復調ＲＯＭ４４、およ
びエラーフラグ生成回路４５の第１指定手段５１に供給
される。

【００９６】パターン検知回路４３では、シフトレジス
タ４２からのチャネルデータにより、同期信号であると
ころの１６ビットのリシンクコードが検知された際に、
図４の（ｃ）、図５の（ｂ）に示すリシンク検知信号が
出力される。このリシンク検知信号は、エラーフラグ生
成回路４５内の第２指定手段５２に供給される。

【００９７】復調ＲＯＭ４４では、図４の（ｅ）、図５
の（ｄ）に示すシフトレジスタ４２からの８ビットのア
ドレスデータに対応したアドレスに記憶されているデー
タを図４の（ｇ）、図５の（ｈ）に示すＲＯＭ出力デー
タとして有効長カウンタ４６およびＰ／Ｓ変換回路４７
に出力する。

【００９８】有効長カウンタ４６では、復調ＲＯＭ４４
からの８ビットのＲＯＭ出力データの下２ビットを用い
てチャネルビット長が図８に示すような４ビットか６ビ
ットか８ビットかを判断し、この判断したビット長に対
応した図４の（ｆ）、図５の（ｆ）に示す語境界信号を
Ｐ／Ｓ変換回路４７および第１指定手段５１内のフリッ
プフロップ５１ｂに出力する。

【００９９】また、有効長カウンタ４６は、ＰＬＬ回路
１６からのチャネルクロックを２分周した図４の
（ｈ）、図５の（ｉ）に示すデータクロックをＰ／Ｓ変
換回路４７および第２指定手段５２内のフレームカウン
タ５２ａに出力する。

【０１００】Ｐ／Ｓ変換回路４７は、有効長カウンタ４
６からの語境界信号とデータクロックに応じて、復調Ｒ
ＯＭ４４からのＲＯＭ出力データの上位２〜４ビットの
データを復調データとしてシリアルに出力され、データ
バス２９を介してメモリ２に供給される。

【０１０１】メモリ２では、図１１に示すように、復調
された各データおよび各エラー訂正コードがマトリクス
状に配列して記憶され、その配列中に所定数のデータお
よび所定数のエラー訂正コード（ＥＣＣ）からなるイン
ターリーブの列が複数形成される。

【０１０２】エラーフラグ生成回路４５の第１指定手段
５１では、シフトレジスタ４２からの８ビットのアドレ
スデータが２−７変調信号に対応したチャネルビット列
か否かを調べ、異なるビット列の場合に、２−７変調規
則違反に対するエラー信号を第３指定手段５３に出力す
る。

【０１０３】すなわち、論理回路５１ａは、シフトレジ
スタ４２からの８ビットのアドレスデータが２−７変調
信号に対応したチャネルビット列以外の場合に、図５の
（ｅ）に示すエラー信号をフリップフロップ５１ｂに出
力する。フリップフロップ５１ｂは、論理回路５１ａか
らのエラー信号が供給されている際に、有効長カウンタ
４６からの語境界信号が供給された場合に、図５の
（ｇ）に示すエラー信号（２−７変調規則違反エラー信
号）を第３指定手段５３に出力する。

【０１０４】また、エラーフラグ生成回路４５の第２指
定手段５２では、パターン検知回路４３からのリシンク
検知信号と有効長カウンタ４６からのデータクロックと
によりリシンクコードが所定の時間間隔（１５バイト）
ごとに供給されているか否かを検知し、所定の時間間隔
で供給されなかった際にリシンク未検知信号を第３指定
手段５３に出力する。

【０１０５】すなわち、フレームカウンタ５２ａは、パ
ターン検知回路４３からのリシンク検知信号により所定
カウント数（８０ｈ）に設定され、図４の（ｊ）に示す
ようにデータクロックが供給されるごとにカウントアッ
プし、そのカウント値がリシンク検知窓信号発生回路５
２ｂに出力される。

【０１０６】リシンク検知窓信号発生回路５２ｂは、フ
レームカウンタ５２ａからのカウント値が所定値（ＦＡ
〜ＦＣｈ）の間、図４の（ｄ）、図５の（ｃ）に示すリ
シンク検知窓信号を発生し、リシンク未検知判断回路５
２ｃに出力される。

【０１０７】リシンク未検知判断回路５２ｃは、リシン
ク検知窓信号発生回路５２ｂからのリシンク検知窓信号
が供給されている間に、パターン検知回路４３からのリ
シンク検知信号が供給されなかった場合に、リシンク未
検知信号を第３指定手段５３に出力する。

【０１０８】これにより、第３指定手段５３では、第１
の指定手段からの２−７変調規則違反に対するエラー信
号と第２指定手段５２からのリシンク未検知信号とに応
じて、データの５バイトごとを１桁として、その１桁ご
とに対するエラーフラグをエラー訂正回路３２へ出力す
る。

【０１０９】すなわち、第３指定手段５３は、バイトご
とのデータ（１桁）に３バイト以上の２−７変調規則違
反に対するエラー信号が発生していた際、その桁に対す
るエラーフラグをエラー訂正回路３２へ出力する。ま
た、第３指定手段５３は、リシンク未検知信号が発生し
ていた際、その前のリシンクコードが検知された後に２
−７変調規則違反に対するエラー信号が発生していた場
合には、リシンク未検知信号が発生した１つ手前の桁か
らエラー信号が発生している桁までのすべての桁に対す
るエラーフラグを出力し、２−７変調規則違反に対する
エラー信号が発生していない場合には、リシンク未検知
信号が発生した１つ手前の桁に対するエラーフラグをエ
ラー訂正回路３２へ出力する。

【０１１０】エラー訂正回路３２では、メモリ２内の各
データのうち、上記第３指定手段５３からの桁番号を有
するエラーフラグ信号により指定されるインターリーブ
のデータの内容を、同じインターリーブのエラー訂正コ
ードに基づいて訂正する。

【０１１１】このように、データのエラー位置がエラー
フラグ生成回路４５によって指定されることにより、各
インターリーブにおける“１６”バイト分の全てのエラ
ー訂正コードを内容（パターン）訂正のためだけに使用
することができる。いわゆる消失訂正が可能である。

【０１１２】したがって、光ディスク装置としてのせっ
かくの高密度記録の効果を損なうことなく、またエラー
訂正符号の多重化を行う場合のように訂正に要する時間
が長引くこともなく、エラー訂正能力の向上が図れる。

【０１１３】ところで、光ディスク１に対するたとえば
ゴミの付着は、“１”バイト分のデータを損なうだけで
なく、その前後のデータにも悪影響を与えることが多
い。このため、３個以上のインターリーブにエラーフラ
グが立つ状況、たとえば図１３に示す桁番号「１」、
「２」の場合のように、６、７、８バイト目のデータに
対して２−７変調規則違反に対するエラー信号が発生
し、１１、１３、１５バイト目のデータに対して２−７
変調規則違反に対するエラー信号が発生している状況で
は、その近傍のデータつまり、９、１０バイト目や、１
２、１４バイト目も同様にデータが損なわれているであ
ろうとの判断の基に、全ての桁番号「１」についてエラ
ーフラグが立てられる。

【０１１４】この場合、全てのインターリーブ“０”
“１”“２”“３”“４”におけるデータの内容（パタ
ーン）が、それぞれのインターリーブのエラー訂正コー
ドに基づいて訂正される。

【０１１５】一方、（２、７）符号変換規則で検知でき
ないエラーとして、光ディスク１の欠陥によるビット抜
け等のエラーがある。このエラーが生じたままでは、デ
ータ系列が本来のものとはまったく違うものになってし
まう。

【０１１６】そこで、各データおよびエラー訂正コード
の“１５”バイトごとに存するリシンクコード“ＲＳ
１”〜“ＲＳ３９”がパターン検知回路４３で検知さ
れ、そのパターン検知回路４３からのリシンク検知信号
の有無により、リシンクコードの未検知が判断される。

【０１１７】たとえば、リシンクコード“ＲＳ１”が検
知されてから所定時間後に出力されるリシンク検知窓信
号が出力されている間に、リシンクコードコードが検知
されなかった際に、リシンクコード“ＲＳ２”の未検知
が判断される。このリシンクコードの未検知が判断され
た際に、２８バイト目のデータに対して２−７変調規則
違反に対するエラー信号が発生しているため、桁番号
「５」に対するエラーフラグが出力される。

【０１１８】この場合、桁番号「５」に対する全てのデ
ータの内容（パターン）が、それぞれのインターリーブ
のエラー訂正コードに基づいて訂正される。

【０１１９】また、リシンクコード“ＲＳ３”が検知さ
れてから所定時間後に出力されるリシンク検知窓信号が
出力されている間に、リシンクコードコードが検知され
なかった際に、リシンクコード“ＲＳ４”の未検知が判
断される。このリシンクコードの未検知が判断された際
に、５０バイト目のデータに対して２−７変調規則違反
に対するエラー信号が発生しているため、桁番号「９」
「１０」「１１」に対するエラーフラグが出力される。

【０１２０】この場合、桁番号「９」「１０」「１１」
に対する全てのデータの内容（パターン）が、それぞれ
のインターリーブのエラー訂正コードに基づいて訂正さ
れる。

【０１２１】このように、データ系列のエラーに対して
も訂正ができることにより、（２、７）符号変換規則に
基づく訂正と合わせ、エラー訂正能力のさらなる向上が
図れる。

【０１２２】なお、上記実施例では、（２、７）符号変
換を行う場合を例に説明したが、他の符号変換、たとえ
ば（１、７）符号変換を行う場合にも同様に実施可能で
ある。

【０１２３】その他、この発明は上記実施例に限定され
るものではなく、要旨を変えない範囲で種々変形実施可
能である。

【０１２４】

【発明の効果】以上述べたようにこの発明によれば、デ
ータのエラー位置を指定するための指定手段を設け、全
てのエラー訂正コードをパターン訂正のためだけに使用
する構成としたので、高密度記録の効果を損なうことな
く、また訂正に要する時間が長引くこともなく、エラー
訂正能力の向上が図れる。

【図面の簡単な説明】

【図１】この発明の一実施例の光ディスク内のデータ再
生回路の要部の構成を示すブロック図。

【図２】光ディスク装置の全体的な構成を示すブロック
図。

【図３】光ディスクのセクタフォーマットを示す図。

【図４】データ再生回路における要部の信号波形を示す
図。

【図５】データ再生回路における要部の信号波形を示す
図。

【図６】パターン検知回路の概略構成を示すブロック
図。

【図７】復調ＲＯＭにおける入力アドレスに対するＲＯ
Ｍ出力データを示す図。

【図８】チャネルビットに対するデータビットを示す
図。

【図９】復調ＲＯＭにおける復調データに変換されるア
ドレスデータを示す図。

【図１０】ＲＯＭ出力データの下２ビットに対するチャ
ネルビット長とデータビット長を示す図。

【図１１】第１指定手段の概略構成を示す図。

【図１２】第２指定手段の概略構成を示す図。

【図１３】各桁ごとのエラーフラグを発生状態を説明す
るための図。

【図１４】メモリ内の各データおよび各エラー訂正コー
ドのフォーマットを示す図。

【符号の説明】

２…メモリ１６…ＰＬＬ回路１８…データ再生回路３２…エラー訂正回路４１…二値化回路４２…シフトレジスタ４３…パターン検知回路４４…復調ＲＯＭ４５…エラーフラグ生成回路４６…有効長カウンタ４７…Ｐ／Ｓ変換回路５１…第１指定手段５１ａ…論理回路５１ｂ…フリップフロップ５２…第２指定手段５２ａ…フレームカウンタ５２ｂ…リシンク検知窓信号発生回路５２ｃ…リシンク未検知判断回路５３…第３指定手段

Claims

【特許請求の範囲】

【請求項１】情報記憶媒体に対し、光ビームを照射し
て情報の読取りを行う情報処理装置において、情報記憶媒体からの反射光ビームを受けて、反射光ビー
ムに応じた再生信号を発生する再生信号発生手段と、この再生信号発生手段から発生される再生信号を二値化
する二値化手段と、この二値化手段の出力から再生用クロック信号とこの再
生用クロック信号に同期したデータ系列に変換する変換
手段と、この変換手段からの所定長のデータ系列を入力アドレス
としてあらかじめ定められた出力データを復調結果とし
て出力する復調ＲＯＭと、上記変換手段の出力としての入力アドレスにより符号変
換規則に合致しない各バイト単位のデータのエラーを検
知する検知手段と、上記復調ＲＯＭで復調される出力データの一部を用いて
上記変換手段からのデータ系列の境界を示す境界信号を
出力する第１の出力手段と、この第１の出力手段からの境界信号と上記検知手段から
の検知信号によりエラー信号を出力する第２の出力手段
と、上記復調ＲＯＭで復調される出力データと上記第１の出
力手段からの境界信号と基づいて復調データを出力する
第３の出力手段と、この第３の出力手段から出力される復調データにより、
各データおよび各エラー訂正コードをバイト単位にマト
リクス状に配列して記憶し、その配列中に所定数のデー
タおよび所定数のエラー訂正コードからなるインターリ
ーブの列を複数形成する記憶手段と、この記憶手段に記憶されるデータの各桁ごとの上記第２
の出力手段により出力されるエラーの数に応じて上記桁
に対するエラーフラグを出力する第４の出力手段と、この第４の出力手段で出力されるエラーフラグに対応す
る各インターリーブごとのデータの内容を、それぞれの
インターリーブのエラー訂正コードに基づいて訂正する
訂正手段と、を具備したことを特徴とする情報処理装置。
【請求項２】上記第３の出力手段が、上記復調ＲＯＭ
からの出力データの下２ビットのデータを用いて、復調
データのビット数を判断し、このビット数に応じて、上
記復調ＲＯＭからの出力データの上位からの対応するビ
ット数のデータを復調データとして出力する手段を有す
ることを特徴とする請求項１に記載の情報処理装置。
【請求項３】情報記憶媒体に対し、光ビームを照射し
て情報の読取りを行う情報処理装置において、情報記憶媒体からの反射光ビームを受けて、反射光ビー
ムに応じた再生信号を発生する再生信号発生手段と、この再生信号発生手段から発生される再生信号を二値化
する二値化手段と、この二値化手段の出力から再生用クロック信号とこの再
生用クロック信号に同期したデータ系列に変換する変換
手段と、この変換手段からの所定長のデータ系列を入力アドレス
としてあらかじめ定められた出力データを復調結果とし
て出力する復調ＲＯＭと、上記変換手段からのデータ系列により所定データ間隔ご
との同期コードを検知する検知手段と、上記復調ＲＯＭで復調される出力データに基づいて復調
データを出力する第１の出力手段と、この第１の出力手段から出力される復調データにより、
各データおよび各エラー訂正コードをバイト単位にマト
リクス状に配列して記憶し、その配列中に所定数のデー
タおよび所定数のエラー訂正コードからなるインターリ
ーブの列を複数形成する記憶手段と、上記第１の出力手段からの同期コードの未検知信号が供
給された際に、この同期コードの１つ前の上記記憶手段
に記憶されるデータの桁に対するエラーフラグを出力す
る第２の出力手段と、この第２の出力手段で出力されるエラーフラグに対応す
る各インターリーブごとのデータの内容を、それぞれの
インターリーブのエラー訂正コードに基づいて訂正する
訂正手段と、を具備したことを特徴とする情報処理装置。
【請求項４】上記第１の出力手段が、上記復調ＲＯＭ
からの出力データの下２ビットのデータを用いて、復調
データのビット数を判断し、このビット数に応じて、上
記復調ＲＯＭからの出力データの上位からの対応するビ
ット数のデータを復調データとして出力する手段を有す
ることを特徴とする請求項３に記載の情報処理装置。
【請求項５】情報記憶媒体に対し、光ビームを照射し
て情報の読取りを行う情報処理装置において、情報記憶媒体からの反射光ビームを受けて、反射光ビー
ムに応じた再生信号を発生する再生信号発生手段と、この再生信号発生手段から発生される再生信号を二値化
する二値化手段と、この二値化手段の出力から再生用クロック信号とこの再
生用クロック信号に同期したデータ系列に変換する変換
手段と、この変換手段からの所定長のデータ系列を入力アドレス
としてあらかじめ定められた出力データを復調結果とし
て出力する復調ＲＯＭと、上記変換手段からのデータ系列により所定データ間隔ご
との同期コードを検知する第１の検知手段と、上記変換手段の出力としての入力アドレスにより符号変
換規則に合致しない各バイト単位のデータのエラーを検
知する第２の検知手段と、上記復調ＲＯＭで復調される出力データの一部を用いて
上記変換手段からのデータ系列の境界を示す境界信号を
出力する第１の出力手段と、この第１の出力手段からの境界信号と上記第２の検知手
段からの検知信号によりエラー信号を出力する第２の出
力手段と、上記第１の検知手段からの検知信号が供給される時間間
隔により、同期コードの未検知信号を出力する第３の出
力手段と、上記復調ＲＯＭで復調される出力データと上記第１の出
力手段からの境界信号と基づいて復調データを出力する
第４の出力手段と、この第４の出力手段から出力される復調データにより、
各データおよび各エラー訂正コードをバイト単位にマト
リクス状に配列して記憶し、その配列中に所定数のデー
タおよび所定数のエラー訂正コードからなるインターリ
ーブの列を複数形成する記憶手段と、この記憶手段に記憶されるデータの各桁ごとの上記第２
の出力手段により出力されるエラーの数に応じて上記桁
に対するエラーフラグを出力する第５の出力手段と、上記第３の出力手段からの同期コードの未検知信号が供
給された際に、この同期コードの１つ前の上記記憶手段
に記憶されるデータの桁に対するエラーフラグを出力す
る第５の出力手段と、上記第５、第６の出力手段で出力されるエラーフラグに
対応する各インターリーブごとのデータの内容を、それ
ぞれのインターリーブのエラー訂正コードに基づいて訂
正する訂正手段と、を具備したことを特徴とする情報処理装置。
【請求項６】上記第４の出力手段が、上記復調ＲＯＭ
からの出力データの下２ビットのデータを用いて、復調
データのビット数を判断し、このビット数に応じて、上
記復調ＲＯＭからの出力データの上位からの対応するビ
ット数のデータを復調データとして出力する手段を有す
ることを特徴とする請求項５に記載の情報処理装置。