JPH09266280A - 半導体素子実装用リードフレーム - Google Patents

半導体素子実装用リードフレーム

Info

Publication number
JPH09266280A
JPH09266280A JP9018362A JP1836297A JPH09266280A JP H09266280 A JPH09266280 A JP H09266280A JP 9018362 A JP9018362 A JP 9018362A JP 1836297 A JP1836297 A JP 1836297A JP H09266280 A JPH09266280 A JP H09266280A
Authority
JP
Japan
Prior art keywords
plating layer
lead frame
layer
alloy
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9018362A
Other languages
English (en)
Inventor
Judo Kin
重道 金
Reiko Haku
鈴昊 白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanwha Aerospace Co Ltd
Original Assignee
Samsung Aerospace Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Aerospace Industries Ltd filed Critical Samsung Aerospace Industries Ltd
Publication of JPH09266280A publication Critical patent/JPH09266280A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/623—Porosity of the layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/456—Materials
    • H10W70/457—Materials of metallic layers on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 層間結合性、耐腐食性、及びワイヤボンディ
ングでの接続性が改善される構造の半導体素子実装用リ
ードフレームを提供する。 【解決手段】 本発明の半導体素子実装用リードフレー
ムは、基板５１上に中間めっき層のＮｉめっき層５２、
その上にＰｄストライクめっき層５３及びＰｄ−Ｘ合金
めっき層５４が順次形成された多層のめっき層からなる
構造を有する。この多層構造において、Ｐｄストライク
めっき層５３はＮｉめっき層５２の表面の気孔を詰め、
表面粗度を均一にして外側のＰｄ−Ｘ合金めっき層の厚
さを均一に維持させ得、層間結合性、耐腐食性、ワイヤ
ボンディングでの接続性が改善する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子実装用リ
ードフレームに係り、より詳しくはめっき層の構造改善
によりワイヤボンディング及びダイボンディングにおけ
る接続性を高めた半導体素子実装用リードフレームに関
する。
【０００２】
【従来の技術】半導体素子実装用リードフレームは半導
体チップと共に半導体パッケージを形成する核心的な構
成要素の１つであって、半導体パッケージの内部と外部
とを接続する導線の役割と、半導体チップを支持する支
持体の役割とを果たす。この半導体素子実装用リードフ
レームは、通常薄板の素材を順次移送されるプレス金型
装置で打抜いて成形するステンピングプロセスと、化学
薬品を用いて素材を局部的に腐食させるエッチングプロ
セスとにより製造される。
【０００３】このように製造される半導体素子実装用リ
ードフレームは基板に実装される形態などにより多様な
構造を有しており、通常に図１に示されたように記憶素
子の半導体チップ（図示せず）を搭載して固定された状
態を保つパッド１１、ワイヤボンディングによりチップ
と接続される内部リード１２、及び外部回路と接続され
る外部リード１３を含めて構成される。
【０００４】かかる構造の半導体素子実装用リードフレ
ームは、例えば、記憶素子のチップなどの他の部品とと
もに組み立てられて半導体パッケージを形成する。この
半導体パッケージは、その製造過程においてチップとリ
ードフレームの内部リード１２とのワイヤボンディング
及びダイパッドとのダイボンディングにおける接続性を
高めるため、通常ダイパッド部１１とリードフレームの
内部リード１２に所定の特性を有する金属素材をめっき
し、更に、樹脂保護膜のモールディング後、基仮への実
装のためのはんだ付性を高めるために外部リード１３に
Ｓｎ−Ｐｂめっきする。
【０００５】しかし、前記Ｓｎ−Ｐｂめっき過程におい
ては、めっき液が内部リード１２まで浸透することが頻
繁に発生するため、これを取り除くための追加工程を必
要とする問題点があった。この問題点を解決するために
提案されたものが、特公昭６３−２３５８号に開示され
ている先めっき式リードフレーム形成方法である。この
方法によれば、半導体実装工程前にはんだ濡れ性のよい
素材を予め塗布して中間めっき層を形成する。
【０００６】前記先めっき式リードフレーム形成方法に
より形成されためっき層の構造を図2に概略的に例示し
た。図２を参照すれば、Ｃｕ基板２１上に中間めっき層
として、Ｎｉ層２２及びＰｄ−Ｎｉ合金層２３が、更に
前記Ｐｄ−Ｎｉ合金層２３上にＰｄ層２４が順次積層さ
れて多層のめっき層をなしている。前記多数のめっき層
を有する構造において、Ｎｉ層２２は、基板２１のＣｕ
原子がリードフレームの最外層の表面まで拡散し、酸化
物や硫化物のようなＣｕ化合物を生成することを防止し
ている。
【０００７】Ｎｉ層２２の厚さが４００マイクロインチ
（約１０．２μｍ）以下の場合にはＮｉ層２２内に多数
の気孔が存在するため、この気孔を通してＣｕ原子が拡
散される。逆に、Ｎｉ層２２の厚さが４００マイクロイ
ンチ以上の場合には、リードフレームの曲げ時における
亀裂の発生が著しく増加する。
【０００８】上述したように、Ｎｉ層２２の厚さが４０
０マイクロインチ以下の場合において、気孔を通しての
原子の拡散を防止するために提案された方法がヨーロッ
パ特許出願Ｎｏ．０２５０１４６に開示されている。こ
の方法により形成しためっき層の構造を図３に概略的に
示した。図３を参照すれば、Ｃｕ基板３１上に中間めっ
き層として、約5マイクロインチ（約０．１２７μｍ）
の厚さを有するＮｉストライク層３２と、約３マイクロ
インチ（約０．０７６μｍ）の厚さを有するＰｄ−Ｎｉ
合金層３３及びＮｉ層３４と、前記Ｎｉ層３４上にＰｄ
層３５が順次積層されて多層のめっき層の構造をなして
いる。
【０００９】しかしながら、この構造においても、酸化
物や硫化物のようなＣｕ腐食生成物がリードフレームの
最外層の表面に生成される場合が多く、前記腐食物の生
成により表面の変色やはんだ付性の低下のような問題が
起こり得る。
【００１０】前述のようなめっき層の構造の問題点を改
善するために提案されたものが米国特許Ｎｏ．５，３６
０，９９１に開示されており、この方法により形成した
めっき層の構造を図4に概略的に示した。図4を参照すれ
ば、Ｃｕ基坂４１上に中間めっき層として、Ｎｉ層４
２、Ａｕストライク層４３、Ｐｄ−Ｎｉ合金層４４及び
Ｐｄ層４５、更に前記Ｐｄ層４５上にＡｕ層４６が順次
積層されて多層のめっき層の構造をなしている。このよ
うなめっき層の構造において、前記Ａｕストライク層４
３は前記Ｎｉ層４２とＰｄ−Ｎｉ合金層４４との間での
接着層の役割を果たす。そして、前記Ｐｄ層４５はＰｄ
−Ｎｉ合金層４４から出てくるＮｉ原子を捕捉するトラ
ップの役割を果たす。そして、最外めっき層であるＡｕ
層４６は気孔率を減少させ、はんだ付性とワイヤボンデ
ィングにおける接続性を良好にするためのものである。
しかしながら、この場合にはＡｕ層のめっきにより高コ
ストとなるという短所があった。
【００１１】上述した従来の技術によるめっき層の構造
において、中間層と最外層との結合力か弱いという問題
もあった。この結合力の弱さにより中間層と最外層との
結合部位がリードの曲げ時の亀裂の開始部位となり得
る。これにより、亀裂が生じ易くなると共に、環境によ
っては局部的に腐食が進んで、めっき層全体の物性に悪
影響を及ぼすという問題点があった。
【００１２】
【発明が解決しようとする課題】本発明は前述の従来の
技術の問題点を改善しようとして創出されたものであっ
て、本発明はめっき層の積層構造を改善してボンディン
グにおける接続性、層間結合性及び耐食性を向上させた
半導体素子実装用リードフレームを提供するにその目的
がある。
【００１３】
【課題を解決するための手段】前記目的を達成するため
に本発明による多層構造のめっき層を備える半導体素子
実装用リードフレームは、半導体素子実装用リードフレ
ームを形成している金属材の基板と、前記基坂上に形成
されたＮｉめっき層と、前記Ｎｉめっき層上に形成され
たＰｄストライクめっき層と、前記Ｐｄストライクめっ
き層上に形成されたＰｄを主成分とする合金であるＰｄ
−Ｘ合金めっき層とを備えることを特徴とする。
【００１４】前記本発明による多層構造のめっき層を備
える半導体リードフレームにおいて、前記基坂はＣｕ、
Ｃｕ合金、Ｎｉ合金のうちいずれか１つよりなることが
望ましく、その基坂は０．１〜３．０ｍｍの厚さで形成
されることが望ましい。そして、前記Ｐｄ−Ｘ合金めっ
き層はＰｄを主成分とし、Ａｕ、Ｃｏ、Ｗ、Ａｇ、Ｔ
ｉ、Ｍｏ、Ｓｎのうちいずれか１つの元素が加えられた
合金よりなることが望ましく、Ｐｄ−Ｘ合金めっき層は
０．１〜２．０μｍの厚さで形成されることが望まし
い。かつ、前記Ｎｉ合金めっき層は０．１〜２．０μｍ
の厚さで形成されることが望ましく、前記Ｐｄストライ
クめっき層は０．００５１〜０．０５μｍの厚さで形成
されることが望ましい。
【００１５】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施の形態を更に詳しく説明する。図５を参照すれ
ば、本発明による半導体素子実装用リードフレームのめ
っき層は、金属材の基板５１上に中間めっき層としてＮ
ｉ合金めっき層５２及びＰｄストライクめっき層５３、
更に前記Ｐｄストライクめっき層５３上にＰｄ−Ｘ合金
めっき層５４が順次積層されて多層のめっき層の構造を
なしている。
【００１６】前記めっき層の構造において、前記基坂５
１はＣｕ、Ｃｕ合金、Ｎｉ合金のうち何れか１つよりな
り、０．１〜３．０ｍｍの厚さで形成されることが望ま
しく、前記Ｎｉ合金めっき層は０．１〜２．０μｍの厚
さで形成されることが望ましい。上部中間層の前記Ｐｄ
ストライクめっき層５３は下部中間層のＮｉめっき層５
２の表面の気孔を詰め、表面粗度を均一化する。これに
より、前記Ｐｄストライクめっき層５３に電着されるＰ
ｄ−Ｘ合金めっき層５４の厚さを均一に保つことができ
る。従って、塩水雰囲気下における典型的な腐食現象で
ある局部腐食を著しく低減し得る。前記Ｐｄストライク
めっき層５３の他の役割は中間層のＮｉ合金めっき層５
２と最外層のＰｄ−Ｘ合金めっき層５４との結合力を高
めることである。この高い結合力により、リードフレー
ムのパッド（図１の１１）に半導体チップを実装した
後、トリミング及びフォーミング過程で発生する亀裂の
生成及び進行を最小限とすることができる。従って、耐
腐食性の増加のみならず、基坂５１の基底合金元素（例
えば、Ｃｕ）の拡散とＮｉ合金めっき層５３のＮｉの拡
散も防止することにより、はんだ付性を向上させる。
【００１７】一方、前記Ｐｄ−Ｘ合金めっき層５４はＰ
ｄを主なる成分とし、Ａｕ、Ｃｏ、Ｗ、Ａｇ、Ｔｉ、Ｍ
ｏ、Ｓｎのうち何れか１つの元素が加えられた合金を形
成することが望ましい。そして、前記Ｐｄ−Ｘ合金めっ
き層５４は０．１〜０．２μｍの厚さで形成されること
が望ましいが、Ｐｄに加えられる合金組成元素Xの量に
応じて適切な厚さの範囲がやや変わることもある。例え
ば、合金組成元素Xの量が増えることにより、めっき層
５４の厚さは薄くなることが望ましい。本実施例では外
郭のめっき層５４としてＰｄ−Ａｕ組成合金を用いる
が、これは最外層に存するＡｕ成分によりワイヤボンデ
ィング時のＡｕワイヤとの接続性を高めるためであり、
かつ、耐腐食性を高めるためでもある。また、Ｐｄ−Ａ
ｕ合金は純粋Ｐｄに比して優れた耐腐食性を有するが、
これは、Ｃｕ素材のリードフレーム上に塗布された最外
めっき層５４の腐食性を決める重要な因子となる最外め
っき層５４内に拡散される水素の量（水素吸蔵量）が、
純粋Ｐｄに比してＰｄ−Ａｕ合金の場合にはわずかであ
るためである。
【００１８】以下、本発明による具体的な実施例と比較
例により本発明を説明する。
【００１９】
【実施例】ヤマハ−オリンメタル（Yamaha-0lin Meta
l）社の製品である０ｌｉｎ−１９４Ｃｕ素材で形成さ
れたリードフレームの表面に通常の脱脂及び活性化処理
を行った後、Ｎｉ中間めっき層５２及びＰｄストライク
めっき層５３を順次形成して、外部リード部位の厚さが
約０．５μｍとなるようにＰｄ−Ａｕ合金のめっき層５
４を形成した。この際、Ｐｄ−Ａｕ合金のめっき溶液に
はハンヤン化学工業社（Hangyang Chemical lndustriaI
Co.,Ltd.）製の２５重量％のＡｕを含むＰｄ−Ａｕ溶
液を用い、２ストリップ当たり１．０Ａの電流を加えて
めっき層を形成した。
【００２０】
【比較例１】前記実施例と同じ素材のりードフレームの
表面にＮｉ−スルファメート（sulfamate）液を用いて2
ストリップ当たり１．０Ａの電流を加えてＮｉ合金めっ
き層を形成し、その上にＰｄストライクめっき層を形成
することなく、Ｐｄめっき層を形成した。
【００２１】
【比較例２】前記実施例と同じ素材のリードフレ-ムの
表面にＮｉ−スルファメート溶液を用いて２ストリップ
当たり１．０Ａの電流を加えてＮｉ合金めっき層を形成
し、その上にＰｄストライクめっき層を形成することな
く、Ｐｄ−Ａｕめっき層を形成した。
【００２２】前記実施例と比較例１及び比較例２のめっ
き構造に対して米国のmilitary spec.に基づいてはんだ
付性の実験(“MlL-STD・883D,Method 2003.7(solderbil
ity)")、塩水噴霧実験(“MlL-STD・883D,Method l009.8
salt atmosPhere((corrosion)")、線接続性実験をそれ
ぞれ施して前記実験により得られた結果を下記の表１に
示す。
【００２３】
【表１】
【００２４】前記表に基づいてみると、比較例１のリー
ドフレームと比較例２のリードフレームに比して、Ｎｉ
めっき層５２とＰｄ−Ａｕめっき層５４との間にＰｄス
トライクめっき層５３を形成した本発明の実施例による
リードフレームがはんだ付性、耐腐食性及び線接続性に
優れているということがわかる。
【００２５】
【発明の効果】以上説明したようにＮｉめっき層とＰｄ
−Ｘ合金めっき層との間にＰｄストライクめっき層を形
成した多層のめっき層を備える本発明によるリードフレ
ームにおいて、Ｐｄストライクめっき層はＮｉめっき層
の表面の気孔を詰め、表面粗度を均一にする。これによ
り、外側のＰｄ−Ｘ合金めっき層は厚さが均一に保たれ
るので、耐腐食性と層間結合性が高くなり、亀裂の生成
及び進行を最小とすることができる。したがって、リー
ドフレームのワイヤボンディングにおける接続性及びは
んだ付性などが向上し、半導体実装工程における歩留ま
りを高めることができる。
【図面の簡単な説明】
【図１】通常の半導体素子実装用リードフレームを示す
概略平面図である。
【図２】従来の半導体素子実装用リードフレームに適用
されためっき層の構造の実施例を示す機略断面図であ
る。
【図３】従来の半導体素子実装用リードフレームに適用
されためっき層の構造の実施例を示す機略断面図であ
る。
【図４】従来の半導体素子実装用リードフレームに適用
されためっき層の構造の実施例を示す概略断面図であ
る。
【図５】本発明により適用された半導体素子実装用リー
ドフレームのめっき層の構造を示す概略断面図である。
【符号の説明】
１０ 半導体素子実装用リードフレーム １１ ダイパッド １２ 内部リード １３ 外部リード ２１、３１、４１ Ｃｕ基板 ２２、３２、４２ Ｎｉ層 ２３ Ｐｄ−Ｎｉ合金層 ２４ Ｐｄ層 ３３ Ｐｄ−Ｎｉ合金層 ３４ Ｎｉ層 ３５ Ｐｄ層 ４３ Ａｕストライク層 ４４ Ｐｄ−Ｎｉ合金層 ４５ Ｐｄ層 ４６ Ａｕ層 ５１ 金属基板 ５２ Ｎｉ合金めっき層 ５３ Ｐｄストライクめっき層 ５４ Ｐｄ−Ｘ合金めっき層

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子実装用リードフレームを形
    成している金属材の基板と、 前記基坂上に形成されたＮｉめっき層と、 前記Ｎｉめっき層上に形成されたＰｄストライクめっき
    層と、 前記Ｐｄストライクめっき層上に形成されたＰｄを主成
    分とする合金であるＰｄ−Ｘ合金めっき層とを備えるこ
    とを特徴とする半導体素子実装用リードフレーム。
  2. 【請求項２】 前記基坂が、Ｃｕ、Ｃｕ合金、Ｎｉ合
    金のうちいずれか１つよりなることを特徴とする請求項
    １に記載の半導体素子実装用リードフレーム。
  3. 【請求項３】 前記基板が、０．１〜３．０ｍｍの厚
    さで形成されることを特徴とする請求項１または請求項
    ２に記載の半導体素子実装用リードフレーム。
  4. 【請求項４】 前記Ｐｄ−Ｘ合金めっき層が、Ｐｄを
    主なる成分とし、Ａｕ, Ｃｏ，Ｗ，Ａｇ，Ｔｉ，Ｍｏ，
    Ｓｎのうち何れか１つの元素が加えられた合金よりなる
    ことを特徴とする請求項１に記載の半導体素子実装用リ
    ードフレーム。
  5. 【請求項５】 前記Ｐｄ−Ｘ合金めっき層が、０．１
    〜２．０μｍの厚さで形成されることを特徴とする請求
    項１または請求項４に記載の半導体素子実装用リードフ
    レーム。
  6. 【請求項６】 前記Ｎｉ合金めっき層が、０．１〜
    ２．０μｍの厚さで形成されることを特徴とする請求項
    １に記載の半導体素子実装用リードフレーム。
  7. 【請求項７】 前記Ｐｄストライクめっき層が、０．
    ００５１〜０．５５μｍの厚さで形成されることを特徴
    とする請求項１に記載の半導体素子実装用リードフレー
    ム。
JP9018362A 1996-03-26 1997-01-31 半導体素子実装用リードフレーム Pending JPH09266280A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960008361A KR0183645B1 (ko) 1996-03-26 1996-03-26 다층 구조의 도금층을 구비한 반도체 리드 프레임
KR1996-8361 1996-03-26

Publications (1)

Publication Number Publication Date
JPH09266280A true JPH09266280A (ja) 1997-10-07

Family

ID=19453975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9018362A Pending JPH09266280A (ja) 1996-03-26 1997-01-31 半導体素子実装用リードフレーム

Country Status (4)

Country Link
US (1) US5767574A (ja)
JP (1) JPH09266280A (ja)
KR (1) KR0183645B1 (ja)
TW (1) TW387135B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013054865A1 (ja) 2011-10-14 2013-04-18 住友ゴム工業株式会社 空気入りタイヤ
US8981401B2 (en) 2008-09-30 2015-03-17 Panasonic Intellectual Property Management Co., Ltd. Package for optical semiconductor device, optical semiconductor device using the package, and methods for producing same

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970067816A (ko) * 1996-03-26 1997-10-13 이대원 집적회로용 리드프레임 및 그 제조방법
US6521358B1 (en) * 1997-03-04 2003-02-18 Matsushita Electric Industrial Co., Ltd. Lead frame for semiconductor device and method of producing same
US6180999B1 (en) * 1997-08-29 2001-01-30 Texas Instruments Incorporated Lead-free and cyanide-free plating finish for semiconductor lead frames
CN1134839C (zh) * 1997-12-26 2004-01-14 三星航空产业株式会社 引线框架及涂敷引线框架的方法
EP0946086A1 (en) * 1998-03-23 1999-09-29 STMicroelectronics S.r.l. Plated leadframes with cantilever leads
KR100275381B1 (ko) * 1998-04-18 2000-12-15 이중구 반도체 패키지용 리드프레임 및 리드프레임도금방법
US6376901B1 (en) * 1999-06-08 2002-04-23 Texas Instruments Incorporated Palladium-spot leadframes for solder plated semiconductor devices and method of fabrication
US6469386B1 (en) * 1999-10-01 2002-10-22 Samsung Aerospace Industries, Ltd. Lead frame and method for plating the same
KR100450091B1 (ko) * 1999-10-01 2004-09-30 삼성테크윈 주식회사 반도체 장치용 다층 도금 리드 프레임
US6953986B2 (en) * 1999-12-10 2005-10-11 Texas Instruments Incorporated Leadframes for high adhesion semiconductor devices and method of fabrication
US6838757B2 (en) * 2000-07-07 2005-01-04 Texas Instruments Incorporated Preplating of semiconductor small outline no-lead leadframes
US7799611B2 (en) * 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8236612B2 (en) * 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6808997B2 (en) 2003-03-21 2004-10-26 Texas Instruments Incorporated Complementary junction-narrowing implants for ultra-shallow junctions
KR100673951B1 (ko) 2004-06-23 2007-01-24 삼성테크윈 주식회사 반도체 팩키지용 리드 프레임
US7215014B2 (en) * 2004-07-29 2007-05-08 Freescale Semiconductor, Inc. Solderable metal finish for integrated circuit package leads and method for forming
US7507605B2 (en) * 2004-12-30 2009-03-24 Texas Instruments Incorporated Low cost lead-free preplated leadframe having improved adhesion and solderability
DE102005006281B4 (de) * 2005-02-10 2014-07-17 Infineon Technologies Ag Hochfrequenzleistungsbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben
KR100708299B1 (ko) * 2005-04-12 2007-04-17 주식회사 아큐텍반도체기술 전자장치 제조용 다층금속 기판
KR100819800B1 (ko) * 2005-04-15 2008-04-07 삼성테크윈 주식회사 반도체 패키지용 리드 프레임
US7309909B2 (en) * 2005-09-21 2007-12-18 Texas Instruments Incorporated Leadframes for improved moisture reliability of semiconductor devices
JP2008091818A (ja) * 2006-10-05 2008-04-17 Matsushita Electric Ind Co Ltd 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法
WO2008057770A2 (en) * 2006-10-27 2008-05-15 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
KR101128974B1 (ko) * 2006-11-07 2012-03-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
KR101663695B1 (ko) * 2011-04-27 2016-10-07 (주)에이엘에스 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
KR101217308B1 (ko) * 2011-05-27 2012-12-31 앰코 테크놀로지 코리아 주식회사 반도체 디바이스용 리드 프레임
KR20140043955A (ko) * 2012-09-21 2014-04-14 삼성전기주식회사 전극 패드, 이를 이용한 인쇄 회로 기판 및 그의 제조 방법
KR101733119B1 (ko) * 2014-08-25 2017-05-08 고지마 가가쿠 야쿠힌 가부시키가이샤 환원형 무전해 금도금액 및 그 도금액을 이용한 무전해 금도금 방법
US20180053714A1 (en) * 2016-08-18 2018-02-22 Rohm And Haas Electronic Materials Llc Multi-layer electrical contact element

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5030587B1 (ja) * 1969-07-02 1975-10-02
US4141029A (en) * 1977-12-30 1979-02-20 Texas Instruments Incorporated Integrated circuit device
US4441118A (en) * 1983-01-13 1984-04-03 Olin Corporation Composite copper nickel alloys with improved solderability shelf life
US4529667A (en) * 1983-04-06 1985-07-16 The Furukawa Electric Company, Ltd. Silver-coated electric composite materials
US4486511A (en) * 1983-06-27 1984-12-04 National Semiconductor Corporation Solder composition for thin coatings
US5001546A (en) * 1983-07-27 1991-03-19 Olin Corporation Clad metal lead frame substrates
JPS6418246A (en) * 1987-07-14 1989-01-23 Shinko Electric Ind Co Lead frame for semiconductor device
US5138431A (en) * 1990-01-31 1992-08-11 Vlsi Technology, Inc. Lead and socket structures with reduced self-inductance
KR920000127A (ko) * 1990-02-26 1992-01-10 미다 가쓰시게 반도체 패키지와 그것을 위한 리드프레임
US5384155A (en) * 1992-06-04 1995-01-24 Texas Instruments Incorporated Silver spot/palladium plate lead frame finish
JPH0714962A (ja) * 1993-04-28 1995-01-17 Mitsubishi Shindoh Co Ltd リードフレーム材およびリードフレーム
US5360991A (en) * 1993-07-29 1994-11-01 At&T Bell Laboratories Integrated circuit devices with solderable lead frame
US5650661A (en) * 1993-12-27 1997-07-22 National Semiconductor Corporation Protective coating combination for lead frames
US5454929A (en) * 1994-06-16 1995-10-03 National Semiconductor Corporation Process for preparing solderable integrated circuit lead frames by plating with tin and palladium
KR960039315A (ko) * 1995-04-06 1996-11-25 이대원 리드프레임 제조방법
JPH09275182A (ja) * 1996-04-02 1997-10-21 Seiichi Serizawa 半導体装置用リ−ドフレ−ム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981401B2 (en) 2008-09-30 2015-03-17 Panasonic Intellectual Property Management Co., Ltd. Package for optical semiconductor device, optical semiconductor device using the package, and methods for producing same
WO2013054865A1 (ja) 2011-10-14 2013-04-18 住友ゴム工業株式会社 空気入りタイヤ
US9616718B2 (en) 2011-10-14 2017-04-11 Sumitomo Rubber Industries, Ltd. Pneumatic tire

Also Published As

Publication number Publication date
KR970067815A (ko) 1997-10-13
KR0183645B1 (ko) 1999-03-20
TW387135B (en) 2000-04-11
US5767574A (en) 1998-06-16

Similar Documents

Publication Publication Date Title
JPH09266280A (ja) 半導体素子実装用リードフレーム
JP4489193B2 (ja) 多層メッキリードフレーム
JP2543619B2 (ja) 半導体装置用リ―ドフレ―ム
EP1992011B1 (en) Method for fabricating aluminum leadframes for semiconductor qfn/son devices
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
KR100318818B1 (ko) 리드프레임에대한보호피막결합
CA2118758C (en) Lead frame for integrated circuits
CN100483707C (zh) 用于半导体器件的引线框架
JP2000269398A (ja) 半導体デバイスのアルミニウム製リードフレームおよび製造方法
JPH1022434A (ja) 集積回路用リードフレーム及びその製造方法
TWI381505B (zh) 導線架與利用此導線架製造半導體封裝的方法
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
KR100203334B1 (ko) 다층도금 리드프레임
KR100189818B1 (ko) 반도체 리드 프레임
KR100209264B1 (ko) 반도체 리드 프레임
KR100234165B1 (ko) 반도체 리드 프레임의 도금층 구조
KR100203333B1 (ko) 다층 도금 리드프레임
JPH10313087A (ja) 電子部品用リード材
KR0183652B1 (ko) 반도체 리드프레임
KR100189819B1 (ko) 팔라듐이 도금된 반도체 리드프레임
KR100225778B1 (ko) 리드 프레임을 이용한 반도체 팩키지
KR100294911B1 (ko) 반도체리드프레임
KR100254271B1 (ko) 다층 도금 리이드 프레임
KR100503038B1 (ko) 반도체 팩키지용 리드 프레임

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060829