JPH09275182A - 半導体装置用リ−ドフレ−ム - Google Patents
半導体装置用リ−ドフレ−ムInfo
- Publication number
- JPH09275182A JPH09275182A JP8104594A JP10459496A JPH09275182A JP H09275182 A JPH09275182 A JP H09275182A JP 8104594 A JP8104594 A JP 8104594A JP 10459496 A JP10459496 A JP 10459496A JP H09275182 A JPH09275182 A JP H09275182A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- layer
- intermediate layer
- plating
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12528—Semiconductor component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
- Y10T428/12583—Component contains compound of adjacent metal
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
(57)【要約】
【課題】 この発明はワイヤ−ボンディング性、半田濡
れ性が熱処理工程によって劣化しない耐熱性のあるリー
ドフレームを提供する。 【解決手段】 図１においてリ−ドフレ−ム素材１上に
Ｎｉ又はＮｉ合金の第一中間層２を有するリードフレー
ムであって、第一中間層２の上に形成されるＡｇめっき
層或はＡｇ合金めっき層の第二中間層３と、更に前記第
二中間層の上に形成されるＰｄ或はＰｄ合金めっき層の
最上層４を備えている半導体装置用リ−ドフレ−ムであ
る。
れ性が熱処理工程によって劣化しない耐熱性のあるリー
ドフレームを提供する。 【解決手段】 図１においてリ−ドフレ−ム素材１上に
Ｎｉ又はＮｉ合金の第一中間層２を有するリードフレー
ムであって、第一中間層２の上に形成されるＡｇめっき
層或はＡｇ合金めっき層の第二中間層３と、更に前記第
二中間層の上に形成されるＰｄ或はＰｄ合金めっき層の
最上層４を備えている半導体装置用リ−ドフレ−ムであ
る。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置用リードフ
レームに関するものである。
レームに関するものである。
【０００２】
【従来の技術】従来半導体用リードフレームは第一の方
法によるものとしてリードフレームのチップ搭載部とワ
イヤーボンディング部には最上層としてＡｇ又はＡｕめ
っきがあり、外部リード部にはＳｎ又はＳｎ合金層があ
る。この方法ではめっきマスクが必要であり製造工程が
複雑になり、製造コストも高いことから、第二の方法と
してリードフレーム全面に，中間層としてＮｉめっき、
最外層としてＰｄめっきを施すことが特許第１５０１７
２３号に示されるように行なわれているが、熱処理工程
を経ると表面層のＰｄが酸化したり、中間層のＮｉが最
上層のＰｄめっき層中に拡散し、表面にＮｉの酸化物を
作りワイヤーボンディング性や半田濡れ性が劣化する。
また、特公平４−１１５５５８号に示されるようにＰｄ
表面上にＡｕめっきやＡｇめっき層を施す方法もある
が、Ａｕめっきでは貴金属でコストアップになり、Ａｇ
めっきでは硫化して特性が劣化する。
法によるものとしてリードフレームのチップ搭載部とワ
イヤーボンディング部には最上層としてＡｇ又はＡｕめ
っきがあり、外部リード部にはＳｎ又はＳｎ合金層があ
る。この方法ではめっきマスクが必要であり製造工程が
複雑になり、製造コストも高いことから、第二の方法と
してリードフレーム全面に，中間層としてＮｉめっき、
最外層としてＰｄめっきを施すことが特許第１５０１７
２３号に示されるように行なわれているが、熱処理工程
を経ると表面層のＰｄが酸化したり、中間層のＮｉが最
上層のＰｄめっき層中に拡散し、表面にＮｉの酸化物を
作りワイヤーボンディング性や半田濡れ性が劣化する。
また、特公平４−１１５５５８号に示されるようにＰｄ
表面上にＡｕめっきやＡｇめっき層を施す方法もある
が、Ａｕめっきでは貴金属でコストアップになり、Ａｇ
めっきでは硫化して特性が劣化する。
【０００３】
【発明が解決しようとする課題】この発明は、熱処理に
よって発生するＰｄの酸化物を極端に減少させる。また
下地ＮｉのＰｄ中への拡散を防ぎ、Ｎｉの酸化物生成を
防止するために高価なＡｕで表面を覆う必要もなく、ま
たＰｄめっきの厚みも薄くて、ワイヤーボンディング
性、半田濡れ性が熱処理工程によって劣化しなくなり、
経済的で信頼性の高い半導体装置用リードフレームを提
供するものである。
よって発生するＰｄの酸化物を極端に減少させる。また
下地ＮｉのＰｄ中への拡散を防ぎ、Ｎｉの酸化物生成を
防止するために高価なＡｕで表面を覆う必要もなく、ま
たＰｄめっきの厚みも薄くて、ワイヤーボンディング
性、半田濡れ性が熱処理工程によって劣化しなくなり、
経済的で信頼性の高い半導体装置用リードフレームを提
供するものである。
【０００４】
【課題を解決するための手段】この発明はリードフレー
ム素材上のＮｉ、Ｎｉ合金めっき層と最上層のＰｄ又は
Ｐｄ合金めっき層との間にＡｇ又はＡｇ合金層を設けた
ことを特徴とする半導体装置用リードフレームを提供す
るものである。この発明のリードフレームには次に示す
ような特徴がある。 （１）この発明のリードフレームは、リードフレーム素
材上全面もしくは必要部分に第一中間層、第二中間層、
最上層が順次形成される。各々のめっき層は、電解めっ
き方法、無電解めっき方法、及び蒸着法の何れによって
も良い。 （２）リードフレーム素材としては、常用されている純
ＣｕやＣｕ合金、及びＦｅ、Ｆｅ合金が用いられる。 （３）第二中間層は、第一中間層のＮｉが熱処理によっ
て最上層に拡散することを抑制し、ワイヤーボンディン
グ性及び半田濡れ性が劣化しない為に設定された層であ
る。第二中間層のＡｇめっき又はＡｇ合金めっきは０．
００５μｍ〜１０μｍで，０．００５μｍより薄いとピ
ンホールが多く、Ｎｉの熱拡散バリヤー層としての機能
が発揮されない。Ａｇ合金としては、Ａｇ含有量が４０
％以上が特に有効でその合金成分としてはＡｇーＣｏ、
ＡｇーＦｅ、ＡｇーＰｄ、ＡｇーＡｕ、ＡｇーＰｔ等が
最適である。 （４）最上層のＰｄめっき又はＰｄ合金めっきは０．０
０５μｍ〜１０μｍで０．００５μｍより薄いとワイヤ
ーボンディング性が劣化する。Ｐｄ合金としては、Ｐｄ
含有量が６０％以上のＰｄーＡｕ、Ｐｄ−Ａｇ、及びＰ
ｄ含有量が９５％以上のＰｄーＢｉ、ＰｄーＰｂ、Ｐｄ
ーＩ、ＰｄーＢｒ、ＰｄーＳｎ、ＰｄーＦｅ等が最適で
ある。 （５）この発明のリ−ドフレ−ムは、めっき後そのまま
半導体用リ−ドフレ−ムとしても良いし、まためっき後
拡散の為に熱処理を行なって半導体用リードフレームと
しても良い。
ム素材上のＮｉ、Ｎｉ合金めっき層と最上層のＰｄ又は
Ｐｄ合金めっき層との間にＡｇ又はＡｇ合金層を設けた
ことを特徴とする半導体装置用リードフレームを提供す
るものである。この発明のリードフレームには次に示す
ような特徴がある。 （１）この発明のリードフレームは、リードフレーム素
材上全面もしくは必要部分に第一中間層、第二中間層、
最上層が順次形成される。各々のめっき層は、電解めっ
き方法、無電解めっき方法、及び蒸着法の何れによって
も良い。 （２）リードフレーム素材としては、常用されている純
ＣｕやＣｕ合金、及びＦｅ、Ｆｅ合金が用いられる。 （３）第二中間層は、第一中間層のＮｉが熱処理によっ
て最上層に拡散することを抑制し、ワイヤーボンディン
グ性及び半田濡れ性が劣化しない為に設定された層であ
る。第二中間層のＡｇめっき又はＡｇ合金めっきは０．
００５μｍ〜１０μｍで，０．００５μｍより薄いとピ
ンホールが多く、Ｎｉの熱拡散バリヤー層としての機能
が発揮されない。Ａｇ合金としては、Ａｇ含有量が４０
％以上が特に有効でその合金成分としてはＡｇーＣｏ、
ＡｇーＦｅ、ＡｇーＰｄ、ＡｇーＡｕ、ＡｇーＰｔ等が
最適である。 （４）最上層のＰｄめっき又はＰｄ合金めっきは０．０
０５μｍ〜１０μｍで０．００５μｍより薄いとワイヤ
ーボンディング性が劣化する。Ｐｄ合金としては、Ｐｄ
含有量が６０％以上のＰｄーＡｕ、Ｐｄ−Ａｇ、及びＰ
ｄ含有量が９５％以上のＰｄーＢｉ、ＰｄーＰｂ、Ｐｄ
ーＩ、ＰｄーＢｒ、ＰｄーＳｎ、ＰｄーＦｅ等が最適で
ある。 （５）この発明のリ−ドフレ−ムは、めっき後そのまま
半導体用リ−ドフレ−ムとしても良いし、まためっき後
拡散の為に熱処理を行なって半導体用リードフレームと
しても良い。
【０００５】
【作用】この発明によるリードフレームは、熱処理工程
を経てもワイヤ−ボンディング性、半田濡れ性が良好で
あることが判明した。その理由は、第二中間層として設
定したＡｇ又はＡｇ合金層が第一中間層のＮｉの熱拡散
を抑制し、Ａｇが最上層のＰｄ又はＰｄ合金層に熱拡散
してＰｄの酸化を防ぐ為、ワイヤ−ボンディング性、半
田濡れ性が劣化しない為と判明した。
を経てもワイヤ−ボンディング性、半田濡れ性が良好で
あることが判明した。その理由は、第二中間層として設
定したＡｇ又はＡｇ合金層が第一中間層のＮｉの熱拡散
を抑制し、Ａｇが最上層のＰｄ又はＰｄ合金層に熱拡散
してＰｄの酸化を防ぐ為、ワイヤ−ボンディング性、半
田濡れ性が劣化しない為と判明した。
【０００６】
【発明の実施の形態】以下この発明の実施の形態につい
て説明する。以下の説明で半田濡れ性評価はメニスコグ
ラフ試験装置を用いた。ボンディング性評価はワイヤ−
ボンディングマシンにて直径２５μｍの金線ボンディン
グで評価した。銅合金基材のリ−ドフレ−ムの表面に、
常法により脱脂及び活性化を行なった後、全面に第一中
間層として厚さ１μｍのＮｉめっき、次に第二中間層と
して厚さ０．０５μｍのＡｇめっき、その上に最上層と
して厚さ０．１μｍのＰｄめっきをしてリ−ドフレ−ム
を得た。これを実施例１とする。また比較例１として実
施例１における第二中間層を設けることなくその他は実
施例１と同様にしてリ−ドフレ−ムを製作した。銅合金
基材のリ−ドフレ−ムの表面に、常法により脱脂及び活
性化を行なった後、全面に第一中間層として厚さ１μｍ
のＮｉめっき、次に第二中間層として厚さ０．１μｍの
Ａｇ（５０％）−Ｐｄ（５０％）めっき、その上に最上
層として厚さ０．１μｍのＰｄ（６０％）−Ａｕ（４０
％）めっきをしてリ−ドフレ−ムを得た。これを実施例
２とする。また比較例２として実施例２における第二中
間層を設けることなくその他は実施例２と同様にしてリ
−ドフレ−ムを製作した。
て説明する。以下の説明で半田濡れ性評価はメニスコグ
ラフ試験装置を用いた。ボンディング性評価はワイヤ−
ボンディングマシンにて直径２５μｍの金線ボンディン
グで評価した。銅合金基材のリ−ドフレ−ムの表面に、
常法により脱脂及び活性化を行なった後、全面に第一中
間層として厚さ１μｍのＮｉめっき、次に第二中間層と
して厚さ０．０５μｍのＡｇめっき、その上に最上層と
して厚さ０．１μｍのＰｄめっきをしてリ−ドフレ−ム
を得た。これを実施例１とする。また比較例１として実
施例１における第二中間層を設けることなくその他は実
施例１と同様にしてリ−ドフレ−ムを製作した。銅合金
基材のリ−ドフレ−ムの表面に、常法により脱脂及び活
性化を行なった後、全面に第一中間層として厚さ１μｍ
のＮｉめっき、次に第二中間層として厚さ０．１μｍの
Ａｇ（５０％）−Ｐｄ（５０％）めっき、その上に最上
層として厚さ０．１μｍのＰｄ（６０％）−Ａｕ（４０
％）めっきをしてリ−ドフレ−ムを得た。これを実施例
２とする。また比較例２として実施例２における第二中
間層を設けることなくその他は実施例２と同様にしてリ
−ドフレ−ムを製作した。
【０００７】銅合金基材のリ−ドフレ−ムの表面に、常
法により脱脂及び活性化を行なった後、全面に第一中間
層として厚さ１μｍのＮｉ−Ｓｎめっき、次に第二中間
層として厚さ０．０５μｍのＡｇめっき、その上に最上
層として厚さ０．１μｍのＰｄめっきをしてリ−ドフレ
−ムを得た。これを実施例３とする。また比較例３とし
て実施例３における第二中間層を設けることなくその他
は実施例３と同様にしてリ−ドフレ−ムを製作した。銅
合金基材のリ−ドフレ−ムの表面に、常法により脱脂及
び活性化を行なった後、全面に第一中間層として厚さ１
μｍのＮｉ−Ｓｎめっき、次に第二中間層として厚さ
０．１μｍのＡｇ−Ｆｅめっき、その上に最上層として
厚さ０．１μｍのＰｄ−Ｉ（１％）めっきをしてこの発
明のリ−ドフレ−ムを得た。これを実施例４とする。ま
た比較例４として実施例４における第二中間層を設ける
ことなくその他は実施例４と同様にしてリ−ドフレ−ム
を製作した。
法により脱脂及び活性化を行なった後、全面に第一中間
層として厚さ１μｍのＮｉ−Ｓｎめっき、次に第二中間
層として厚さ０．０５μｍのＡｇめっき、その上に最上
層として厚さ０．１μｍのＰｄめっきをしてリ−ドフレ
−ムを得た。これを実施例３とする。また比較例３とし
て実施例３における第二中間層を設けることなくその他
は実施例３と同様にしてリ−ドフレ−ムを製作した。銅
合金基材のリ−ドフレ−ムの表面に、常法により脱脂及
び活性化を行なった後、全面に第一中間層として厚さ１
μｍのＮｉ−Ｓｎめっき、次に第二中間層として厚さ
０．１μｍのＡｇ−Ｆｅめっき、その上に最上層として
厚さ０．１μｍのＰｄ−Ｉ（１％）めっきをしてこの発
明のリ−ドフレ−ムを得た。これを実施例４とする。ま
た比較例４として実施例４における第二中間層を設ける
ことなくその他は実施例４と同様にしてリ−ドフレ−ム
を製作した。
【０００８】以上の説明におけるＡｇ、Ａｇ−Ｆｅ合
金、Ａｇ−Ｐｄ合金、Ｐｄ、Ｐｄ−Ａｕ合金、Ｐｄ−Ｉ
はそれぞれ一般に市販されている日本高純度化学株式会
社製めっき液のテンペレジストＡＧＲ、テンペレジスト
ＡＧＦ、テンペレジストＡＧＰ、パラブライトＳＳＴ、
パラブライトＷＧＰ、パラブライトＳＳＴ−Ｉでめっき
した。ワイヤ−ボンディング性評価試験は直径２５μｍ
の金線を用いて、荷重８０ｇ、温度１８０℃、超音波条
件７００ｍＷ（ミリワット）、６５ｍＳ（ミリ秒）にて
３３０℃で６０秒の加熱処理後のワイヤ−ボンディング
を行ない、ピ−ルゲ−ジで引張強度を測定した。半田付
け条件はロジン系非活性型のαメタル社のＲ−１００フ
ラックスを浸漬塗布して２３０±１℃の６３％Ｓｎ−３
７％Ｐｂ半田浴に浸漬してゼロクロス時間を測定した。
表１には試験を行なった各実施例と比較例の構成が示し
てある。表２にはボンディング性評価試験の結果が示し
てあり、表３には半田濡れ性評価試験の結果が示してあ
る。評価のＡは優れたもの、Ｂはやや良いもの、Ｃはや
や悪いもの、Ｄは悪いものを表示する。表２及び表３中
の熱処理は１５０℃で２時間後３００℃で２分加熱、
熱処理は１５０℃で２時間後３５０℃で２分加熱、熱
処理は１５０℃で２時間後４００℃で２分の加熱処理
後の試験結果である。
金、Ａｇ−Ｐｄ合金、Ｐｄ、Ｐｄ−Ａｕ合金、Ｐｄ−Ｉ
はそれぞれ一般に市販されている日本高純度化学株式会
社製めっき液のテンペレジストＡＧＲ、テンペレジスト
ＡＧＦ、テンペレジストＡＧＰ、パラブライトＳＳＴ、
パラブライトＷＧＰ、パラブライトＳＳＴ−Ｉでめっき
した。ワイヤ−ボンディング性評価試験は直径２５μｍ
の金線を用いて、荷重８０ｇ、温度１８０℃、超音波条
件７００ｍＷ（ミリワット）、６５ｍＳ（ミリ秒）にて
３３０℃で６０秒の加熱処理後のワイヤ−ボンディング
を行ない、ピ−ルゲ−ジで引張強度を測定した。半田付
け条件はロジン系非活性型のαメタル社のＲ−１００フ
ラックスを浸漬塗布して２３０±１℃の６３％Ｓｎ−３
７％Ｐｂ半田浴に浸漬してゼロクロス時間を測定した。
表１には試験を行なった各実施例と比較例の構成が示し
てある。表２にはボンディング性評価試験の結果が示し
てあり、表３には半田濡れ性評価試験の結果が示してあ
る。評価のＡは優れたもの、Ｂはやや良いもの、Ｃはや
や悪いもの、Ｄは悪いものを表示する。表２及び表３中
の熱処理は１５０℃で２時間後３００℃で２分加熱、
熱処理は１５０℃で２時間後３５０℃で２分加熱、熱
処理は１５０℃で２時間後４００℃で２分の加熱処理
後の試験結果である。
【０００９】
【表１】
【００１０】
【表２】
【００１１】
【表３】
【００１２】また、この発明において第二中間層の厚み
を０．００１μｍ，０．００５μｍ、０．０５μｍ、
０．５μｍ、５μｍ、１０μｍと変化させ、かつ最上層
の厚みを０．００１μｍ，０．００５μｍ、０．５μ
ｍ、５μｍ、１０μｍと変化させたリ−ドフレ−ムを製
作し、各々を前記当該実施例及び比較例と同一の条件で
試験したが、第二中間層０．００１μｍと，最上層０．
００１μｍのものを除き実施例と比較して性能の変化は
見られなかった。第二中間層の厚み及び最上層の厚みを
より大きくするとコスト高になるものである。また、こ
の発明の実施例１と比較例１を各々５００℃で１分間加
熱処理したものをオ−ジェによる極表面層の分析を行な
った結果をそれぞれ図２及び図３に示す。図２から次の
結果が得られた。 元素名 エネルギ−（ｅＶ） 定量（％） Ｐｄ ３３０．０ ４１．２９ Ａｇ ３５１．０ ５０．１７ Ｏ ５１２．０ ８．５４ 図３から次の結果が得られた。 元素名 エネルギ−（ｅＶ） 定量（％） Ｐｄ ３３０．０ ３０．３０ Ｏ ５１２．０ ４９．７４ Ｎｉ ８４７．０ １９．９６ これらの結果よりこの発明によるものはＮｉの拡散が見
られず、またＯの検出も非常に少ない。これに比べて比
較例は拡散によるＮｉの検出があり、またＯの検出量も
非常に多い。
を０．００１μｍ，０．００５μｍ、０．０５μｍ、
０．５μｍ、５μｍ、１０μｍと変化させ、かつ最上層
の厚みを０．００１μｍ，０．００５μｍ、０．５μ
ｍ、５μｍ、１０μｍと変化させたリ−ドフレ−ムを製
作し、各々を前記当該実施例及び比較例と同一の条件で
試験したが、第二中間層０．００１μｍと，最上層０．
００１μｍのものを除き実施例と比較して性能の変化は
見られなかった。第二中間層の厚み及び最上層の厚みを
より大きくするとコスト高になるものである。また、こ
の発明の実施例１と比較例１を各々５００℃で１分間加
熱処理したものをオ−ジェによる極表面層の分析を行な
った結果をそれぞれ図２及び図３に示す。図２から次の
結果が得られた。 元素名 エネルギ−（ｅＶ） 定量（％） Ｐｄ ３３０．０ ４１．２９ Ａｇ ３５１．０ ５０．１７ Ｏ ５１２．０ ８．５４ 図３から次の結果が得られた。 元素名 エネルギ−（ｅＶ） 定量（％） Ｐｄ ３３０．０ ３０．３０ Ｏ ５１２．０ ４９．７４ Ｎｉ ８４７．０ １９．９６ これらの結果よりこの発明によるものはＮｉの拡散が見
られず、またＯの検出も非常に少ない。これに比べて比
較例は拡散によるＮｉの検出があり、またＯの検出量も
非常に多い。
【００１３】
【発明の効果】この発明のリ−ドフレ−ムは従来品より
耐熱性があり、ワイヤ−ボンディング性、半田濡れ性が
優れており、かつ製造工程が単純で高価なＡｕめっきも
必要なく経済性と信頼性が大きいという効果を有してい
る。
耐熱性があり、ワイヤ−ボンディング性、半田濡れ性が
優れており、かつ製造工程が単純で高価なＡｕめっきも
必要なく経済性と信頼性が大きいという効果を有してい
る。
【図１】この発明の一実施例の一部の拡大断面図であ
る。
る。
【図２】この発明の実施例１の５００℃１分加熱処理後
のオ−ジェ分析結果を示す図である。
のオ−ジェ分析結果を示す図である。
【図３】比較例１の５００℃１分加熱処理後のオ−ジェ
分析結果を示す図である。
分析結果を示す図である。
１ 素材 ２ 第一中間層 ３ 第二中間層 ４ 最上層
【手続補正書】
【提出日】平成８年４月３日
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】
【課題を解決するための手段】この発明は一実施例の一
部の拡大断面図を図１に示すように、リ−ドフレ−ム素
材１上にＮｉ又はＮｉ合金の第一中間層２を有するリー
ドフレームであって、第一中間層２の上に形成されるＡ
ｇめっき層或はＡｇ合金めっき層の第二中間層３と、更
に前記第二中間層の上に形成されるＰｄ或はＰｄ合金め
っき層の最上層４を備えている半導体装置用リ−ドフレ
−ムである。 （１）この発明のリードフレームは、リードフレーム素
材上全面もしくは必要部分に第一中間層、第二中間層、
最上層が順次形成される。各々のめっき層は、電解めっ
き方法、無電解めっき方法、及び蒸着法の何れによって
も良い。 （２）リードフレーム素材としては、常用されている純
ＣｕやＣｕ合金、及びＦｅ、Ｆｅ合金が用いられる。 （３）第二中間層は、第一中間層のＮｉが熱処理によっ
て最上層に拡散することを抑制し、ワイヤーボンディン
グ性及び半田濡れ性が劣化しない為に設定された層であ
る。第二中間層のＡｇめっき又はＡｇ合金めっきは０．
００５μｍ〜１０μｍで，０．００５μｍより薄いとピ
ンホールが多く、Ｎｉの熱拡散バリヤー層としての機能
が発揮されない。Ａｇ合金としては、Ａｇ含有量が４０
％以上が特に有効でその合金成分としてはＡｇーＣｏ、
ＡｇーＦｅ、ＡｇーＰｄ、ＡｇーＡｕ、ＡｇーＰｔ等が
最適である。 （４）最上層のＰｄめっき又はＰｄ合金めっきは０．０
０５μｍ〜１０μｍで０．００５μｍより薄いとワイヤ
ーボンディング性が劣化する。Ｐｄ合金としては、Ｐｄ
含有量が６０％以上のＰｄーＡｕ、Ｐｄ−Ａｇ、及びＰ
ｄ含有量が９５％以上のＰｄーＢｉ、ＰｄーＰｂ、Ｐｄ
ーＩ、ＰｄーＢｒ、ＰｄーＳｎ、ＰｄーＦｅ等が最適で
ある。 （５）この発明のリ−ドフレ−ムは、めっき後そのまま
半導体用リ−ドフレ−ムとしても良いし、まためっき後
拡散の為に熱処理を行なって半導体用リードフレームと
しても良い。 ─────────────────────────────────────────────────────
部の拡大断面図を図１に示すように、リ−ドフレ−ム素
材１上にＮｉ又はＮｉ合金の第一中間層２を有するリー
ドフレームであって、第一中間層２の上に形成されるＡ
ｇめっき層或はＡｇ合金めっき層の第二中間層３と、更
に前記第二中間層の上に形成されるＰｄ或はＰｄ合金め
っき層の最上層４を備えている半導体装置用リ−ドフレ
−ムである。 （１）この発明のリードフレームは、リードフレーム素
材上全面もしくは必要部分に第一中間層、第二中間層、
最上層が順次形成される。各々のめっき層は、電解めっ
き方法、無電解めっき方法、及び蒸着法の何れによって
も良い。 （２）リードフレーム素材としては、常用されている純
ＣｕやＣｕ合金、及びＦｅ、Ｆｅ合金が用いられる。 （３）第二中間層は、第一中間層のＮｉが熱処理によっ
て最上層に拡散することを抑制し、ワイヤーボンディン
グ性及び半田濡れ性が劣化しない為に設定された層であ
る。第二中間層のＡｇめっき又はＡｇ合金めっきは０．
００５μｍ〜１０μｍで，０．００５μｍより薄いとピ
ンホールが多く、Ｎｉの熱拡散バリヤー層としての機能
が発揮されない。Ａｇ合金としては、Ａｇ含有量が４０
％以上が特に有効でその合金成分としてはＡｇーＣｏ、
ＡｇーＦｅ、ＡｇーＰｄ、ＡｇーＡｕ、ＡｇーＰｔ等が
最適である。 （４）最上層のＰｄめっき又はＰｄ合金めっきは０．０
０５μｍ〜１０μｍで０．００５μｍより薄いとワイヤ
ーボンディング性が劣化する。Ｐｄ合金としては、Ｐｄ
含有量が６０％以上のＰｄーＡｕ、Ｐｄ−Ａｇ、及びＰ
ｄ含有量が９５％以上のＰｄーＢｉ、ＰｄーＰｂ、Ｐｄ
ーＩ、ＰｄーＢｒ、ＰｄーＳｎ、ＰｄーＦｅ等が最適で
ある。 （５）この発明のリ−ドフレ−ムは、めっき後そのまま
半導体用リ−ドフレ−ムとしても良いし、まためっき後
拡散の為に熱処理を行なって半導体用リードフレームと
しても良い。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年５月１６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】また、この発明において第二中間層の厚み
を０．００１μｍ，０．００５μｍ、０．０５μｍ、
０．５μｍ、５μｍ、１０μｍと変化させ、かつ最上層
の厚みを０．００１μｍ．０．００５μｍ、０．５μ
ｍ、５μｍ、１０μｍと変化させたリードフレームを製
作し、各々を前記当該実施例及び比較例と同一の条件で
試験したが、第二中間層０．００１μｍと，最上層０．
００１μｍのものを除き実施例と比較して性能の変化は
見られなかった。第二中間層の厚み及び最上層の厚みを
より大きくするとコスト高になるものである。また、こ
の発明の実施例１と比較例１を各々５００℃で１分間加
熱処理したものをオージェによる極表面層の分析を行な
った結果をそれぞれ図２及び図３に示す。図２から次の
表４に示す結果が得られた。
を０．００１μｍ，０．００５μｍ、０．０５μｍ、
０．５μｍ、５μｍ、１０μｍと変化させ、かつ最上層
の厚みを０．００１μｍ．０．００５μｍ、０．５μ
ｍ、５μｍ、１０μｍと変化させたリードフレームを製
作し、各々を前記当該実施例及び比較例と同一の条件で
試験したが、第二中間層０．００１μｍと，最上層０．
００１μｍのものを除き実施例と比較して性能の変化は
見られなかった。第二中間層の厚み及び最上層の厚みを
より大きくするとコスト高になるものである。また、こ
の発明の実施例１と比較例１を各々５００℃で１分間加
熱処理したものをオージェによる極表面層の分析を行な
った結果をそれぞれ図２及び図３に示す。図２から次の
表４に示す結果が得られた。
【表４】 図３から次の表５に示す結果が得られた。
【表５】 これらの結果よりこの発明によるものはＮｉの拡散が見
られず、また０の検出も非常に少ない。これに比べて比
鮫例は拡散によるＮｉの検出があり、また０の検出量も
非常に多い。
られず、また０の検出も非常に少ない。これに比べて比
鮫例は拡散によるＮｉの検出があり、また０の検出量も
非常に多い。
Claims (2)
- 【請求項１】 リードフレーム素材上にＮｉ又はＮｉ合
金の第一中間層を有するリードフレームにおいて、前記
第一中間層の上に形成されるＡｇめっき層或はＡｇ合金
めっき層の第二中間層と、更に第二中間層の上に形成さ
れるＰｄ或はＰｄ合金めっき層の最上層とを包含するこ
とを特徴とする半導体装置用リードフレーム。 - 【請求項２】 前記第一中間層の厚みが０．０１μｍ〜
１０μｍ、前記第二中間層の厚みが０．００５μｍ〜１
０μｍ、前記最上層のＰｄ或はＰｄ合金めっき層の厚み
が０．００５μｍ〜１０μｍであることを特徴とする請
求項１記載の半導体装置用リードフレーム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8104594A JPH09275182A (ja) | 1996-04-02 | 1996-04-02 | 半導体装置用リ−ドフレ−ム |
| US08/717,063 US5684329A (en) | 1996-04-02 | 1996-09-20 | Lead frame for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8104594A JPH09275182A (ja) | 1996-04-02 | 1996-04-02 | 半導体装置用リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09275182A true JPH09275182A (ja) | 1997-10-21 |
Family
ID=14384763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8104594A Pending JPH09275182A (ja) | 1996-04-02 | 1996-04-02 | 半導体装置用リ−ドフレ−ム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5684329A (ja) |
| JP (1) | JPH09275182A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100269237B1 (ko) * | 1997-12-29 | 2000-10-16 | 이중구 | 다중 도금층을 가진 반도체 리드프레임과 그 제조방법 |
| KR100419981B1 (ko) * | 2001-04-04 | 2004-03-04 | 이규한 | 반도체 실장기판의 적층 구조 |
| KR100422271B1 (ko) * | 2001-05-02 | 2004-03-10 | 이규한 | 마이크로 비지에이 방식 반도체 패키지의 빔 리드 |
| KR20090109289A (ko) * | 2008-04-15 | 2009-10-20 | 이규한 | 씨에스피용 반도체 실장기판 |
| JP2011146741A (ja) * | 2008-12-26 | 2011-07-28 | Furukawa Electric Co Ltd:The | 光半導体装置用リードフレーム、その製造方法および光半導体装置 |
| JP5334416B2 (ja) * | 2005-09-22 | 2013-11-06 | 株式会社エンプラス | 電気接触子及び電気部品用ソケット |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0183645B1 (ko) * | 1996-03-26 | 1999-03-20 | 이대원 | 다층 구조의 도금층을 구비한 반도체 리드 프레임 |
| KR970067816A (ko) * | 1996-03-26 | 1997-10-13 | 이대원 | 집적회로용 리드프레임 및 그 제조방법 |
| JP3259894B2 (ja) * | 1996-04-30 | 2002-02-25 | ソニー株式会社 | リードフレーム、その製造方法及びそのリードフレームを用いた半導体装置 |
| US5994767A (en) * | 1997-04-09 | 1999-11-30 | Sitron Precision Co., Ltd. | Leadframe for integrated circuit package and method of manufacturing the same |
| TW401634B (en) * | 1997-04-09 | 2000-08-11 | Sitron Prec Co Ltd | Lead frame and its manufacture method |
| TW448204B (en) * | 1997-04-09 | 2001-08-01 | Jeng Wu Shuen | A method for catalytic depolymerization of polyethylene terephthalate |
| US6255723B1 (en) * | 1997-10-27 | 2001-07-03 | Tessera, Inc. | Layered lead structures |
| KR100291946B1 (ko) * | 1998-09-28 | 2001-11-15 | 김 무 | 용접성이양호한반도체장치제조용리드프레임 |
| US6469386B1 (en) * | 1999-10-01 | 2002-10-22 | Samsung Aerospace Industries, Ltd. | Lead frame and method for plating the same |
| KR100379128B1 (ko) | 2000-08-23 | 2003-04-08 | 주식회사 아큐텍반도체기술 | 삼원합금을 이용한 환경친화적 반도체 장치 제조용 기질 |
| JP3417395B2 (ja) * | 2000-09-21 | 2003-06-16 | 松下電器産業株式会社 | 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置 |
| KR100371567B1 (ko) * | 2000-12-08 | 2003-02-07 | 삼성테크윈 주식회사 | Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임 |
| KR101038491B1 (ko) * | 2004-04-16 | 2011-06-01 | 삼성테크윈 주식회사 | 리드프레임 및 그 제조 방법 |
| CN100483707C (zh) * | 2004-05-27 | 2009-04-29 | 新光电气工业株式会社 | 用于半导体器件的引线框架 |
| US7507605B2 (en) * | 2004-12-30 | 2009-03-24 | Texas Instruments Incorporated | Low cost lead-free preplated leadframe having improved adhesion and solderability |
| TWI359714B (en) * | 2008-11-25 | 2012-03-11 | Univ Yuan Ze | Method for inhibiting the formation of palladium-n |
| TW201029059A (en) * | 2009-01-22 | 2010-08-01 | Univ Nat Central | Tin/silver bonding structure and its method |
| US20180053714A1 (en) * | 2016-08-18 | 2018-02-22 | Rohm And Haas Electronic Materials Llc | Multi-layer electrical contact element |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326701A (ja) * | 1994-05-31 | 1995-12-12 | Kobe Steel Ltd | 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4929516A (en) * | 1985-03-14 | 1990-05-29 | Olin Corporation | Semiconductor die attach system |
| US4996116A (en) * | 1989-12-21 | 1991-02-26 | General Electric Company | Enhanced direct bond structure |
| US5463247A (en) * | 1992-06-11 | 1995-10-31 | Mitsubishi Shindoh Co., Ltd. | Lead frame material formed of copper alloy for resin sealed type semiconductor devices |
| JPH0714962A (ja) * | 1993-04-28 | 1995-01-17 | Mitsubishi Shindoh Co Ltd | リードフレーム材およびリードフレーム |
-
1996
- 1996-04-02 JP JP8104594A patent/JPH09275182A/ja active Pending
- 1996-09-20 US US08/717,063 patent/US5684329A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326701A (ja) * | 1994-05-31 | 1995-12-12 | Kobe Steel Ltd | 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100269237B1 (ko) * | 1997-12-29 | 2000-10-16 | 이중구 | 다중 도금층을 가진 반도체 리드프레임과 그 제조방법 |
| KR100419981B1 (ko) * | 2001-04-04 | 2004-03-04 | 이규한 | 반도체 실장기판의 적층 구조 |
| KR100422271B1 (ko) * | 2001-05-02 | 2004-03-10 | 이규한 | 마이크로 비지에이 방식 반도체 패키지의 빔 리드 |
| JP5334416B2 (ja) * | 2005-09-22 | 2013-11-06 | 株式会社エンプラス | 電気接触子及び電気部品用ソケット |
| USRE45924E1 (en) | 2005-09-22 | 2016-03-15 | Enplas Corporation | Electric contact and socket for electrical part |
| KR20090109289A (ko) * | 2008-04-15 | 2009-10-20 | 이규한 | 씨에스피용 반도체 실장기판 |
| JP2011146741A (ja) * | 2008-12-26 | 2011-07-28 | Furukawa Electric Co Ltd:The | 光半導体装置用リードフレーム、その製造方法および光半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5684329A (en) | 1997-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09275182A (ja) | 半導体装置用リ−ドフレ−ム | |
| US5675177A (en) | Ultra-thin noble metal coatings for electronic packaging | |
| JP2746840B2 (ja) | 集積回路パッケージとリードフレーム | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| US5436082A (en) | Protective coating combination for lead frames | |
| US5801436A (en) | Lead frame for semiconductor device and process for producing the same | |
| JP2576830B2 (ja) | リードフレーム | |
| US5958607A (en) | Lead frame for semiconductor device | |
| US6653738B2 (en) | Semiconductor device | |
| JPH04337657A (ja) | 半導体装置用リードフレーム | |
| JPH06334087A (ja) | 半導体装置用リードフレームの製造方法 | |
| JP2005019922A (ja) | 半導体パッケージ用リードフレーム | |
| JPS6243343B2 (ja) | ||
| US7268021B2 (en) | Lead frame and method of manufacturing the same | |
| JPH11111909A (ja) | 半導体装置用リードフレーム | |
| JP2781017B2 (ja) | セラミックパッケージ | |
| JPH05117898A (ja) | 半導体チツプ実装用リードフレームとその製造方法 | |
| JPH01257356A (ja) | 半導体用リードフレーム | |
| JP2858197B2 (ja) | 半導体装置用リードフレーム | |
| JPH09293817A (ja) | 電子部品 | |
| KR0183652B1 (ko) | 반도체 리드프레임 | |
| JPH11186483A (ja) | 半導体装置用リードフレーム | |
| JPH1065083A (ja) | 半導体装置用リードフレーム | |
| JP2673642B2 (ja) | リードフレーム | |
| JPH09252070A (ja) | リードフレーム、及びそれを用いた半導体装置 |