JPH09266363A - セラミック回路基板及びその製造方法 - Google Patents

セラミック回路基板及びその製造方法

Info

Publication number
JPH09266363A
JPH09266363A JP8103606A JP10360696A JPH09266363A JP H09266363 A JPH09266363 A JP H09266363A JP 8103606 A JP8103606 A JP 8103606A JP 10360696 A JP10360696 A JP 10360696A JP H09266363 A JPH09266363 A JP H09266363A
Authority
JP
Japan
Prior art keywords
alumina layer
ceramic
circuit pattern
porous alumina
sintered substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8103606A
Other languages
English (en)
Other versions
JP3780386B2 (ja
Inventor
Hideaki Araki
英明 荒木
Masashi Fukaya
昌志 深谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP10360696A priority Critical patent/JP3780386B2/ja
Priority to US08/824,095 priority patent/US5855711A/en
Priority to DE19712825A priority patent/DE19712825B4/de
Publication of JPH09266363A publication Critical patent/JPH09266363A/ja
Application granted granted Critical
Publication of JP3780386B2 publication Critical patent/JP3780386B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/10—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on aluminium oxide
    • C04B35/111—Fine ceramics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 回路パターンのファインライン化に対応で
き，かつ回路パターンの位置精度が高いセラミック回路
基板及びその製造方法を提供する。 【解決手段】 ガラスを含むセラミックグリーンシート
２０の表面に，未焼成のアルミナ層１０を積層し，これ
らを８００〜１０００℃の温度で焼成する。これによ
り，セラミックグリーンシートを焼結させてセラミック
焼結基板２となす。また，セラミック焼結基板の表面
に，多孔質アルミナ層１を形成する。多孔質アルミナ層
１の内部に上記ガラス２５を浸入させることにより多孔
質アルミナ層１をセラミック焼結基板２に対して固着さ
せる。未固着部分１０９の多孔質アルミナ層１を除去
し，次いで，多孔質アルミナ層１の固着部分１０８の表
面に回路パターン形成用のペースト３０を印刷し，加熱
する。

Description

【発明の詳細な説明】
【０００１】
【技術分野】本発明は，セラミック回路基板及びその製
造方法に関し，特にセラミック焼結基板の表面に対する
回路パターンの接着構造に関する。
【０００２】
【従来技術】従来，セラミック回路基板の小型化，高密
度化の要求に対応して多層セラミック基板が提案されて
いる。特に，最近は低導通抵抗のＡｇやＣｕ等を内層に
含む多層構造が可能な，８００〜１０００℃で焼成でき
るガラスセラミック多層基板が注目されている。
【０００３】上記セラミック回路基板を製造するに当た
っては，例えば，図１１に示すごとく，まず，複数のセ
ラミックグリーンシート９２０にビアホール９２１を穿
設する。次いで，印刷法により，ビアホール９２１内に
導体９５１を充填するとともに，セラミックグリーンシ
ート９２０の表面に回路パターン９５２を形成する。次
いで，これらを積層し，焼成することにより，セラミッ
ク焼結基板となす。
【０００４】その後，図１２に示すごとく，セラミック
焼結基板９２の表面に，回路パターン印刷用のペースト
を印刷し，再度焼成する。これにより，セラミック焼結
基板９２の表面に回路パターン９３が形成されて，セラ
ミック回路基板９が得られる。
【０００５】
【解決しようとする課題】しかしながら，上記従来のセ
ラミック回路基板の製造方法において，図１３に示すご
とく，セラミックグリーンシート９２０に，回路パター
ン印刷用のペースト９３０を印刷する場合には，セラミ
ックグリーンシート９２０はポーラスであるため，ペー
スト９３０の中に含まれる溶剤９３９を吸収する。それ
故，印刷後のダレ，ニジミが起きにくい。従って，図１
１に示すごとく，シャープでかつファインなラインの回
路パターン９５２の形成が可能である。
【０００６】一方，図１４に示すごとく，セラミック焼
結基板９２の表面に，回路パターン形成用のペースト９
３０を印刷する場合には，セラミック焼結基板９２が溶
剤を吸収しにくいものである。そのため，印刷されたペ
ースト９３０が規定寸法９５０の外方に流れだしてダレ
９３１が発生したり，表面に滲み出して広がることによ
りニジミ９３２が発生する場合がある。そのため，ファ
インラインの形成が困難である。このことは，セラミッ
ク回路基板の小型化，高密度化への障害となる。
【０００７】そこで，最表面の回路パターンも，内層の
回路パターンと同様に未焼成のセラミックグリーンシー
トに形成することが考えられる。しかし，この場合に
は，焼成時のセラミックグリーンシートの収縮ばらつき
が回路パターンの位置精度を劣化させ，回路パターンに
部品を実装する際の障壁となる。
【０００８】本発明はかかる従来の問題点に鑑み，回路
パターンのファインライン化に対応でき，かつ回路パタ
ーンの位置精度が高いセラミック回路基板及びその製造
方法を提供しようとするものである。
【０００９】
【課題の解決手段】請求項１に記載の発明は，ガラスを
含む８００〜１０００℃で焼結可能なセラミックグリー
ンシートの表面に，８００〜１０００℃で焼結しない未
焼成のアルミナを含むアルミナ層を被覆して，積層体と
なし，次いで，該積層体を８００〜１０００℃の温度で
焼成することにより，上記セラミックグリーンシートを
焼結させてセラミック焼結基板となし，かつ，上記アル
ミナ層を多孔質アルミナ層となすと共に，該多孔質アル
ミナ層の内部に上記ガラスを浸入させることにより多孔
質アルミナ層をセラミック焼結基板に対して固着させ，
次いで，上記多孔質アルミナ層のうち，セラミック焼結
基板の表面に対して固着しなかった未固着アルミナを除
去し，次いで，上記多孔質アルミナ層の表面に回路パタ
ーン形成用のペーストを印刷し，その後，上記セラミッ
ク焼結基板を加熱することにより，回路パターンを上記
多孔質アルミナ層を介してセラミック焼結基板に密着さ
せることを特徴とするセラミック回路基板の製造方法で
ある。
【００１０】上記セラミック回路基板の製造方法におい
て最も注目すべきことは，焼結後のセラミック焼結基板
の表面に，多孔質アルミナ層を介して回路パターンを形
成していることである。
【００１１】次に，上記の製造方法の作用効果について
説明する。まず，ガラスを含むセラミックグリーンシー
トと，未焼成のアルミナを含むアルミナ層とからなる積
層体を，８００〜１０００℃の温度で焼成する。これに
より，セラミックグリーンシートは焼結してセラミック
焼結基板を形成する。一方，アルミナ層は，焼結しない
で，粒子状の多数のアルミナの間隙に，多数の孔を有す
る，多孔質アルミナ層となる。
【００１２】そして，多孔質アルミナ層の多数の孔の内
部に，セラミック焼結基板に含まれるガラスが溶融して
毛細管現象により浸入する。これにより，多孔質アルミ
ナ層がセラミック焼結基板に対して固着する。
【００１３】次に，上記多孔質アルミナ層のうち，セラ
ミック焼結基板の表面に対して固着しなかった未固着部
分のアルミナを除去して，セラミック焼結基板に対して
固着した固着部分だけを残す。未固着部分のアルミナを
除去する理由は，未固着部分のアルミナはセラミック焼
結基板に固着していないため，未固着部分の表面にペー
ストを印刷して回路パターンを形成したとしても，未固
着部分がセラミック回路基板の製造中，又は使用中に破
壊して，回路パターンがセラミック焼結基板に対して密
着しないおそれがあるからである。上記未固着部分のア
ルミナ同志は焼結していないため，アルミナ層内の樹脂
等が焼成した後は，粉末状となって，容易に除去するこ
とができる。
【００１４】次に，上記固着部分の多孔質アルミナ層の
表面に，回路パターン形成用のペーストを印刷する。固
着部分の多孔質アルミナ層は，粒子状のアルミナの間の
孔に上記のごとくガラスが浸入しているが，全ての孔が
ガラスで充填されている訳ではない。そのため，ガラス
未充填部分の孔は，ペーストに含まれる溶剤を十分に吸
収する。
【００１５】そのため，ペーストを多孔質アルミナ層の
表面に印刷すると，ペースト中の溶剤を多孔質アルミナ
層が吸収して，シャープでかつファインな回路パターン
を形成することができる。
【００１６】その後，上記セラミック焼結基板を加熱す
る。これにより，回路パターン形成用のペーストに含ま
れるガラスが溶融して，多孔質アルミナ層の内部に浸入
する。そのため，ガラスの多孔質アルミナ層内への浸入
によるアンカー効果によって，回路パターンが多孔質ア
ルミナ層に対して密着する。
【００１７】このように，多孔質アルミナ層には，セラ
ミック焼結基板に含まれるガラスが浸入すると共に，そ
の反対側からは，回路パターンに含まれるガラスが浸入
する。そのため，多孔質アルミナ層とセラミック焼結基
板との間，及び多孔質アルミナ層と回路パターンとの間
の密着力が高い。
【００１８】従って，上記のごとく，シャープでファイ
ンな回路パターンを有し，かつ，セラミック焼結基板に
対する回路パターンの密着力が高い，セラミック回路基
板を製造することができる。また，焼結したセラミック
焼結基板に対して回路パターンを印刷しているため，回
路パターン形成後におけるセラミック焼結基板の収縮は
ない。そのため，正確な位置に回路パターンを形成する
ことができる。
【００１９】次に，アルミナ層としては，請求項２に記
載のように，アルミナシートを用いることができる。ま
た，アルミナ層としては，請求項３に記載のように，ア
ルミナペーストを印刷，乾燥させたものを用いることも
できる。
【００２０】次に，請求項４に記載のように，多孔質ア
ルミナ層における未固着アルミナを除去した後の，回路
パターン形成用のペースト印刷時における多孔質アルミ
ナ層の厚みは，１０μｍ以下であることが好ましい。１
０μｍを越える場合には，セラミック焼結基板と回路パ
ターンとの密着強度が低下するおそれがある。
【００２１】更に，上記多孔質アルミナ層の厚みは３μ
ｍ未満であることが好ましい。これにより，上記両者の
密着強度が一層高くなる。また，上記多孔質アルミナ層
の厚みの下限は０．５μｍであることが好ましい。一
方，０．５μｍ未満の場合には，多孔質アルミナ層が溶
剤を十分に吸収できず，ファインでシャープな回路パタ
ーンの形成が困難となるおそれがある。
【００２２】また，請求項５に記載のように，上記回路
パターン形成用のペーストは，ガラスフリットを有する
ことが好ましい。これにより，ペースト印刷後の加熱に
よって，ペースト内のガラスが溶融して多孔質アルミナ
層の孔に浸入する。これにより，回路パターンとセラミ
ック焼結基板との密着力が更に向上する。
【００２３】また，多孔質アルミナ層の未固着部分を除
去した後には，多孔質アルミナ層の表面平滑性を得るた
め，バフ研磨等を行うことが好ましい。また，上記回路
パターン形成用のペーストは，例えば，導体，抵抗体，
又はガラスからなる固形成分をバインダー及び溶剤と混
合したものである。導体としては，例えば，Ａｕ，Ａｇ
Ｐｄ，ＡｇＰｔ，Ａｇ等の導体に少量のガラスと混合し
たものを用いる。また，上記抵抗体としては，例えば，
酸化ルテニウムとガラスとを混合したものを用いる。ま
た，上記セラミック焼結基板の加熱は，例えば，通常の
厚膜焼成温度で行い，導体，抵抗体は８００〜９００
℃，ガラスは５００〜９００℃である。
【００２４】次に，上記の製造方法により製造したセラ
ミック回路基板としては，例えば，請求項６に記載のよ
うに，ガラスを含むセラミック焼結基板と，該セラミッ
ク焼結基板の表面に設けた回路パターンとを有するセラ
ミック回路基板において，上記セラミック焼結基板と回
路パターンとの間には，多孔質アルミナ層が形成されて
おり，上記多孔質アルミナ層の内部には，上記回路パタ
ーンに含まれるガラスと，セラミック焼結基板に含まれ
るガラスとが浸入していることを特徴とするセラミック
回路基板がある。
【００２５】上記セラミック回路基板によれば，多孔質
アルミナ層の内部には，セラミック焼結基板に含まれる
ガラスが浸入すると共に，その反対側からは，回路パタ
ーンに含まれるガラスが浸入する。そのため，多孔質ア
ルミナ層とセラミック焼結基板との間，及び多孔質アル
ミナ層と回路パターンとの間の密着力が高い。また，多
孔質アルミナ層が回路パターン形成用のペーストの中の
溶剤を吸収するため，シャープで，かつニジミ及びダレ
のない回路パターンを形成できる。そのため，回路パタ
ーンがファイン（細く，精密）で，精度も高い。
【００２６】また，請求項７に記載のように，上記セラ
ミック回路基板において，多孔質アルミナ層の厚みは１
０μｍ以下であることが好ましい。１０μｍを越える場
合には，セラミック焼結基板と回路パターンとの密着力
が低下するおそれがある。更に，密着強度を更に高める
ため，多孔質アルミナ層の厚みは３μｍ以下であること
が好ましい。一方，多孔質アルミナ層の厚みは，０．５
μｍ以上であることが好ましい。これにより，更にファ
インでシャープな回路パターンを形成できる。
【００２７】
【発明の実施の形態】
実施形態例１ 本発明の実施形態例にかかるセラミック回路基板につい
て，図１〜図１０を用いて説明する。本例のセラミック
回路基板７は，図１に示すごとく，ガラスを含むセラミ
ック焼結基板２と，その表面に設けた回路パターン３と
を有する。セラミック焼結基板２と回路パターン３との
間には，厚み１０μｍ以下の多孔性の多孔質アルミナ層
１が形成されている。
【００２８】図２に示すごとく，多孔質アルミナ層１の
内部には，セラミック焼結基板２に含まれるガラス２５
が浸入している。また，その反対側からは，多孔質アル
ミナ層１の内部に，回路パターン３に含まれるガラス３
５が浸入している。セラミック焼結基板２の内部には，
内層の回路パターン５２と，導体５１を充填してなるバ
イアホール２１とを設けている。
【００２９】次に，上記セラミック回路基板の製造方法
の概要について，図３を用いて説明する。まず，図３
（ａ）に示すごとく，ガラスを含むセラミックグリーン
シート２０の表面に，未焼成のアルミナを含むアルミナ
層１０を被覆して，積層体２００となす。アルミナ層１
０としては，アルミナシートを用いる。
【００３０】次いで，積層体２００を９００℃の温度で
焼成する。これにより，図３（ｂ）に示すごとく，セラ
ミックグリーンシートを焼結させてセラミック焼結基板
２となす。また，上記アルミナ層を多孔質アルミナ層１
となすと共に，多孔質アルミナ層１の内部に，セラミッ
ク焼結基板２の内部に含まれるガラス２５を浸入させる
ことにより，多孔質アルミナ層１をセラミック焼結基板
２に対して固着させる。
【００３１】次いで，図３（ｃ）に示すごとく，多孔質
アルミナ層１のうち，セラミック焼結基板２の表面に対
して固着しなかった未固着のアルミナ１００からなる未
固着部分１０９を除去する。これにより，セラミック焼
結基板２の表面に固着した多孔質アルミナ層１の固着部
分１０８を残す。
【００３２】次いで，図３（ｄ）に示すごとく，セラミ
ック焼結基板２に対して固着した多孔質アルミナ層１の
表面に，回路パターン形成用のペースト３０を印刷す
る。その後，セラミック焼結基板を加熱することによ
り，図３（ｅ）に示すごとく，回路パターン３を多孔質
アルミナ層１を介してセラミック焼結基板２に密着させ
る。以下，これを詳細に説明する。
【００３３】まず，ＣａＯ−Ａｌ2 Ｏ3 ─ＳｉＯ2 ─Ｂ
2 Ｏ3 系ガラス６０重量％とアルミナ４０重量％とを混
合してなる固形成分に，バインダー，可塑剤，溶剤を加
えて混練し，これをドクターブレード法により成形し，
厚み０．３ｍｍのセラミックグリーンシートを得た。
【００３４】次に，図４に示すごとく，セラミックグリ
ーンシート２０に，ビアホール２１を穿設した。次い
で，印刷法により，ビアホール２１内に導体５１を充填
した。次いで，印刷法により，セラミックグリーンシー
ト２０の表面に，内層回路となる回路パターン５２を形
成した。導体５１，回路パターン５２は，Ａｇ導体を用
いた。次いで，図５に示すごとく，上記セラミックグリ
ーンシート２０を積層した。
【００３５】また，アルミナ粉末９０重量％以上を含む
固形成分に，バインダー，可塑剤，溶剤を加えて混練
し，これをドクターブレード法により，厚み０．３ｍｍ
のアルミナ層に成形した。
【００３６】次いで，図６に示すごとく，積層したセラ
ミックグリーンシート２０の表裏両面に，アルミナ層１
０としてのアルミナシートを各１枚ずつ被覆して積層体
２００とした。次いで，この積層体２００を，１００
℃，１００ｋｇ／ｃｍ2 で熱圧着した。次いで，積層体
２００を，空気中，９００℃，２０分間の条件で焼成し
た。
【００３７】これにより，図７に示すごとく，セラミッ
クグリーンシートが焼結して，セラミック焼結基板２と
なった。また，アルミナ層１０の内部には，アルミナ１
００の間隙に多数の孔１９が形成された。そして，多孔
質アルミナ層１の内部の孔１９には，セラミック焼結基
板２に含まれるガラス２５が浸入して，セラミック焼結
基板２に対して多孔質アルミナ層１の下部が固着して，
固着部分１０８を形成した。一方，多孔質アルミナ層１
の上部は，ガラスの浸入がなく，セラミック焼結基板に
は固着しない未固着部分１０９を形成した。
【００３８】次いで，図７，図８に示すごとく，多孔質
アルミナ層１の未固着部分１０９を手で剥離した。更
に，バフ研磨にて，多孔質アルミナ層１の固着部分１０
８の表面を平滑とした。残された固着部分１０８の多孔
質アルミナ層１の厚みは，約２μｍであった。
【００３９】次いで，図９，図１０に示すごとく，多孔
質アルミナ層１の表面に，回路パターン形成用のペース
ト３０を印刷した。このペースト３０には，図１０に示
すごとく，Ａｕ導体３１及びガラスフリット３５０が含
まれている。ペースト３０の印刷幅は２００μｍであ
り，隣接するペーストラインの間隔は１２０μｍとし
た。次いで，上記Ａｕを含むペースト３０とは別に，更
に，ペースト３０の表面に，Ａｇ，Ｐｄを含むペースト
を印刷した。
【００４０】次いで，これらを，空気中，９００℃，１
０分間の条件で加熱した。これにより，図１に示すごと
く，上記ペーストラインより回路パターン３が形成され
た。また，図２に示すごとく，回路パターン３に含まれ
るガラスフリットが溶融し，その溶融したガラス３５
が，多孔質アルミナ層１における孔１９に浸入し，アン
カー効果により密着した。これにより，回路パターン３
が多孔質アルミナ層１を介してセラミック焼結基板２に
固着したセラミック回路基板７を得た。
【００４１】実施形態例２ 本例のセラミック回路基板の製造方法においては，アル
ミナシートの代わりに，アルミナペーストをアルミナ層
として用いた点が，実施形態例１と相違する。アルミナ
ペーストは，アルミナ粉末９０重量％以上を含む固形成
分に，バインダー，可塑剤，溶剤を加えて混練し，ペー
スト状にしたものである。このアルミナペーストは，セ
ラミックグリーンシートの表面に印刷し，乾燥させて，
厚み７〜１０μｍのアルミナ層を形成した。
【００４２】次いで，これを，焼成し，アルミナシート
を焼結させるとともに，アルミナペーストを多孔質アル
ミナ層となした。次いで，多孔質アルミナ層のうち，セ
ラミック焼結基板に未固着のアルミナを除去した。残っ
た固着部分の多孔質アルミナ層の厚みは，約３μｍ以下
であった。次いで，固着部分の多孔質アルミナ層の表面
に，回路パターン形成用のペーストを塗布し，加熱し
て，本例のセラミック回路基板を得た。その他，実施形
態例１と同様である。
【００４３】（比較例）本例においては，アルミナ層を
用いることなくセラミック回路基板を製造した。即ち，
セラミック焼結基板の表面に直接回路パターン形成用の
ペーストを印刷し，加熱して，セラミック回路基板を製
造した。その他は，実施形態例１と同様である。
【００４４】（実験例）本例においては，上記実施形態
例１，２，比較例にかかるセラミック回路基板につい
て，その回路パターンの線幅，線間隔，ワイヤーボンデ
ィング性，半田濡れ性，及び密着性について測定した。
上述のように，回路パターンのＡｕ線幅の設計値は，２
００μｍであり，線間隔の設計値は１２０μｍとした。
【００４５】また，Ａｕ回路パターンに対するワイヤー
ボンディング性（以下，Ｗ／Ｂ性という。）は，回路パ
ターンの表面にＡｕ線（直径２５μｍ）をＵＳＴＣの方
法により接合した。その接合状態をテンションゲージに
より評価した。そして，４ｇ以上の場合を「良好」と
し，４ｇ未満又は接合部からのワイヤーの剥がれが発生
した場合を「不良」と判断した。
【００４６】回路パターンの半田濡れ性の測定に当たっ
ては，ＡｇＰｄからなる回路パターンの表面をロジン系
フラックスにより被覆し，その後，錫６０重量％─鉛４
０重量％の半田を印刷して，２３０℃，５秒間加熱し，
半田付けを行った。半田付け状態は，光学顕微鏡（×１
０）により観察した。そして，９０％以上の漏れが生じ
た場合を「良好」とし，９０％未満の漏れの場合を「不
良」と判断した。
【００４７】回路パターンのセラミック焼結基板に対す
る密着強度は，半田付けピール法により測定した。この
方法を行なうに当たり，大きさ２ｍｍ×２ｍｍのＡｇＰ
ｄからなる回路パターンを有するセラミック回路基板
を，本例の方法により製造する。そして，ワイヤー（直
径０．６ｍｍの軟銅線）を半田付けし，測定機に取付け
て９０°の方向に引っ張り，剥離する。この剥離時の荷
重を回路パターンの面積により割った商（ｋｇ／ｍ
ｍ2 ）を密着強度とした。これらの測定のｎ数は，２０
回である。上記の測定結果を表１に示した。
【００４８】同表より知られるように，実施形態例１，
２における，印刷時の回路パターン形成用ペーストの線
幅，線間隔は，比較例に比べて，誤差が少なかった。ま
た，実施形態例１，２の場合には，ラインにダレ及びニ
ジミが少なく，シャープな印刷が可能であった。また，
回路パターンのＷ／Ｂ性，半田濡れ性，密着強度につい
ては，いずれもほぼ同様の結果であった。
【００４９】このように，実施形態例１，２においてシ
ャープな印刷ラインの形成が可能な理由は，図１０に示
すごとく，多孔質アルミナ層１が，多数の粒子状のアル
ミナ１００とその間隙に形成された多数の孔１９とより
なるため，その表面に回路パターン形成用のペースト３
０を印刷すると，孔１９内に，ペースト３０内の溶剤３
９が十分に吸収されるためであると考えられる。
【００５０】また，図３（ｂ），図７に示すごとく，セ
ラミックグリーンシート２０を焼成すると，その中のガ
ラス２５が溶融して，多孔質アルミナ層１の孔１９の中
に浸入する。その後，図３（ｅ），図２に示すごとく，
回路パターン形成用ペーストの塗布後にセラミック焼結
基板２を加熱すると，回路パターン３のガラス３５が溶
融して，多孔質アルミナ層１の内部に浸入する。そのた
め，ガラス３５の多孔質アルミナ層１内への浸入による
アンカー効果によって，回路パターン３が多孔質アルミ
ナ層２に対して密着する。従って，多孔質アルミナ層１
とセラミック焼結基板２との間，及び多孔質アルミナ層
１と回路パターン３との間の密着力が高い。
【００５１】上記のごとく，シャープでファインな回路
パターンを有し，かつ，セラミック焼結基板に対する回
路パターンの密着力が高い，セラミック回路基板を製造
することができる。
【００５２】
【表１】
【００５３】
【発明の効果】本発明によれば，回路パターンのファイ
ンライン化に対応でき，かつ回路パターンの位置精度が
高いセラミック回路基板及びその製造方法を提供するこ
とができる。
【図面の簡単な説明】
【図１】実施形態例１における，セラミック回路基板の
断面図。
【図２】実施形態例１における，セラミック回路基板の
表面付近の断面図。
【図３】実施形態例１のセラミック回路基板の製造方法
の概要を示す説明図。
【図４】実施形態例１における，セラミックグリーンシ
ートの断面図。
【図５】実施形態例１における，積層したセラミックグ
リーンシートの断面図。
【図６】実施形態例１における，アルミナ層によりセラ
ミックグリーンシートの表面を被覆してなる積層体の断
面図。
【図７】実施形態例１における，焼成後のセラミック焼
結基板及び多孔質アルミナ層の断面図。
【図８】実施形態例１における，固着した多孔質アルミ
ナ層を有するセラミック焼結基板の断面図。
【図９】実施形態例１における，回路パターン形成用の
ペーストを印刷した後の，セラミック焼結基板の表面付
近の断面図。
【図１０】実施形態例１における，多孔質アルミナ層の
表面に回路パターン形成用のペーストを印刷したセラミ
ック焼結基板の断面図。
【図１１】従来例における，セラミック回路基板の製造
方法を示す説明図。
【図１２】従来例における，セラミック回路基板の断面
図。
【図１３】従来例における，回路パターン形成用のペー
ストを表面に印刷したセラミックグリーンシートの断面
図。
【図１４】従来例における問題点を示す説明図。
【符号の説明】 １．．．多孔質アルミナ層， １０．．．アルミナ層， １００．．．アルミナ， １０８．．．固着部分， １０９．．．未固着部分， ２．．．セラミック焼結基板， ２０．．．セラミックグリーンシート， ２００．．．積層体， ２５，３５．．．ガラス， ３，５２．．．回路パターン， ３０．．．回路パターン形成用のペースト， ３９．．．溶剤， ７．．．セラミック回路基板，
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｔ Ｎ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ガラスを含む８００〜１０００℃で焼結
    可能なセラミックグリーンシートの表面に，８００〜１
    ０００℃で焼結しない未焼成のアルミナを含むアルミナ
    層を被覆して，積層体となし，次いで，該積層体を８０
    ０〜１０００℃の温度で焼成することにより，上記セラ
    ミックグリーンシートを焼結させてセラミック焼結基板
    となし，かつ，上記アルミナ層を多孔質アルミナ層とな
    すと共に，該多孔質アルミナ層の内部に上記ガラスを浸
    入させることにより多孔質アルミナ層をセラミック焼結
    基板に対して固着させ，次いで，上記多孔質アルミナ層
    のうち，セラミック焼結基板の表面に対して固着しなか
    った未固着アルミナを除去し，次いで，上記多孔質アル
    ミナ層の表面に回路パターン形成用のペーストを印刷
    し，その後，上記セラミック焼結基板を加熱することに
    より，回路パターンを上記多孔質アルミナ層を介してセ
    ラミック焼結基板に密着させることを特徴とするセラミ
    ック回路基板の製造方法。
  2. 【請求項２】 請求項１において，上記アルミナ層は，
    アルミナシートであることを特徴とするセラミック回路
    基板の製造方法。
  3. 【請求項３】 請求項１において，上記アルミナ層は，
    アルミナペーストを印刷，乾燥させたものであることを
    特徴とするセラミック回路基板の製造方法。
  4. 【請求項４】 請求項１〜３のいずれか一項において，
    多孔質アルミナ層における未固着アルミナを除去した後
    の，回路パターン形成用のペースト印刷時における多孔
    質アルミナ層の厚みは，１０μｍ以下であることを特徴
    とするセラミック回路基板の製造方法。
  5. 【請求項５】 請求項１〜４のいずれか一項において，
    上記回路パターン形成用のペーストは，ガラスフリット
    を含有していることを特徴とするセラミック回路基板の
    製造方法。
  6. 【請求項６】 ガラスを含むセラミック焼結基板と，該
    セラミック焼結基板の表面に設けた回路パターンとを有
    するセラミック回路基板において，上記セラミック焼結
    基板と回路パターンとの間には，多孔質アルミナ層が形
    成されており，上記多孔質アルミナ層の内部には，上記
    回路パターンに含まれるガラスと，セラミック焼結基板
    に含まれるガラスとが浸入していることを特徴とするセ
    ラミック回路基板。
  7. 【請求項７】 請求項６において，上記多孔質アルミナ
    層の厚みは，１０μｍ以下であることを特徴とするセラ
    ミック回路基板。
JP10360696A 1996-03-28 1996-03-28 セラミック回路基板及びその製造方法 Expired - Lifetime JP3780386B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10360696A JP3780386B2 (ja) 1996-03-28 1996-03-28 セラミック回路基板及びその製造方法
US08/824,095 US5855711A (en) 1996-03-28 1997-03-25 Method of producing a ceramic circuit substrate
DE19712825A DE19712825B4 (de) 1996-03-28 1997-03-26 Verfahren zur Herstellung eines Keramik-Leitersubstrates sowie Keramik-Leitersubstrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10360696A JP3780386B2 (ja) 1996-03-28 1996-03-28 セラミック回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09266363A true JPH09266363A (ja) 1997-10-07
JP3780386B2 JP3780386B2 (ja) 2006-05-31

Family

ID=14358440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10360696A Expired - Lifetime JP3780386B2 (ja) 1996-03-28 1996-03-28 セラミック回路基板及びその製造方法

Country Status (3)

Country Link
US (1) US5855711A (ja)
JP (1) JP3780386B2 (ja)
DE (1) DE19712825B4 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579392B1 (en) 1999-10-28 2003-06-17 Murata Manufacturing Co. Ltd Composite laminate and method for manufacturing the same
JP2005501795A (ja) * 2001-09-14 2005-01-20 エプコス　アクチエンゲゼルシャフト セラミック基板の製造方法及びセラミック基板
WO2005039263A1 (ja) 2003-10-17 2005-04-28 Hitachi Metals, Ltd. 多層セラミック基板及びその製造方法並びにこれを用いた電子機器
JP2008227222A (ja) * 2007-03-14 2008-09-25 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2009088460A (ja) * 2007-09-28 2009-04-23 Samsung Electro-Mechanics Co Ltd 回路パターン形成方法
WO2009119199A1 (ja) * 2008-03-28 2009-10-01 株式会社村田製作所 多層セラミック基板の製造方法および複合シート
US7799156B2 (en) 2008-03-03 2010-09-21 Murata Manufacturing Co., Ltd. Method for manufacturing ceramic substrate and ceramic substrate
KR20180073727A (ko) * 2016-12-22 2018-07-03 한국세라믹기술원 단열 기판의 제조방법 및 그 단열 기판
JP2023049306A (ja) * 2021-09-29 2023-04-10 日本電気硝子株式会社 ガラスセラミック誘電体材料、焼結体、焼結体の製造方法及び高周波用回路部材

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709749B1 (en) * 1995-06-06 2004-03-23 Lamina Ceramics, Inc. Method for the reduction of lateral shrinkage in multilayer circuit boards on a substrate
US6399230B1 (en) * 1997-03-06 2002-06-04 Sarnoff Corporation Multilayer ceramic circuit boards with embedded resistors
JP3601671B2 (ja) * 1998-04-28 2004-12-15 株式会社村田製作所 複合積層体の製造方法
US6228196B1 (en) * 1998-06-05 2001-05-08 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
JP3656484B2 (ja) * 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
JP3687484B2 (ja) * 1999-06-16 2005-08-24 株式会社村田製作所 セラミック基板の製造方法および未焼成セラミック基板
JP3646587B2 (ja) * 1999-10-27 2005-05-11 株式会社村田製作所 多層セラミック基板およびその製造方法
JP3633435B2 (ja) * 2000-04-10 2005-03-30 株式会社村田製作所 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
JP3818030B2 (ja) * 2000-07-21 2006-09-06 株式会社村田製作所 多層基板の製造方法
JP2002084065A (ja) * 2000-09-07 2002-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
JP3669255B2 (ja) * 2000-09-19 2005-07-06 株式会社村田製作所 セラミック多層基板の製造方法および未焼成セラミック積層体
JP2003110238A (ja) * 2001-09-28 2003-04-11 Murata Mfg Co Ltd ガラスセラミック多層基板の製造方法
DE10150715A1 (de) * 2001-10-13 2003-04-30 Bosch Gmbh Robert Grüner keramischer Einsatzkörper, keramischer Einsatzkörper, keramischer Grünkörper oder Grünkörperverbund und damit hergestellter keramischer Schichtverbund
US7222419B2 (en) * 2001-12-19 2007-05-29 Chung-Shan Institute Of Science And Technology Method of fabricating a ceramic substrate with a thermal conductive plug of a multi-chip package
JP2003332749A (ja) * 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
JP2003246680A (ja) * 2002-02-26 2003-09-02 Murata Mfg Co Ltd 多層セラミック基板の製造方法
US6911941B2 (en) * 2003-06-19 2005-06-28 Harris Corporation Dielectric substrate with selectively controlled effective permittivity and loss tangent
JP2005268692A (ja) * 2004-03-22 2005-09-29 Mitsubishi Electric Corp 多層基板の製造方法
TWI311451B (en) * 2005-11-30 2009-06-21 Murata Manufacturing Co Ceramic substrate, electronic device, and manufacturing method of ceramic substrate
US7901761B1 (en) * 2006-04-17 2011-03-08 Alfred E. Mann Foundation For Scientific Research Hermetic vias utilizing metal-metal oxides
US7875810B2 (en) * 2006-12-08 2011-01-25 Ngk Spark Plug Co., Ltd. Electronic component-inspection wiring board and method of manufacturing the same
US7749592B2 (en) * 2007-02-06 2010-07-06 Tdk Corpoation Multilayer ceramic substrate
WO2008132913A1 (ja) * 2007-04-20 2008-11-06 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法ならびに電子部品
WO2009002355A1 (en) * 2007-06-25 2008-12-31 Second Sight Medical Products, Inc. Method for providing hermetic electrical feedthrough
US20110089967A1 (en) * 2008-04-21 2011-04-21 Sanghee Kim Mems probe card and manufacturing method thereof
KR100997989B1 (ko) * 2008-08-28 2010-12-03 삼성전기주식회사 다층 세라믹 기판
DE102009035971B4 (de) * 2009-08-04 2013-01-17 Heraeus Precious Metals Gmbh & Co. Kg Elektrische Durchführung für eine medizinisch implantierbare Vorrichtung
DE102009035972B4 (de) 2009-08-04 2011-11-17 W.C. Heraeus Gmbh Cermethaltige Durchführung für eine medizinisch implantierbare Vorrichtung
DE102010006689B4 (de) 2010-02-02 2013-04-18 Heraeus Precious Metals Gmbh & Co. Kg Verfahren zum Herstellen einer elektrischen Durchführung, elektrische Durchführung sowie implantierbare Vorrichtung
DE102010006690B4 (de) 2010-02-02 2013-03-28 Heraeus Precious Metals Gmbh & Co. Kg Verfahren zum Herstellen einer elektrischen Durchführung, elektrische Durchführung sowie implantierbare Vorrichtung
JP5905962B2 (ja) * 2012-06-21 2016-04-20 京セラ株式会社 回路基板およびこれを備える電子装置
US9478959B2 (en) 2013-03-14 2016-10-25 Heraeus Deutschland GmbH & Co. KG Laser welding a feedthrough
US9431801B2 (en) 2013-05-24 2016-08-30 Heraeus Deutschland GmbH & Co. KG Method of coupling a feedthrough assembly for an implantable medical device
US9403023B2 (en) 2013-08-07 2016-08-02 Heraeus Deutschland GmbH & Co. KG Method of forming feedthrough with integrated brazeless ferrule
US9610452B2 (en) 2013-12-12 2017-04-04 Heraeus Deutschland GmbH & Co. KG Direct integration of feedthrough to implantable medical device housing by sintering
US9610451B2 (en) 2013-12-12 2017-04-04 Heraeus Deutschland GmbH & Co. KG Direct integration of feedthrough to implantable medical device housing using a gold alloy
US9504841B2 (en) 2013-12-12 2016-11-29 Heraeus Deutschland GmbH & Co. KG Direct integration of feedthrough to implantable medical device housing with ultrasonic welding
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
JP6624282B2 (ja) 2016-04-28 2019-12-25 株式会社村田製作所 多層セラミック基板
CN109565939B (zh) * 2016-08-22 2022-04-05 株式会社村田制作所 陶瓷基板和电子部件内置模块
EP4226968B1 (en) 2020-02-21 2025-04-30 Heraeus Medical Components, LLC Ferrule for non-planar medical device housing
EP4230258B1 (en) 2020-02-21 2025-06-04 Heraeus Medical Components, LLC Ferrule with strain relief spacer for implantable medical device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130067A (en) * 1986-05-02 1992-07-14 International Business Machines Corporation Method and means for co-sintering ceramic/metal mlc substrates
US5085720A (en) * 1990-01-18 1992-02-04 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
US5254191A (en) * 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
US5370855A (en) * 1991-11-25 1994-12-06 Gruen; Dieter M. Conversion of fullerenes to diamond
US5370759A (en) * 1992-05-20 1994-12-06 Matsushita Electric Industrial Co., Ltd. Method for producing multilayered ceramic substrate
US5470412A (en) * 1992-07-30 1995-11-28 Sumitomo Metal Ceramics Inc. Process for producing a circuit substrate
US5456778A (en) * 1992-08-21 1995-10-10 Sumitomo Metal Ceramics Inc. Method of fabricating ceramic circuit substrate

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579392B1 (en) 1999-10-28 2003-06-17 Murata Manufacturing Co. Ltd Composite laminate and method for manufacturing the same
JP2005501795A (ja) * 2001-09-14 2005-01-20 エプコス　アクチエンゲゼルシャフト セラミック基板の製造方法及びセラミック基板
WO2005039263A1 (ja) 2003-10-17 2005-04-28 Hitachi Metals, Ltd. 多層セラミック基板及びその製造方法並びにこれを用いた電子機器
JP2008227222A (ja) * 2007-03-14 2008-09-25 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2009088460A (ja) * 2007-09-28 2009-04-23 Samsung Electro-Mechanics Co Ltd 回路パターン形成方法
US7799156B2 (en) 2008-03-03 2010-09-21 Murata Manufacturing Co., Ltd. Method for manufacturing ceramic substrate and ceramic substrate
WO2009119199A1 (ja) * 2008-03-28 2009-10-01 株式会社村田製作所 多層セラミック基板の製造方法および複合シート
US8585842B2 (en) 2008-03-28 2013-11-19 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer ceramic substrate and composite sheet
KR20180073727A (ko) * 2016-12-22 2018-07-03 한국세라믹기술원 단열 기판의 제조방법 및 그 단열 기판
JP2023049306A (ja) * 2021-09-29 2023-04-10 日本電気硝子株式会社 ガラスセラミック誘電体材料、焼結体、焼結体の製造方法及び高周波用回路部材

Also Published As

Publication number Publication date
US5855711A (en) 1999-01-05
DE19712825A1 (de) 1997-10-30
DE19712825B4 (de) 2010-04-01
JP3780386B2 (ja) 2006-05-31

Similar Documents

Publication Publication Date Title
JP3780386B2 (ja) セラミック回路基板及びその製造方法
JPH06224560A (ja) セラミック多層配線基板
JP2001307547A (ja) 導電性組成物およびそれを用いた印刷回路板
JP2004047856A (ja) 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
EP1178713B1 (en) Multilayered board and method for fabricating the same
JP2000048640A (ja) 低温銅導体ペースト，並びに導体組成物及びその製造方法
JPH06224556A (ja) 低温焼成多層基板
JP3686687B2 (ja) 低温焼成セラミック回路基板
JP3258231B2 (ja) セラミック回路基板およびその製造方法
JPH06334351A (ja) 導体ペーストおよびそれを用いたセラミック多層配線基板
JP3666308B2 (ja) 導電性ペーストおよびセラミック電子部品
JP3064047B2 (ja) 多層セラミック回路基板
JP2681328B2 (ja) 回路基板の製造方法
JPH09307205A (ja) 低温焼成セラミック基板
JPH11186727A (ja) 配線基板およびその製造方法
JP2010232257A (ja) 多層配線基板
JP3152873B2 (ja) 低温焼成回路基板
JP2000049431A (ja) セラミック回路基板
JP2506281B2 (ja) 低温焼結多層基板
JP2515165B2 (ja) 多層配線基板の製造方法
JPS58130590A (ja) セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドｉｃ
JP3905991B2 (ja) ガラスセラミック配線基板
JPS6318356B2 (ja)
JPH0722221B2 (ja) セラミツクス回路基板の製造方法
JPH0677665A (ja) 多層回路基板及びその製法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060220

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090317

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120317

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120317

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140317

Year of fee payment: 8

EXPY Cancellation because of completion of term