JPH09266430A - 積層フィルタ - Google Patents

積層フィルタ

Info

Publication number
JPH09266430A
JPH09266430A JP8074431A JP7443196A JPH09266430A JP H09266430 A JPH09266430 A JP H09266430A JP 8074431 A JP8074431 A JP 8074431A JP 7443196 A JP7443196 A JP 7443196A JP H09266430 A JPH09266430 A JP H09266430A
Authority
JP
Japan
Prior art keywords
conductor patterns
resonance peak
capacitance
attenuation
substantially rectangular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8074431A
Other languages
English (en)
Inventor
Eishin Matsuoka
永真 松岡
Hiroshi Hayashi
洋志 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP8074431A priority Critical patent/JPH09266430A/ja
Publication of JPH09266430A publication Critical patent/JPH09266430A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 共振ピークの減衰深さをコントロールするの
は容易ではなく、複数の前記共振ピークの減衰深さを十
分に深くして優れたフィルタ特性を発揮させることは困
難であった。 【解決手段】 複数の誘電体を挟んで対向する複数層の
コイル状の導体パターン31〜34が接続されてインダ
クタンス部が形成されると共に、コイル状の導体パター
ン31〜34間に浮遊容量が形成されて減衰特性におけ
る並列共振ピークが形成される一方、複数の高誘電体2
1〜23と高誘電体21〜23を挟んで対向する複数層
の略矩形形状の導体パターン35A〜35D、37A〜
37Cによりキャパシタンス部が形成されると共に、略
矩形形状の導体パターン35A〜35C、37A〜37
C及び略矩形形状の導体パターン35A〜35C、37
A〜37Cに接続された引き出し電極36A、36Bに
よりインダクタンス成分が形成されて減衰特性における
直列共振ピークが形成されることを特徴とする積層フィ
ルタ1の提供。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は積層フィルタに関
し、より詳細にはキャパシタンス(C)とインダクタン
ス(L)とが1素子内に形成された積層フィルタに関す
る。
【0002】
【従来の技術】インダクタンスとキャパシタンスとを直
列共振接続させた回路が誘電体板上に形成された積層フ
ィルタとしては、従来より種々の構成のものが使用され
ている。
【0003】図6は特開平6ー163321号公報に開
示された高周波LCフィルタを示した模式的分解斜視図
である。
【0004】図中51〜58は誘電体板を示しており、
誘電体板51は保護層として機能するようになってお
り、誘電体板52〜54は、その上面にインダクタンス
(L)を構成する導体パターン(コイルパターン)59
が形成されたコイル部となっている。また、誘電体板5
6〜58は、その上面にキャパシタンス(C)を構成す
る導体パターン(コンデンサ電極パターン60又はグラ
ンド電極パターン61)が形成されたコンデンサ部とな
っている。コイル部とコンデンサ部とは積層方向におい
て向かい合った位置に配置されており、前記コイル部と
前記コンデンサ部との間に位置する誘電体板55はスペ
ーサ層として機能するようになっている。各導体パター
ン59間及び導体パターン59とコンデンサ電極パター
ン60との間はビア(図示せず)により接続されてお
り、コイルパターン59とコンデンサ電極パターン60
及びグランド電極パターン61の所定の端部59a〜6
1aが図示しない側面電極に接続されている。
【0005】上記した高周波LCフィルタによれば、下
側(マザーボードへの実装面側)にコンデンサ部を配置
し、その上側にコイル部を配置した構造(上下にLとC
を配置した構造)とすることにより、小型化及びSMD
化を図っている。
【0006】しかしながら近年、幅広い周波数帯域にお
いてフィルタ特性を発揮するフィルタが要求されてきて
おり、上記した高周波LCフィルタではその減衰特性が
図7に示すように一つの頂点を有する単純な減衰曲線に
よって示されるため、広帯域用として使用することはで
きないという問題があった。
【0007】特開平4ー207707号公報には広帯域
用LCフィルタが提案されている。図8(a)は上記L
Cフィルタを示した模式的分解斜視図であり、(b)は
その等価回路図である。
【0008】図中70〜75は符合の若い順に上から配
置された絶縁体板を示しており、絶縁体板72、73間
には絶縁体板70〜75よりも一回り小さい誘電体板7
6が介装されている。また、絶縁体板71上には側面7
1a方向に延びた帯状の信号回路77が、絶縁体板72
上にはスパイラル形状のインダクタ導体78が形成され
ており、同じく絶縁体板75上には側面75a方向に延
びた帯状の信号回路79が、絶縁体板74上にはスパイ
ラル形状のインダクタ導体80が形成されている。さら
に絶縁体板73上には前面73c方向に延びた帯状の導
体回路81及び上面73bの周辺部を残した矩形形状の
コンデンサ用導体82が形成されており、誘電体板76
上には背面76d方向に延びた帯状の導体回路83及び
上面76bの周辺部を残した矩形形状のコンデンサ用導
体84が形成されている。
【0009】絶縁体板70〜75の両側面70a〜75
aには入出力端子85が形成され、絶縁体板70〜75
の前面70c〜75c及び背面70d〜75dにはアー
ス端子86が形成されている。
【0010】このように構成されたLCフィルタにおい
ては、誘電体板76を挟んで対向する平板状のコンデン
サ用導体82、84によりキャパシタンス(C)が形成
され、かつその上下両側に設けられたスパイラル形状の
インダクタ導体78、80によりインダクタンス(L)
が形成されており、この間に発生する浮遊容量が積極的
に利用されることにより、2つ以上の減衰極(共振ピー
ク)が形成され、減衰帯域を広くすることができるよう
になっている。
【0011】
【発明が解決しようとする課題】しかしながら図8に示
した上記のLCフィルタにおいても、Q値(共振の鋭さ
を表わす量)すなわち共振ピークの減衰深さをコントロ
ールするのは容易ではなく、複数の前記共振ピークの減
衰深さを十分に深くして優れたフィルタ特性を発揮させ
ることは困難であるといった課題があった。
【0012】本発明は上記このような課題に鑑みなされ
たものであり、複数の共振ピークの減衰深さを容易にコ
ントロールすることができ、少なくとも2つの共振ピー
クの減衰深さを十分に深くして、広い減衰帯域全体にお
いて優れたフィルタ特性を発揮させることができる積層
フィルタを提供することを目的としている。
【0013】
【課題を解決するための手段及びその効果】上記課題を
解決するために本発明に係る積層フィルタは、複数の誘
電体を挟んで対向する複数層のコイル状の導体パターン
が接続されてインダクタンス部が形成されると共に、前
記コイル状の導体パターン間に浮遊容量が形成されて減
衰特性における並列共振ピークが形成される一方、複数
の高誘電体と該高誘電体を挟んで対向する複数層の略矩
形形状の導体パターンによりキャパシタンス部が形成さ
れると共に、前記略矩形形状の導体パターン及び該略矩
形形状の導体パターンに接続された引き出し電極により
インダクタンス成分が形成されて減衰特性における直列
共振ピークが形成されることを特徴としている(1)。
【0014】上記した積層フィルタ(1)によれば、前
記インダクタンス部が複数層の導体パターンの接続によ
り形成され、前記インダクタンス部に大きな浮遊容量が
形成されるため並列共振ピークを形成することができ
る。また、前記キャパシタンス部が前記引き出し電極に
接続され、前記キャパシタンス部にインダクタンス成分
が直列的に接続されるため直列共振ピークを形成するこ
とができる。
【0015】また、前記各導体パターンの層数の調整に
より、あるいは各誘電体の誘電率や厚さを変化させるこ
とによりインダクンス部やキャパシタンス部の抵抗や容
量を容易に調整することができるため、前記並列共振ピ
ーク及び前記直列共振ピークの発生周波数領域及び減衰
深さを容易に調整することができる。よって複数の前記
共振ピークの減衰深さを十分に深くして優れたフィルタ
特性を発揮させることができる。
【0016】また、本発明に係る積層フィルタは、上記
積層フィルタ(1)において、前記キャパシタンス部に
おける容量を調整することにより前記並列共振ピーク、
前記直列共振ピーク及び前記両共振ピーク間に形成され
る第3の共振ピークを含む少なくとも3つの共振ピーク
が形成されることを特徴としている(2)。
【0017】上記積層フィルタ(2)によれば、キャパ
シタンス部における容量を調整することにより、前記直
列共振ピークの影響を小さくして前記並列共振ピークと
前記直列共振ピークとの間の減衰帯域に第3の共振ピー
クを形成することができる。よって、前記減衰帯域を広
く確保することができると共に、前記減衰帯域全体にお
ける減衰量をより均一に深くして減衰帯域全体において
優れたフィルタ特性を発揮させることができる。
【0018】
【発明の実施の形態】以下、本発明に係る積層フィルタ
の実施の形態を説明する。
【0019】図1は本実施の形態に係る積層フィルタを
示した模式的分解斜視図であり、図2は本実施の形態に
係る積層フィルタを示した模式的斜視図である。
【0020】図中10は積層体を示しており、積層体1
0は例えばLFC(Low temperature Fireable Ceramic
s )等からなる誘電体板11〜19が符号の若い順に上
から積層され、誘電体板15−16間、誘電体板16−
17間、及び誘電体板17−18間にそれぞれ印刷によ
り形成された誘電率が高い誘電体(高誘電体膜)21〜
23が介在されている。積層体10の一対の両側面11
a〜19aには、Ag、あるいはAg−Pd、…等を含
んだ導体ペーストを印刷した後焼成することにより入出
力端子41、43が形成されており、片方の面が入力端
子41となった時にもう片方の面が出力端子43となる
ようになっている。また、積層体10の前面11c〜1
9cの略中央部所定箇所には、同じくAg等を含んだ導
体ペーストを印刷した後焼成するによりアース端子42
が形成されている。これら入出力端子41、43及びア
ース端子42は誘電体板11〜19が積層された後、積
層体10の一対の側面10a(図2)の全面、また、前
面10c(図2)の一部に連続して印刷形成されたもの
である。
【0021】以下、それぞれの誘電体板12〜19に形
成された導体パターンについて説明する。誘電体板12
の上面12bには例えばスパイラル形状の導体パターン
31が形成され、その巻き終りである一端部31aは誘
電体板12の側面12aに形成された出力端子43に接
続されている。また、その巻き初めである一端部31b
はスルーホールhを介して誘電体板13の上面13bに
形成された同じくスパイラル形状であって導体パターン
31と上下方向に重なり部分(図示せず)を有する導体
パターン32の巻き初めである一端部32bに接続され
ている。また、導体パターン32の巻き終りである一端
部32aはスルーホールpを介して誘電体板14の上面
14bに形成された同じくスパイラル形状であって導体
パターン32と上下方向に重なり部分を有する導体パタ
ーン33の巻き初めである一端部33aに接続されてい
る。さらに、導体パターン33の巻き終りである一端部
34bはスルーホールqを介して誘電体板15の上面1
5bに形成された同じくスパイラル形状であって導体パ
ターン33と上下方向に重なり部分を有する導体パター
ン34の巻き初めである一端部34bに接続されてい
る。導体パターン34の他端部34aはスルーホールr
を介して誘電体板15の下面15dに形成された略矩形
形状の導体パターン35Aの一端部35Aaに接続され
ている。
【0022】導体パターン35Aの他端部35Abはス
ルーホールsを介して誘電体板16の下面16dに形成
された略矩形形状の導体パターン35Bの一端部35B
bに接続され、導体パターン35Bの一端部35Bbは
スルーホールtを介して誘電体板17の下面17dに形
成された略矩形形状の導体パターン35Cの一端部35
Cbに接続され、導体パターン35Cの一端部35Cb
はスルーホールuを介して誘電体板18の隅部に接続さ
れている。誘電体板18の隅部はスルーホールvを介し
て誘電体板19の上面19bに形成された略L字形状の
引き出し電極36Aの一端部36Abに接続されてお
り、引き出し電極36Aの他端部36Aaは誘電体板1
9の側面19aに形成された入力端子41と連接してい
る。
【0023】誘電体板19の上面19aには引き出し電
極36Aの他に、上面19aの略中央部に形成された略
L字形状の引き出し電極36Bが形成されており、引き
出し電極36Bの一端部36Bbは誘電体板19の前面
19cに形成されたアース端子42に接続されている。
引き出し電極36Bの他端部36Baはスルーホールw
を介して誘電体板18の上面18bに形成された、略矩
形形状の導体パターン37Aの一端部37Aaに接続さ
れ、導体パターン37Aの一端部37Aaはスルーホー
ルxを介して誘電体板17の上面17bに形成された略
矩形形状の導体パターン37Bの一端部37Baに接続
され、導体パターン37Bの一端部37Baはスルーホ
ールyを介して誘電体板16の上面16bに形成された
略矩形形状の導体パターン37Cの一端部37Caに接
続されている。
【0024】誘電体板15〜17の下面15d〜17d
に形成された導体パターン35A〜35Cは導体パター
ン35Aの一端部35Aaを除いてそれぞれ同形状に構
成され、上下方向に重なる位置に配置されている。ま
た、誘電体板18〜16の上面18b〜16bに形成さ
れた導体パターン37A〜37Cもそれぞれ同形状であ
って上下方向に重なる位置に配置されている。
【0025】さらに導体パターン35B、35Cと導体
パターン37C〜37Aとはそれぞれ点対称な形状とな
っているのが望ましい。
【0026】上記積層フィルタ1を形成するには、 (1).LFCを原料とするグリーンシートを積層フィ
ルタ1の2100個分となる大きさにカットした後、パ
ンチングによって各スルーホールを形成し、これらスル
ーホールにAgペースト等を充填する。
【0027】(2).誘電体板12、19となるグリー
ンシート上に導体パターン31、引き出し電極36A、
36BとなるAgペースト等を印刷する。この時、前記
各導体パターンを積層体10のそれぞれ異なる面方向に
引き出すことにより、入出力電極41、43、アース電
極42となるAgペースト等の印刷工程が容易化され
る。
【0028】(3).誘電体板16〜18となるグリー
ンシート上に導体パターン37C〜37AとなるAgペ
ースト等を印刷する。前記印刷は、誘電体板16〜19
となるグリーンシートを積層した際に、前記印刷パター
ン同士がスルーホールw〜yを介して所定位置で接続さ
れるように行う。
【0029】(4).(3)に記した印刷パターン上に
高誘電体板21〜23となる所望のセラミックスラリを
ベタ印刷する。
【0030】(5).上記のように印刷が施された誘電
体板16〜18となるグリーンシートをプレスすること
により略平にする。
【0031】(6).(5)にて略平としたグリーンシ
ート上に導体パターン35A〜35CとなるAgペース
ト等の印刷を行う。このように導体パターン35A〜3
5CとなるAgペースト等は高誘電体板21〜23とな
る導体ペースト上に印刷してもよいし、誘電体板15〜
17となるグリーンシートの下面に印刷してもよい。
【0032】(7).誘電体板12〜15となるグリー
ンシート上にコイル状の導体パターン31〜34となる
Agペースト等をパターン印刷する。
【0033】(8).誘電体板11となるグリーンシー
ト、及び各印刷パターンが形成された誘電体板12〜1
9となるグリーンシートを積層し、積層体を短冊状に切
断する。
【0034】(9).前記積層体の前面略中央部であっ
て引き出し電極36Bとなる印刷パターンが引き出され
た位置にアース電極42となるPd−Agペースト等を
印刷する。
【0035】(10).上記短冊状の積層体をチップ状
に切断する。
【0036】(11).前記積層体の側面であって導体
パターン31、引き出し電極36Aとなる印刷パターン
が引き出された面に入出力電極41、43となるPd−
Agペースト等の印刷を行う。
【0037】(12).これを低温(940〜980℃
程度)にて焼成し、図2における入出力端子41、43
及びアース電極42の部分にNiメッキ、ハンダメッキ
を順に施す。
【0038】図3はこのように構成された積層フィルタ
1の等価回路図である。入出力端子41は引き出し電極
36Aの一端部36AaからL字形状の引き出し電極3
6A、略矩形形状の導体パターン35C〜35A、コイ
ル形状の導体パターン34〜31を経て導体パターン3
1の一端部31aを介して入出力端子43と接続されて
いる。ここで、入出力端子41、43間に形成された前
記各導体パターンによりインダクタンス(L)が形成さ
れると共に導体パターン31〜34の上下方向の重なり
部分によって浮遊容量(C´)が形成されている。
【0039】一方、アース電極42は引き出し電極36
Bの一端部36BbからL字形状の引き出し電極36
B、導体パターン37A〜37Cへと連結されており、
これら各導体パターンと入出力端子41に接続されてい
る導体パターン35A〜35Cとの間に高誘電体膜21
〜23が形成されていることにより容量(C)が形成さ
れている。また、L字形状の引き出し電極36B、及び
導体パターン37A〜37Cがそれぞれスルーホール
w、x、yによって接続されることによりインダクタン
ス(L´)が形成されている。
【0040】図4は図3に示した等価回路で示される積
層フィルタの減衰特性を模式的に示したグラフである。
【0041】前記減衰特性はインダクタンス(L)及び
キャパシタンス(C)の双方により影響を受けるもので
あり、コンデンサ層によるキャパシタンス及び前記コン
デンサ層間に発生するインダクタンスの双方(図3中a
部分)の影響を受けて直列共振ピーク(図4中A部分)
が決定される。また、インダクタンス層によるインダク
タンス及び前記インダクタンス層間に発生するキャパシ
タンスの双方(図3中b部分)の影響を受けて並列共振
ピーク(図4中C部分)が決定される。また、キャパシ
タンス成分及びインダクタンス成分の双方の影響を受け
て第3共振ピーク(図4中B部分)が決定される。
【0042】実施の形態に係る積層フィルタ1において
は、インダクタンス(L)部が複数層の導体パターン3
1〜34の接続により形成され、前記インダクタンス
(L)部に浮遊容量(C´)が形成されるため並列共振
ピーク(図4中C部分)を形成することができる。ま
た、キャパシタンス(C)部が複数層の導体パターン3
5A〜35C、37C〜37A及び引き出し電極36B
により形成され、前記キャパシタンス(C)部にインダ
クタンス(L´)成分が形成されるため直列共振ピーク
(図4中A部分)を形成することができる。
【0043】また、各導体パターン31〜34、35A
〜35C、37C〜37Aの層数の調整によりインダク
ンス(L)部やキャパシタンス(C)部におけるインダ
クタンス(L)や容量(C)の大きさを容易に調整する
ことができるため、前記並列共振ピーク及び前記直列共
振ピークの発生周波数領域及び減衰深さを容易に調整す
ることができる。
【0044】よって複数の前記共振ピークの減衰深さを
十分に深くして優れたフィルタ特性を発揮させることが
できる。
【0045】また、高誘電体膜21〜23の膜厚や形成
材料、積層枚数等を変化させてキャパシタンス(C)部
における容量(C)を調整することにより、前記直列共
振ピークの影響を小さくして前記並列共振ピークと前記
直列共振ピークとの間の減衰帯域に形成される第3の共
振ピークを図4中破線B´に示すようにより深くするこ
ともできる。よって、この場合、前記減衰帯域を広く確
保することができると共に、前記減衰帯域全体における
減衰量をより均一に深くして減衰帯域全体において優れ
たフィルタ特性を発揮させることができる。
【0046】この積層フィルタ1を構成する誘電体板1
1〜19の形成材料は特に限定されるものではないが、
例えばCaO・Al23 ・SiO2 ・B2 O系ガラス
粉末が40〜80重量%とAl23 粉末が20〜60
重量%からなるもの等が挙げられる。
【0047】誘電体板11〜19の寸法は、通常、縦が
1.6〜5.0mm程度、横が0.8〜3.0mm程
度、厚さが0.1〜0.3mm程度が好ましい。
【0048】印刷形成される高誘電体膜21〜23の形
成材料も特に限定されるものではないが、例えばPbO
・TiO2 ・B23 等が挙げられる。高誘電体膜21
〜23の比誘電率は、80〜300程度のものが好まし
い。高誘電体膜21〜23の厚さはその形成材料の比誘
電率により変化させるが、通常、20〜80μm程度が
好ましい。
【0049】
【実施例及び比較例】以下、本発明に係る積層フィルタ
の実施例及び比較例を説明する。 <実施例>実施例では、図1に示した積層フィルタ1を
以下に示す条件により製造した。実施例においては、誘
電体板11〜19の寸法を、縦×横=2.0mm×1.
3mm、厚さ1.6mmとし、誘電体板11〜19の形
成材料を比誘電率(εr )が約7.7のCaO・Al2
3 ・SiO2 ・B2 Oとした。また、高誘電体膜21
〜23の寸法を縦×横=0.9mm×0.8mm、厚さ
50μmとし、形成材料を比誘電率が約100のPbO
・TiO2 ・B23 とした。導体パターン35A〜3
5Cと引き出し電極36B、導体パターン37A〜37
Cとのそれぞれの重なり部分の合計面積を約0.28m
2 とし、導体パターン31〜34の重なり部分の合計
面積を約0.65mm2 とした。また、導体パターン3
1〜34、導体パターン35A〜35C、引き出し電極
36A、36B、導体パターン37A〜37C、入出力
端子41、43及びアース電極42は、Agを含有する
導体ペーストを塗布、焼成して形成した。高誘電体膜2
1〜23の印刷はスクリーン印刷により行った。
【0050】上記構成の積層フィルタ1を、ネットワー
クアナライザ(ヒューレットパッカー社製 HP875
3C)に接続することにより、5.0〜3000MHz
の周波数帯域における通過帯域特性を調べた。
【0051】<比較例>比較例では、図8に示した積層
フィルタを以下に示す条件により製造した。比較例にお
いては、絶縁体板70〜75の寸法を、縦×横=2.0
mm×1.3mm、厚さ1.6mmとし、絶縁体板70
〜75の形成材料を比誘電率(εr )が約7.7のCa
O・Al23 ・SiO2 ・B23 とした。また、誘
電体板76の寸法を縦×横=0.9mm×0.8mm、
厚さ50μmとし、形成材料を比誘電率が約100のP
bO・TiO2 ・B23 とした。コンデンサ用導体8
2、84の重なり部分の合計面積を約0.28mm2
した。また、インダクタ導体78、コンデンサ用導体8
4の重なり部分の合計面積を約0.04mm2 とし、イ
ンダクタ導体80、コンデンサ用導体82の重なり部分
の合計面積を約0.04mm2 とした。
【0052】上記構成の積層フィルタを、実施例の場合
と同様にネットワークアナライザに接続することによ
り、5.0〜3000MHzの周波数帯域における通過
帯域特性を調べた。
【0053】<実施例及び比較例の実験結果>図5は実
施例及び比較例に係る積層フィルタの通過帯域特性を示
したグラフであり、縦軸に通過減衰量を、横軸に周波数
をとっている。図中の実線は実施例の場合を、破線は比
較例の場合をそれぞれ示している。
【0054】図5から明らかなように、比較例に係る積
層フィルタにおいては、直列共振ピーク(A´)しか十
分には形成されなかったのに対し、実施例に係る積層フ
ィルタ1においては並列共振ピーク(C)と直列共振ピ
ーク(A)の両共振ピークを十分に形成することができ
た。
【0055】また、前記両共振ピークの減衰深さを十分
に深くして優れたフィルタ特性を発揮させることができ
た。
【0056】さらに、並列共振ピーク(C)と直列共振
ピーク(A)との間の減衰帯域に第3の共振ピーク
(B)を弱いながらも形成することができた。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る積層フィルタを示し
た模式的分解斜視図である。
【図2】実施の形態に係る積層フィルタの模式的斜視図
である。
【図3】図2に示した積層フィルタの等価回路図であ
る。
【図4】図2に示した積層フィルタの周波数と通過減衰
量との関係を示したグラフである。
【図5】図1に示した実施例に係る積層フィルタ及び比
較例に係る積層フィルタの周波数と通過減衰量との関係
を示したグラフである。
【図6】特開平6ー163321号公報において開示さ
れた高周波LCフィルタの原理を示した模式的分解斜視
図である。
【図7】図7に示した高周波LCフィルタの周波数と通
過減衰量との関係を示したグラフである。
【図8】(a)は特開平4ー207707号公報におい
て開示されたLCフィルタを示した模式的分解斜視図で
あり、(b)はその等価回路図である。
【符号の説明】
11〜19 誘電体板 21〜23 高誘電体膜(高誘電体) 31〜34 コイル状の導体パターン 35A〜35C、37A〜37C 略矩形形状の導体パ
ターン 36A、36B 引き出し電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数の誘電体を挟んで対向する複数層の
    コイル状の導体パターンが接続されてインダクタンス部
    が形成されると共に、前記コイル状の導体パターン間に
    浮遊容量が形成されて減衰特性における並列共振ピーク
    が形成される一方、複数の高誘電体と該高誘電体を挟ん
    で対向する複数層の略矩形形状の導体パターンによりキ
    ャパシタンス部が形成されると共に、前記略矩形形状の
    導体パターン及び該略矩形形状の導体パターンに接続さ
    れた引き出し電極によりインダクタンス成分が形成され
    て減衰特性における直列共振ピークが形成されることを
    特徴とする積層フィルタ。
  2. 【請求項2】 前記キャパシタンス部における容量を調
    整することにより前記並列共振ピーク、前記直列共振ピ
    ーク及び前記両共振ピーク間に形成される第3の共振ピ
    ークを含む少なくとも3つの共振ピークが形成されるこ
    とを特徴とする請求項1記載の積層フィルタ。
JP8074431A 1996-03-28 1996-03-28 積層フィルタ Pending JPH09266430A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8074431A JPH09266430A (ja) 1996-03-28 1996-03-28 積層フィルタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8074431A JPH09266430A (ja) 1996-03-28 1996-03-28 積層フィルタ

Publications (1)

Publication Number Publication Date
JPH09266430A true JPH09266430A (ja) 1997-10-07

Family

ID=13547032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8074431A Pending JPH09266430A (ja) 1996-03-28 1996-03-28 積層フィルタ

Country Status (1)

Country Link
JP (1) JPH09266430A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6748207B1 (en) 1999-09-27 2004-06-08 Murata Manufacturing Co., Ltd. Power distributing and synthesizing device and mobile communication equipment using same
US7746197B2 (en) 2006-07-27 2010-06-29 Murata Manufacturing Co., Ltd. Noise filter array
US7880564B2 (en) 2006-07-27 2011-02-01 Murata Manufacturing Co., Ltd. Noise filter array
JP2015222975A (ja) * 2015-07-21 2015-12-10 Tdk株式会社 ダイプレクサ
JP2017139421A (ja) * 2016-02-05 2017-08-10 株式会社村田製作所 電子部品
JP2024056900A (ja) * 2018-12-20 2024-04-23 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 高周波数多層フィルタ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6748207B1 (en) 1999-09-27 2004-06-08 Murata Manufacturing Co., Ltd. Power distributing and synthesizing device and mobile communication equipment using same
US7746197B2 (en) 2006-07-27 2010-06-29 Murata Manufacturing Co., Ltd. Noise filter array
US7880564B2 (en) 2006-07-27 2011-02-01 Murata Manufacturing Co., Ltd. Noise filter array
JP2015222975A (ja) * 2015-07-21 2015-12-10 Tdk株式会社 ダイプレクサ
JP2017139421A (ja) * 2016-02-05 2017-08-10 株式会社村田製作所 電子部品
JP2024056900A (ja) * 2018-12-20 2024-04-23 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 高周波数多層フィルタ

Similar Documents

Publication Publication Date Title
CN101310348B (zh) 叠层电容器
JP3088021B2 (ja) 電圧制御発振器
JPH07326536A (ja) セラミックコンデンサ
KR102048098B1 (ko) 적층 칩 전자부품 및 그 실장 기판
KR20180088611A (ko) 회로 보호 소자
JPH0897070A (ja) セラミックコンデンサ
JPH09266430A (ja) 積層フィルタ
JP2007035877A (ja) 積層コンデンサ
JPH06176962A (ja) 貫通形積層セラミックコンデンサ
JP2000151325A (ja) 積層チップ型ノイズフィルタ及びその製造方法
JPH1117483A (ja) 積層lc型ノイズフィルタとその製造方法
JP3126244B2 (ja) 高周波lc複合部品
JP2000091152A (ja) 積層電子部品とその製造方法
JPH06204075A (ja) 高周波用積層セラミック電子部品およびその製造方法
JP2001196263A (ja) 多層誘電体貫通型コンデンサ
JP2000021640A (ja) ノイズフィルタ及びその製造方法
JPH04106909A (ja) 高周波用チップインダクタ
JP2002170740A (ja) Lc複合部品
CN100566148C (zh) 噪声滤波器
JP3498200B2 (ja) 積層セラミック複合部品
JP2000173857A (ja) 電子部品及びノイズフィルタならびに電子部品の端子電極構造
JP4794469B2 (ja) 積層型誘電体フィルタ
KR102048099B1 (ko) 적층 칩 전자부품 및 그 실장 기판
JPH08288706A (ja) 積層型誘電体フィルタ
JP3512473B2 (ja) 積層型フィルタおよびその減衰極調整方法