JPH09274594A - リトライ可能なデータ転送システム - Google Patents

Abstract

(57)【要約】 【課題】リトライ回数および時間を計測することなく、
リトライ転送が効率的に行えるデータ転送システムの提
供。 【解決手段】一のバス（共通バスａ）から他のバス（共
通バスｂ）への送信データをデータバッファ部１３のバ
ッファメモリに順次格納し、バッファメモリからの読み
出しデータを他のバスへの出力データとして送出すると
共に、データバッファ部１３はこの出力データを一旦保
持しておき、共通バスｂからリトライ要求発生時には、
この保持された出力データを再びバッファメモリに書き
込み、バッファメモリからリトライ対象の出力データを
再び読み出して、共通バスｂへ送出することにより、リ
トライ動作を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ転送システ
ムに関し、特にデータの出力時にリトライ可能なデータ
転送システムに関する。

【０００２】

【従来の技術】従来、この種のリトライ可能なデータ転
送処理システムとして、例えば特開平４−７６８５４号
公報に示されるように、リトライ時間や回数を計測する
技術が記載されている。すなわち、同公報には、実質リ
トライ時間を計測し、リトライ総和時間を比較して実質
リトライ時間が小さい時にはリトライ処理を続行するこ
とによりリトライ動作回数を拡張し、リトライ処理を効
率的に行うリトライ処理方式が提案されている。また、
例えば特開平４−２０９０５５号公報には、入出力制御
装置から個別のリトライ情報を得て、入出力命令のリト
イライを行うことにより入出力制御装置毎に適切なリト
ライを可能とした情報処理装置が提案されている。

【０００３】

【発明が解決しようとする課題】これらの従来技術にお
いては、リトライを行う回数および時間が予め設定され
ているため、リトライできる回数（の上限）が制限され
る、という問題点を有している。

【０００４】さらに、従来の技術においては、リトライ
が発生すると、次のデータ転送が行えなくなるという問
題点を有している。これは、一度リトライが発生する
と、設定されたリトライ回数および時間中は、リトライ
処理を行うために、次のデータ転送が滞ってしまうこと
にある。

【０００５】従って、本発明は、上記問題点に鑑みて為
されたものであって、その目的は、リトライ回数および
時間を計測することなく、リトライ転送が効率的に行え
るデータ転送システムを提供することにある。

【０００６】

【課題を解決するための手段】前記目的を達成するた
め、本発明は、リトライ要求発生時に出力したデータを
保持するバッファを備え、データ転送の際にリトライが
発生した時にも、次のデータ転送を遅らすことなく転送
する手段を備えたことを特徴とするデータ転送システム
を提供する。

【０００７】本発明においては、出力対象のデータを一
時的に格納する第１のバッファと、前記第１のバッファ
から読み出されて出力されたデータ（「出力データ」と
いう）を保持する第２のバッファと、入力した出力対象
のデータと、前記第２のバッファに保持されたデータ
と、のいずれかを選択して前記第１のバッファへの書き
込みデータとして出力するセレクタと、を備え、前記出
力データに対して、リトライ要求が発生した際に、前記
セレクタを介して前記第２のバッファに保持されている
前記出力データを、前記第１のバッファに再び書き込む
ことを特徴とするデータ転送システムを提供する。

【０００８】本発明においては、リトライ要求が発生す
ると、出力データをバッファへ書き込む。そして、リト
ライ動作で再びデータを出力する時はバッファからデー
タを読み出して出力する。本発明においては、このバッ
ファは好ましくはＦＩＦＯメモリから構成され、リトラ
イ対象の出力データは例えばリトライ動作不要となるま
で自動的に繰返し、リトライ出力されることになる。こ
のため、リトライ回数および時間を計測する必要がな
い。

【０００９】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００１０】図１を参照すると、複数のバスマスタ１、
バスマスタ２は共通バスａ６に接続され、一方複数のバ
ススレーブ４、バススレーブ５は共通バスｂ７に接続さ
れ、共通バスａ６と共通バスｂ７とはバスブリッジ３を
介して接続され、データ転送システムを構成している。
なお、図１には簡単のため２つのバスマスタ、バススレ
ーブが示されているが、本発明がかかる構成に限定され
るものでないことは勿論である。

【００１１】バスマスタ１およびバスマスタ２は、共通
バスａ６へデータを出力し、これをバスブリッジ３が中
継して共通バスｂ７へ出力し、バススレーブ４およびバ
ススレーブ５が、出力されたデータを受信する。

【００１２】バススレーブ４およびバススレーブ５が、
出力されたデータを受信できない時には、共通バスｂ７
へリトライ要求信号が出力され、バスブリッジ３はデー
タ転送のリトライを行う。

【００１３】バスブリッジ３においては、後述するよう
に、出力データはバッファメモリに一時的に格納され、
バッファメモリから読み出され、共通バスｂ７に出力さ
れる出力データは、出力データ待避用のバッファにて一
旦保持され、リトライ要求発生時には、出力データ待避
用のバッファから、バッファメモリへ出力データが書き
込まれ、バッファメモリからこの出力データを読み出し
て出力することにより、リトライ動作を行う。このた
め、本発明の実施の形態においては、リトライ回数およ
び時間を計測する必要がない。

【００１４】次に、本発明の実施の形態におけるバスブ
リッジ３の一実施例を説明する。

【００１５】図２は、本発明の実施例におけるバスブリ
ッジ３の構成を示すブロック図である。図２を参照し
て、バスブリッジ３は、共通バスａ制御部１２、データ
バッファ部１３、及び共通バスｂ制御部１４から構成さ
れている。共通バスａ６、共通バスｂ７は、図示のよう
に、制御信号とデータ信号からなる。

【００１６】共通バスａ６の制御信号８に信号が出力さ
れると、共通バスａ制御部１２がこれを検出し、共通バ
スａ制御部１２からデータバッファ部１３に対して出力
されるバッファｂライト信号１６がアクティブとなる。

【００１７】共通バスａ６のデータ信号９へ出力された
データは、バッファｂライト信号１６によって、データ
バッファ部１３へ書き込まれる。データバッファ部１３
へは複数のデータの書き込みが可能とされ、バスマスタ
１及びバスマスタ２から次々とデータが書き込まれる。

【００１８】データバッファ部１３へデータが書き込ま
れると、データバッファ部１３から共通バスｂ制御部１
４へ出力されるデータ出力可能信号２１がアクティブと
なり、共通バスｂ制御部１４はデータバッファ部１３に
対して出力されるバッファａリード信号２０をアクティ
ブとして、データバッファ部１３からデータを読み出
し、共通バスｂ７のデータ信号１１へ読み出しデータを
出力する。

【００１９】このようにして、データバッファ部１３に
書き込まれているデータを次々と出力していく。

【００２０】そして、リトライが発生すると、共通バス
ｂ７の制御信号１０より共通バスｂ制御部１４がこのリ
トライ発生を検出し、共通バスｂ制御部１４に出力され
るリトライ発生通知信号１５をアクティブとする。デー
タバッファ部１３においては、後述するように、共通バ
スｂ７に出力するデータを内部バッファ（不図示）に一
旦保持しておき、リトライ発生時には、このバッファに
保持されたリトライ対象のデータを出力用のデータバッ
ファ（不図示）に書き込み、リトライ対象のデータは該
データバッファから読み出され際に再び共通バスｂ７に
送出される。

【００２１】次に、本発明の実施例におけるバスブリッ
ジ３のデータバッファ部１３の詳細な構成について説明
する。

【００２２】図３は、データバッファ部１３の詳細構成
を示したものである。図３を参照して、データバッファ
部１３は、バッファｂ２４、セレクタ２５、及びバッフ
ァａ２６から構成されている。

【００２３】共通バスａ６のデータ信号９へ出力された
データは、セレクタ２５を通ってバッファａ２６へ書き
込まれる。バッファａ２６へデータの書き込みが完了す
ると、データ出力可能信号２１がアクティブになり、こ
れを受けて共通バスｂ制御部１４からのバッファａリー
ド信号２０がアクティブとなり、バッファａ２６より、
共通バスｂ７のデータ信号１１へデータが出力される。

【００２４】図３に示すように、バッファａ２６の出力
であるデータ信号１１はバッファｂ２４のデータ入力端
に帰還入力されており、バッファａ２６からデータ出力
されると、バッファｂライト信号１６がアクティブとな
り、出力データはバッファｂ２４へ書き込まれる。

【００２５】リトライが発生すると、セレクタ切り換え
信号１８と、バッファｂリード信号１７と、バッファａ
ライト信号１９と、が共にアクティブとなり、バッファ
ｂ２４の出力データが、セレクタ２５を経て、バッファ
ａ２６へ書き込まれる。そして、バッファａ２６への書
き込みが終了すると、バッファｂリード信号１７と、セ
レクタ切り換え信号１８と、バッファａ書き込み信号１
９と、が共にインアクティブになる。

【００２６】図３に示した本発明の実施例におけるデー
タバッファ部の動作を流れ図として図４〜図６に示す。
図４は、データ入力からバッファへの書き込み制御を行
う動作の制御フローを示す図である。図４を参照して、
バスマスタよるデータが転送された際に（ステップ２
４）、バッファａ２６へのデータの書き込みが可能であ
れば（すなわちバッファｂ２４からのデータの書き込み
が行われていなければ）（ステップ２５）、バッファａ
２６へデータを書き込む（ステップ２６）。

【００２７】図５は、バッファの読み出しからデータの
出力制御を行う動作の制御フローを示す流れ図である。
図５を参照して、バッファａ２６へのデータが書き込ま
れた場合（ステップ２７）、バッファａ２６よりデータ
を読み出し共通バスｂ７へデータを出力し（ステップ２
８）、この出力データをバッファｂ２４に書き込む（ス
テップ２９）。そして、バススレーブよりリトライ要求
があった場合（ステップ３０）、共通バスｂ制御部１４
は共通バスａ制御部１２へリトライ発生を通知する（ス
テップ３１）。図６は、出力データに対してリトライ発
生時のバッファへの書き込みを行う動作の制御フローを
示す流れ図である。図６を参照して、共通バスｂ制御部
１４より共通バスａ制御部１２にリトライ発生通知信号
１５を介してリトライ発生の通知が為された場合（ステ
ップ３２）、バッファｂ２４からバッファａ２６へのデ
ータ書き込みが可能な場合に（ステップ３３）、セレク
タ２５をバッファｂ２４側に切り換え、バッファｂ２４
のデータを読み出し（ステップ３５）、セレクタ２５を
介してバッファａ２６にバッファｂ２４のデータを書き
込み（ステップ２６）、ついでセレクタ２５を共通バス
ａ６側に切り換える（ステップ３７）。

【００２８】本実施例においては、図３に示したバッフ
ァａ２６は好ましくはＦＩＦＯ（先入れ先出し型）メモ
リを用いてデータ転送を行う。バスマスタ１、２が共通
バスａ６に出力したデータ９はセレクタ２５を経てＦＩ
ＦＯメモリ２６に書き込まれ、バスマスタのデータ転送
が完了する。バスブリッジ３はＦＩＦＯメモリにデータ
が書き込まれると、ＦＩＦＯメモリよりデータを読み出
し、データを共通バスｂ７に出力し、バススレーブ４、
５がデータを受信して、データ転送が完了する。

【００２９】バススレーブ４、５がデータを受信できず
に、リトライ要求があった場合には、バスブリッジ３の
データバッファ部１３のＦＩＦＯメモリの出力を再びＦ
ＩＦＯメモリに書き込む。

【００３０】このように、バスマスタから共通バスａ６
を介して共通バスｂ７へ転送されるデータは全て、バス
ブリッジ３のデータバッファ部１３におけるＦＩＦＯメ
モリへ書き込まれた後に共通バスｂ７へ送出され、リト
ライが発生した際には、リトライ対象のデータが再びＦ
ＩＦＯメモリの最後端側から書き込まれるため、リトラ
イ発生時のデータの次のデータ（既にＦＩＦＯメモリに
書き込まれている）の転送の時間が遅くならないとい利
点を有している。さらに、リトライ発生時において出力
データが再びＦＩＦＯメモリに書き込まれて再び共通バ
スｂ７への送出が試みられることになり、リトライ回数
の計測あるいはタイマー等によるリトライ時間の計測等
が不要とされる。

【００３１】

【発明の効果】以上説明したように、本発明によれば、
リトライ回数および時間の計測が不要とされ、リトライ
が発生しても、次のデータ転送の時間が遅くならないと
いう利点を有している。これは、リトライ発生時に出力
したデータの転送を後にして、次のデータ転送を行うよ
うにしたためである。

【図面の簡単な説明】

【図１】本発明の実施の形態を説明するための図であ
り、データ転送システムの全体を示す図である。

【図２】本発明の実施の形態におけるバスブリッジの回
路構成を示したブロック図である。

【図３】本発明の実施例として、バスブリッジのデータ
バッファ部の詳細構成を示す図である。

【図４】本発明の実施例の動作を説明するための流れ図
であり、データ入力からバッファへの書き込み制御を行
う動作を説明する制御フロー図である。

【図５】本発明の実施例の動作を説明するための流れ図
であり、バッファの読み出しからデータの出力制御を行
う動作の制御フロー図である。

【図６】本発明の実施例の動作を説明するための流れ図
であり、出力データに対してリトライ発生時のバッファ
への書き込みを行う動作の制御フローである。

【符号の説明】

１〜２ バスマスタ ３ バスブリッジ ４〜５ バススレーブ ６〜７ 共通バス ８ 制御信号 ９ データ信号 １０ 制御信号 １１ データ信号 １２ 共通バスａ制御部 １３ データバッファ部 １４ 共通バスｂ制御部 １５ リトライ発生通知信号 １６ バッファｂライト信号 １７ バッファｂリード信号 １８ セレクタ切り換え信号 １９ バッファａライト信号 ２０ バッファａリード信号 ２１ データ出力可能信号 ２２ バッファｂ出力データ信号 ２３ セレクタ出力データ信号 ２４ バッファｂ ２５ セレクタ ２６ バッファａ

Claims (4)

【特許請求の範囲】
1. 【請求項１】リトライ要求発生時に出力したデータを保
   持するバッファを備え、データ転送の際にリトライが発
   生した時にも、次のデータ転送を遅らすことなく転送す
   る手段を備えたことを特徴とするデータ転送システム。
2. 【請求項２】出力対象のデータを一時的に格納する第１
   のバッファと、 前記第１のバッファから読み出されて出力されたデータ
   （「出力データ」という）を保持する第２のバッファ
   と、 入力した出力対象のデータと、前記第２のバッファに保
   持されたデータと、のいずれかを選択して前記第１のバ
   ッファへの書き込みデータとして出力するセレクタと、 を備え、 前記出力データに対して、リトライ要求が発生した際
   に、前記セレクタを介して前記第２のバッファに保持さ
   れている前記出力データを、前記第１のバッファに再び
   書き込むことを特徴とするデータ転送システム。
3. 【請求項３】前記第１のバッファが、ＦＩＦＯメモリか
   らなることを特徴とする請求項２記載のデータ転送シス
   テム。
4. 【請求項４】一のバスと他のバスとの間に挿入されたバ
   スブリッジが、 前記一のバスから他のバスへの送信データを順次バッフ
   ァメモリに格納し、前記バッファメモリからの読み出し
   データを前記他のバスへの出力データとして送出すると
   共に、この出力データを一旦保持しておき、リトライ要
   求発生時には、前記保持された出力データを再び前記バ
   ッファメモリに書き込み、 前記バッファメモリからリトライ対象の前記出力データ
   を再び読み出されて前記他のバスへ送出することによ
   り、リトライ動作を行う、 ことを特徴とするデータ転送方式。