JPH09274849A

JPH09274849A - 電界放出型電子源の製造方法

Info

Publication number: JPH09274849A
Application number: JP8369496A
Authority: JP
Inventors: Kiyoyuki Morita; 清之森田; Yoshikazu Hori; 義和堀; Keisuke Koga; 啓介古賀
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1996-04-05
Filing date: 1996-04-05
Publication date: 1997-10-21

Abstract

(57)【要約】【課題】低電圧化のためにゲート口径が微小な電界放
出型電子源を提供する。【解決手段】（１１１）主面を持つＳｉ基板１０１上
にＳｉ酸化膜１０２、タングステン（Ｗ）膜１０３を順
に形成し、通常のフォトエッチ工程によりＳｉ酸化膜１
０２及びＷ膜１０３の一部を直径約０．８μmの円柱状
にエッチしてＳｉ基板１０１の一部を露出させる。露出
したＳｉ基板１０１の中央部分に金（Ａｕ）粒子１０４
を設置し、ＡｕとＳｉ基板１０１の一部を反応させてＡ
ｕＳｉ合金１０５を形成する。ＳｉＣｌ4と水素の混合
気体をＳｉ基板１０１に約２５分接触させ、Ｓｉエピタ
キシャル成長により８００ｎｍの高さのＳｉ柱１０６を
形成した後Ｓｉ基板１０１を王水等に浸すことにより、
ＡｕＳｉ合金１０５を除去し、微小径の柱状構造１０６
を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子線励起のレー
ザ、平面型の固体表示素子、及び超高速の微小真空素子
等への応用が期待される冷電子源に係わり、特に集積化
及び低電圧化が実現可能な電界放出型陰極もしくは電子
源に関するものである。

【０００２】

【従来の技術】半導体の微細加工技術の進展により、微
小電界放射陰極の形成が可能となった。そして、スピン
トらはコーン型の電界放射陰極を試作し、微小電界放射
型電子源が注目されるに至っている（参考文献１：C.
A. Spindt, J. Appl. Phys. Vol.39, p.3504 (198
6)）。

【０００３】スピントの提案した電界放射陰極の構造及
び作成方法を従来例として図７に示す。（ａ）導電性基
板（シリコン）２０１上に絶縁層２０２、ゲートとなる
金属２０３を成膜する。金属膜２０３、絶縁層２０２に
円形の小孔２０４を通常のフォトリソプロセスで形成す
る。（ｂ）次にアルミナ等の犠牲層２０５を基板２０１
に対して浅い角度で蒸着する。この工程によりゲートの
口径は縮小するとともにゲート電極膜は犠牲層２０５に
覆われる。（ｃ）その後モリブデン等のエミッタとなる
金属２０６を基板に対して垂直に蒸着する。ゲート口は
蒸着とともに小さくなるので孔の内部に円錐形のエミッ
タ（陰極）２０７が形成できる。（ｄ）そして、犠牲層
のエッチングによるリフトオフ法により不要の金属を除
去する。この素子は、エミッタ２０７の先端２０８から
ゲート電極２０３によって電子を真空中に引出し、別途
エミッタに対向して設置されたアノード電極（陽極）で
受けることで動作する。

【０００４】一方、グレイらはシリコン基板を用い、そ
の異方性エッチングを利用してエミッタ形状の制御が比
較的容易なコーン型の電界放射陰極を提案した（参考文
献２：H. F. Gray et al., IEDM Tech. Dig. p.776, (1
986)）。第２の従来例として、グレイらの提案した電界
放射陰極及びその作製方法を図８に示す。

【０００５】（ａ）導電性基板（シリコン）２１１の
（１００）面上に酸化シリコン膜２１２を成膜する。
（ｂ）次に酸化シリコン膜を通常のフォトリソプロセス
で円形のマスク２１３に加工する。（ｃ）そののち異方
性エッチングによりマスクの下部のシリコン結晶を円錐
形状２１４に加工する。（ｄ）そしてマスクを介して円
錐形状部の周辺部に絶縁層２１５とゲート電極金属２１
６を堆積する。この時、円形マスク２１３が蒸着マスク
となり、円錐の側面には絶縁層とゲート電極金属は堆積
されない。（ｅ）最後にマスクを除去し引出し電極を構
成し、電界放射陰極を作製するものである。

【０００６】また、その角度がエッチング速度の遅い結
晶面、即ち（１１１）面を含み基板表面の（１００）面
に対して傾斜する結晶面の交差角度で決定される陰極先
端部２１７を更に急峻化するために、熱酸化による酸化
膜を形成する方法が提案されている。

【０００７】シリコン基板を用いる別の方法として、別
井は、より急峻な陰極先端部を実現するために、サイド
エッチングの生じる条件でのシリコンのドライエッチン
グと熱酸化を組み合わせる方法を提案した（参考文献
３：別井、１９９０年秋季信学全大論文集５、ＳＣ−８
−２(1990)）。別井の提案した電界放射陰極及びその作
製方法を図６に示す。

【０００８】（ａ）シリコン基板２３１の表面に酸化シ
リコン膜２３２を成膜する。（ｂ）次に酸化シリコン膜
を通常のフォトリソプロセスで円形のマスク２３３に加
工する。（ｃ）そしてサイドエッチングの生じる条件で
ドライエッチングを行いほぼ垂直な面２３４を形成しマ
スクが残っている条件でエッチングを終了する。次に熱
酸化により酸化シリコン膜２３５が形成され、内側にシ
リコンの非常に鋭い先端２３６が形成される。（ｄ）そ
の後、マスクを介して陰極部の周辺部に絶縁層２３７と
ゲート電極金属２３８を堆積する。（ｅ）最後にマスク
を除去し引出し電極を構成し、電界放射陰極を作製する
ものである。

【０００９】

【発明が解決しようとする課題】これらの電界放出型電
子源はエミッタの構造がピラミッド型（多角錐型）もし
くはコーン型（円錐型）の構造をしている。低電圧下で
大電流動作を可能にするためには、エミッタの径をでき
るだけ小さくすることが望ましいことが知られている
（参考文献、利根川ら、秋季信学全大論文集、ＳＣ−８
−１(1990)）。

【００１０】ところが、従来の作成方法においては微細
加工技術で形成されるエッチングマスクの径で決定され
るために、約１μｍが限界であった。これ以下の径を得
るためには、電子ビーム露光やＸ線露光法等を使用しな
ければならなかった。電子ビームやＸ線を用いることな
く低電圧動作を実現するためには、エミッタ形状を改良
することが必要となる。例えば、ピラミッド型もしくは
コーン型の形状よりもタワー型（円柱もしくは多角柱
型）の構造の方がエミッタ先端部における電界強度が強
く、動作電圧を低減させることが可能であることが知ら
れている。理想的なタワー型構造は、１μｍ以下の円柱
もしくは多角柱状である。

【００１１】ところが、従来はタワー型のエミッタ構造
を再現性よく実現する手段がなく、低電圧動作の電子源
の実現は困難であった。これは、現状のフォト・エッチ
工程に限界があるためであり、発想の転換が必要とな
る。即ち、基板をフォト・エッチ工程で微細加工するの
ではなく、微細な円柱もしくは多角柱を基板上へ成長さ
せる方法に切り替えることである。半導体基板上に円柱
を形成する方法がWagnerらより提案されている（R.S.Wa
gner and W.C.Ellis, Appl. Phys. Letters 4 pp89 (19
64)）。

【００１２】Wagnerらによれば、（１１１）主面を有す
るシリコン基板上の一部に１μｍ以下の直径を持つ金粒
子を設置し、950℃で加熱すると金とシリコンの合金が
形成される。シリコン基板上に水素と四塩化硅素の混合
ガスを導入すると、金とシリコンの合金が一種の触媒と
して作用し、金とシリコンの合金とシリコン界面のみか
らシリコンが成長する。成長によりシリコン基板上に１
μｍ以下の直径を持つシリコン柱が形成される。最初に
シリコン基板上に設置する金属としては、金の他、Pt、
Ag、Pd、Cu、Ni等でも同様の効果を得ることができる。
よって、Wagnerらの方法を用いれば基板をフォト・エッ
チ工程で微細加工することなく、微細な円柱を基板上へ
形成することができる。

【００１３】本発明は、従来のピラミッド型もしくはコ
ーン型エミッタの欠点を克服し、Wagnerらの方法等の簡
便なプロセスを用いてシリコン基板上に１μｍ以下の直
径を持つシリコン柱を形成し、低電圧で動作するゲート
口径の微小な電子源、及びタワー型のエミッタ構造を有
する電界放出型の電子源の製造方法を提供することを目
的とするものである。

【００１４】

【課題を解決するための手段】本発明は、半導体基板主
面上に絶縁膜を形成する工程と、第１の金属薄膜を形成
する工程と、前記第１の金属薄膜上にレジストパターン
を形成する工程と、前記絶縁膜及び第１の金属薄膜の一
部をエッチングする工程と、前記エッチングにより露出
した前記半導体基板主面上の一部に第２の金属を形成す
る工程と、前記半導体基板と前記第２の金属を合金化さ
せる工程と、前記半導体基板をエピタキシャル成長させ
る工程とを備えてなる電界放出型電子源の製造方法であ
る。

【００１５】

【発明の実施の形態】

（実施の形態１）本発明の実施例を図面を用いて説明す
る。本発明の第１の実施例の電子源の作製方法を図１に
示す。

【００１６】図１（ａ）において、（１１１）主面を持
つＳｉ基板１０１上にＳｉ酸化膜１０２、タングステン
（Ｗ）膜１０３を順に各々１０００ｎｍ、２００ｎｍの
膜厚で形成する。Ｓｉ酸化膜１０２の形成方法としては
ＣＶＤやスパッタ等の堆積法か熱酸化法を用いると良
い。

【００１７】図１（ｂ）において、通常のフォトエッチ
工程によりＳｉ酸化膜１０２及びＷ膜１０３の一部を直
径約０．８μmの円柱状にエッチし、Ｓｉ基板１０１の
一部を露出させ、露出したＳｉ基板１０１のほぼ中央部
分に金（Ａｕ）粒子１０４を設置する。設置方法として
は、先端の鋭利なウイスカの先にＡｕ微粒子を付着さ
せ、Ｓｉ基板１０１に静かに設置する等の方法がある。
ＡｕとＳｉ基板１０１の接触面積は小さいほど望ましい
が、通常は直径０．３μmの円形状になるよう設置す
る。

【００１８】図１（ｃ）において、Ｓｉ基板１０１に９
５０℃の熱処理を施し、ＡｕとＳｉ基板１０１の一部を
反応させてＡｕＳｉ合金１０５を形成する。

【００１９】図１（ｄ）において、９００℃の反応容器
中にＳｉ基板１０１を設置し、ＳｉＣｌ4と水素の混合
気体をＳｉ基板１０１に約２５分接触させ、Ｓｉエピタ
キシャル成長により８００ｎｍの高さのＳｉ柱１０６を
形成する。この後、ＡｕＳｉ合金１０５を除去する必要
がある場合は、Ｓｉ基板１０１を王水等に浸すことによ
り、ＡｕＳｉ合金１０５を除去する。Ｓｉ基板１０１及
びＳｉ柱１０６は電気的に接続されており、電界放出型
電子源のエミッタとして機能する。また、Ｗ膜１０３は
電子源から放出される電子の量を制御するゲート電極と
して機能する。

【００２０】以上の様に本実施例によれば、電子源のエ
ミッタとなるＳｉ柱１０６の直径がリソグラフィによら
ず、Ａｕ粒子１０５とＳｉ基板１０１の接触面積で決ま
るため、リソグラフィの限界以下の微小エミッタ径を実
現することができ、低電圧の電子源を作製することが可
能である。また、工程数が少なく、簡便に作製できるた
め、低コストの電子源を実現できる。

【００２１】また以上の実施例においては、基板材料と
して（１１１）主面を持つＳｉ基板を用いたが、金属合
金と反応してエピタキシャル成長する工程で基板主面と
垂直方向に成長すればどのような結晶面の基板を用いて
もよい。また本実施例では、反応触媒としての合金を形
成する金属としてＡｕを用いたが、合金化により同様の
触媒効果の出現する金属であればＡｕの他、白金、銀、
パラジウム、銅、ニッケル等何を用いてもよい。さらに
本実施例では、ゲート電極材料としてＷ膜を用いたが、
基板材料のエピタキシャル成長工程の熱処理にたえられ
る導電材料であれば何を用いてもよい。金属と基板材料
の合金化や、基板材料のエピタキシャル成長工程の条件
は、金属と基板材料の組み合わせにより変わることは言
うまでもない。

【００２２】（実施の形態２）本発明の実施例を図面を
用いて説明する。本発明の第２の実施例の電子源の作製
方法を図２に示す。

【００２３】図２（ａ）において、（１１１）主面を持
つＳｉ基板９０１上に金（Ａｕ）粒子９０２を設置す
る。設置方法としては、先端の鋭利なウイスカの先にＡ
ｕ微粒子を付着させ、Ｓｉ基板９０１に静かに設置する
等の方法がある。Ａｕ粒子９０２とＳｉ基板９０１の接
触面積は小さいほど望ましいが、通常は直径０．３μm
の円形状になるよう設置する。

【００２４】図２（ｂ）において、Ｓｉ基板９０１に９
５０℃の熱処理を施し、Ａｕ粒子９０２とＳｉ基板９０
１の一部を反応させてＡｕＳｉ合金９０３を形成する。
図２（ｃ）において、９００℃の反応容器中にＳｉ基板
９０１を設置し、ＳｉＣｌ4と水素の混合気体をＳｉ基
板９０１に約２５分接触させ、Ｓｉエピタキシャル成長
により８００ｎｍの高さのＳｉ柱９０４を形成する。こ
の後、Ｓｉ基板９０１を王水等に浸すことにより、Ａｕ
Ｓｉ合金９０３を除去する。

【００２５】図２（ｄ）において、Ｓｉ基板９０１を９
００℃で酸化し、５０ｎｍ程度の厚さのＳｉ酸化膜９０
５を形成する。

【００２６】この時、Ｓｉ柱９０４表面にもＳｉ酸化膜
９０５が形成される。図２（ｅ）において、Ｓｉ酸化膜
９０６、ニオブ膜９０７を順に各々１０００ｎｍ、２０
０ｎｍの膜厚で形成する。Ｓｉ酸化膜９０６及びニオブ
膜９０７の形成方法としては蒸着法やスパッタ法を用い
ると良い。

【００２７】図２（ｆ）において、Ｓｉ基板９０１をフ
ッ酸溶液中に浸すことにより、Ｓｉ柱９０４表面に露出
しているＳｉ酸化膜９０５を除去する。この時、Ｓｉ柱
９０４上にＳｉ酸化膜９０５を介して堆積しているＳｉ
酸化膜９０６及びニオブ膜９０７もＳｉ酸化膜９０５を
除去する時に同時にリフトオフして除去される。Ｓｉ基
板９０１及びＳｉ柱９０４は電気的に接続されており、
電界放出型電子源のエミッタとして機能する。また、ニ
オブ膜９０７はＳｉ基板９０１及びＳｉ柱９０４と電気
的に絶縁されており、電子源から放出される電子の量を
制御するゲート電極として機能する。

【００２８】以上の様に本実施例によれば、電子源のエ
ミッタとなるＳｉ柱９０４の直径がリソグラフィによら
ず、Ａｕ粒子９０２とＳｉ基板９０１の接触面積で決ま
るため、リソグラフィの限界以下の微小エミッタ径を実
現することができ、低電圧の電子源を作製することが可
能である。また、工程数が少なく、簡便に作製できるた
め、低コストの電子源を実現できる。

【００２９】また以上の実施例においては、基板材料と
して（１１１）主面を持つＳｉ基板を用いたが、金属合
金と反応してエピタキシャル成長する工程で基板主面と
垂直方向に成長すればどのような結晶面の基板を用いて
もよい。また本実施例では、反応触媒としての合金を形
成する金属としてＡｕを用いたが、合金化により同様の
触媒効果の出現する金属であればＡｕの他、白金、銀、
パラジウム、銅、ニッケル等何を用いてもよい。さらに
本実施例では、ゲート電極材料としてニオブ膜を用いた
が、フッ酸溶液中でのＳｉ酸化膜除去工程においてリフ
トオフされる導電材料であれば何を用いてもよい。金属
と基板材料の合金化や、基板材料のエピタキシャル成長
工程の条件は、金属と基板材料の組み合わせにより変わ
ることは言うまでもない。

【００３０】（実施の形態３）本発明の実施例を図面を
用いて説明する。本発明の第３の実施例の電子源の作製
方法を図３に示す。

【００３１】図３（ａ）において、（１１１）主面を持
つＳｉ基板３０１上にＳｉ酸化膜３０２、タングステン
（Ｗ）膜３０３、Ｓｉ酸化膜３０４を順に各々１０００
ｎｍ、２００ｎｍ、１００ｎｍの膜厚で形成する。Ｓｉ
酸化膜３０２の形成方法としてはＣＶＤやスパッタ等の
堆積法か熱酸化法を用いると良い。Ｓｉ酸化膜３０４の
形成方法としてはＣＶＤやスパッタ等の堆積法を用いる
と良い。

【００３２】図３（ｂ）において、通常のフォトエッチ
工程によりＳｉ酸化膜３０２、タングステン（Ｗ）膜３
０３、Ｓｉ酸化膜３０４の一部を直径０．８μmの円柱
状にエッチし、Ｓｉ基板３０１の一部を露出させる。

【００３３】図３（ｃ）において、ＣＶＤ法によりＳｉ
酸化膜３０５を０．３５μmの厚さで堆積する。ＣＶＤ
法により堆積すると、Ｓｉ酸化膜３０５はＳｉ酸化膜３
０４上にも、露出したＳｉ基板３０１上にも、Ｓｉ酸化
膜３０２、Ｗ膜３０３、Ｓｉ酸化膜３０４の側壁にも同
じ膜厚だけ堆積する。よって、露出したＳｉ基板３０１
部の上部にもＳｉ酸化膜３０５が堆積している。Ｓｉ酸
化膜３０４の一部を直径０．８μmの円柱状にエッチし
た円柱の中心部のＳｉ酸化膜３０５表面に直径約０．１
μmのスリット（クレバス状の急峻な段差）が存在す
る。

【００３４】図３（ｄ）において、異方性ドライエッチ
法により、Ｓｉ酸化膜３０５を０．３５μmの厚さエッ
チングする。露出したＳｉ基板３０１上の一部及びＳｉ
酸化膜３０４上に堆積していたＳｉ酸化膜３０５はエッ
チされ除去される。Ｓｉ酸化膜３０５はＳｉ酸化膜３０
２、Ｗ膜３０３、Ｓｉ酸化膜３０４の側壁のみに存在す
る。Ｓｉ基板３０１は０．８μmの円柱の中心部、直径
約０．１μmの部分だけが露出し、その上方はＳｉ酸化
膜３０５に囲まれた直径約０．１μmの円柱状スリット
となっている。

【００３５】図３（ｅ）において、９００℃の反応容器
中にＳｉ基板３０１を設置し、ＳｉＣｌ4と水素の混合
気体をＳｉ基板３０１に約２５分接触させ、Ｓｉ選択エ
ピタキシャル成長により８００ｎｍの高さのＳｉ柱３０
６を形成する。Ｓｉの選択エピタキシャル成長条件下で
Ｓｉ柱３０６を形成するため、Ｓｉ基板３０１が露出し
ている部分以外にはＳｉは成長しない。Ｓｉ基板３０１
及びＳｉ柱３０６は電気的に接続されており、電界放出
型電子源のエミッタとして機能する。また、Ｗ膜３０３
は電子源から放出される電子の量を制御するゲート電極
として機能する。

【００３６】以上の様に本実施例によれば、電子源のエ
ミッタとなるＳｉ柱３０６の直径がリソグラフィによら
ず、Ｓｉ酸化膜３０５の堆積膜厚とその後の異方性ドラ
イエッチ法により形成される円柱状スリットで決まるた
め、リソグラフィの限界以下の微小エミッタ径を実現す
ることができ、低電圧の電子源を作製することが可能で
ある。また、工程数が少なく、簡便に作製できるため、
低コストの電子源を実現できる。

【００３７】また以上の実施例においては、基板材料と
して（１１１）主面を持つＳｉ基板を用いたが、エピタ
キシャル成長する工程で基板主面と垂直方向に成長すれ
ばどのような結晶面の基板を用いてもよい。さらに本実
施例では、ゲート電極材料としてＷ膜を用いたが、基板
材料のエピタキシャル成長工程の熱処理にたえられる導
電材料であれば何を用いてもよい。金属と基板材料の合
金化や、基板材料のエピタキシャル成長工程の条件は、
金属と基板材料の組み合わせにより変わることは言うま
でもない。

【００３８】（実施の形態４）本発明の実施例を図面を
用いて説明する。本発明の第４の実施例の電子源の作製
方法を図４に示す。

【００３９】図４（ａ）において、（１１１）主面を持
つ第１のＳｉ基板４０４上に金粒子を転写する装置につ
いて説明する。（１１１）主面を持つ第２のＳｉ基板４
０１上に先端の鋭利なＳｉ柱４０２が規則的に配置され
ている。前記Ｓｉ柱４０２の先端に、蒸着法などを用い
て金（Ａｕ）粒子４０３を設置する。

【００４０】図４（ｂ）において、第１のＳｉ基板４０
４の主面と、第２のＳｉ基板４０１のＳｉ柱４０２が形
成されている主面を向かい合わせ、第１のＳｉ基板４０
４と第２のＳｉ基板４０１を接触させ、第２のＳｉ基板
４０１上のＳｉ柱４０２上に設置されたＡｕ粒子４０３
を第１のＳｉ基板４０４上に転写させる。Ａｕ粒子４０
３と第１のＳｉ基板４０４の接触面積は小さいほど望ま
しいが、通常は直径０．３μmの円形状になるよう転写
させる。第２のＳｉ基板４０１は、第１のＳｉ基板４０
４と接触させて均一にＡｕ粒子４０３を第１のＳｉ基板
４０４上に転写させるため、バックグラインド等の方法
を用いてあらかじめ基板厚さを小さくしておくことが望
ましい。第２のＳｉ基板４０１の基板厚さを小さくして
基板の弾性を増すことにより、第２のＳｉ基板４０１上
のＳｉ柱４０２を均一に加圧し、Ａｕ粒子４０３を均一
に第１のＳｉ基板４０４上に転写させることができる。

【００４１】図４（ｃ）において、第１のＳｉ基板４０
４に９５０℃の熱処理を施し、Ａｕ粒子４０３と第１の
Ｓｉ基板４０４の一部を反応させてＡｕＳｉ合金４０５
を形成する。第２のＳｉ基板４０１上に形成されたＳｉ
柱４０２は規則的に配置されているため、第１のＳｉ基
板４０４上に転写されたＡｕ粒子４０３も規則的に配置
される。よって、第１のＳｉ基板４０４に熱処理を施し
て形成したＡｕＳｉ合金４０５も規則的に配置される。

【００４２】この後、本発明の第２の実施例のようにし
て、電界放出型電子源のエミッタを作製する。

【００４３】以上の様に本実施例によれば、電子源のエ
ミッタとなるＳｉ柱の直径がリソグラフィによらず、Ａ
ｕ粒子４０３と第１のＳｉ基板４０４の接触面積で決ま
るため、リソグラフィの限界以下の微小エミッタ径を実
現することができ、低電圧の電子源を作製することが可
能である。また、工程数が少なく、簡便に作製できるた
め、低コストの電子源を実現できる。

【００４４】また以上の実施例においては、基板材料と
して（１１１）主面を持つ第１のＳｉ基板を用いたが、
金属合金と反応してエピタキシャル成長する工程で基板
主面と垂直方向に成長すればどのような結晶面の基板を
用いてもよい。また本実施例では、反応触媒としての合
金を形成する金属としてＡｕを用いたが、合金化により
同様の触媒効果の出現する金属であればＡｕの他、白
金、銀、パラジウム、銅、ニッケル等何を用いてもよ
い。また本実施例では、第２のＳｉ基板として（１１
１）主面を持ち、その主面上に先端の鋭利なＳｉ柱４０
２が規則的に配置されているものを用いたが、主面上に
先端の鋭利な突起が規則的に配置されているものなら、
どのような材料を用いてもよい。金属と基板材料の合金
化や、基板材料のエピタキシャル成長工程の条件は、金
属と基板材料の組み合わせにより変わることは言うまで
もない。

【００４５】（実施の形態５）本発明の実施例を図面を
用いて説明する。本発明の第５の実施例の電子源の作製
方法を図５に示す。

【００４６】図５（ａ）において、（１１１）主面を持
つＳｉ基板５０１上にＳｉ酸化膜５０２、タングステン
（Ｗ）膜５０３を順に各々１０００ｎｍ、２００ｎｍの
膜厚で形成する。Ｓｉ酸化膜５０２の形成方法としては
ＣＶＤやスパッタ等の堆積法か熱酸化法を用いると良
い。

【００４７】図５（ｂ）において、通常のフォトエッチ
工程によりＳｉ酸化膜５０２、タングステン（Ｗ）膜５
０３の一部を直径０．８μmの円柱状にエッチし、Ｓｉ
基板５０１の一部を露出させる。次にＳｉ窒化膜５０４
を５０ｎｍの膜厚で堆積し、異方性ドライエッチ法によ
り、Ｓｉ窒化膜５０４を５０ｎｍの厚さエッチングす
る。露出したＳｉ基板５０１上及びタングステン（Ｗ）
膜５０３上に堆積していたＳｉ窒化膜５０４はエッチさ
れ除去される。Ｓｉ窒化膜５０４はＳｉ酸化膜５０２、
タングステン（Ｗ）膜５０３の側壁のみに存在する。

【００４８】図５（ｃ）において、Ｓｉ基板５０１主面
と浅い角度からの蒸着法により、Ｓｉ酸化膜５０５を約
０．３５μmの厚さで堆積する。基板主面と浅い角度か
らの蒸着法により堆積すると、Ｓｉ酸化膜５０５はタン
グステン（Ｗ）膜５０３上のみに堆積する。この時、堆
積膜厚が厚くなるにつれ、Ｓｉ酸化膜５０５がタングス
テン（Ｗ）膜５０３上のみから、フォトエッチ工程によ
り円柱状にエッチした空間側へせり出すようになる。こ
の現象により、露出したＳｉ基板５０１上部の空間が、
Ｓｉ酸化膜５０５で狭くなる。Ｓｉ酸化膜５０５を約
０．３５μmの厚さで堆積した後にＳｉ基板５０１を主
面上方から見ると、フォトエッチ工程により円柱状にエ
ッチした空間は中心に直径約０．１μmの空間のみを残
してＳｉ酸化膜５０５で被覆されている。

【００４９】図５（ｄ）において、基板主面と垂直の方
向からＡｕ粒子５０６を蒸着法もしくはすパッタ法によ
り形成する。Ａｕ粒子５０６は露出したＳｉ基板５０１
の中心部に直径約０．１μmの面積で形成される。その
他のＡｕ粒子５０６はＳｉ酸化膜５０５上に堆積され
る。Ａｕ粒子５０６の膜厚が増加すると、Ｓｉ酸化膜５
０５で被覆されずに残っていた直径約０．１μmの空間
もＡｕ粒子５０６で閉じられてしまうため、Ｓｉ基板５
０１上に形成されるＡｕ粒子５０６の量はＡｕ粒子５０
６堆積膜厚によらず一定となる。

【００５０】図５（ｅ）において、Ｓｉ基板５０１をフ
ッ酸溶液中に浸すことにより、Ｓｉ酸化膜５０５を除去
する。同時にＳｉ酸化膜５０５上に堆積しているＡｕ粒
子５０６もリフトオフされて除去される。次に、Ｓｉ基
板５０１に９５０℃の熱処理を施し、Ｓｉ基板５０１上
に形成されたＡｕ粒子５０６とＳｉ基板５０１の一部を
反応させてＡｕＳｉ合金５０７を形成する。

【００５１】この後、本発明の第２の実施例のようにし
て、電界放出型電子源のエミッタを作製する。

【００５２】以上の様に本実施例によれば、電子源のエ
ミッタとなるＳｉ柱の直径がリソグラフィによらず、Ａ
ｕ粒子５０６形成時にＳｉ酸化膜５０５で被覆されずに
残っていた直径約０．１μmの空間で決まるため、リソ
グラフィの限界以下の微小エミッタ径を実現することが
でき、低電圧の電子源を作製することが可能である。ま
た、工程数が少なく、簡便に作製できるため、低コスト
の電子源を実現できる。

【００５３】また以上の実施例においては、基板材料と
して（１１１）主面を持つＳｉ基板を用いたが、金属合
金と反応してエピタキシャル成長する工程で基板主面と
垂直方向に成長すればどのような結晶面の基板を用いて
もよい。また本実施例では、反応触媒としての合金を形
成する金属としてＡｕを用いたが、合金化により同様の
触媒効果の出現する金属であればＡｕの他、白金、銀、
パラジウム、銅、ニッケル等何を用いてもよい。

【００５４】さらに本実施例では、ゲート電極材料とし
てＷ膜を用いたが、基板材料のエピタキシャル成長工程
の熱処理にたえられる導電材料であれば何を用いてもよ
い。金属と基板材料の合金化や、基板材料のエピタキシ
ャル成長工程の条件は、金属と基板材料の組み合わせに
より変わることは言うまでもない。

【００５５】

【発明の効果】以上に述べたように、本発明は、半導体
基板主面上に形成した金属と基板材料である半導体を反
応させて両者の合金を形成し、前記合金が半導体基板を
エピタキシャル成長させる工程において触媒として作用
し、前記合金と半導体基板界面でのみ半導体基板のエピ
タキシャル成長が生じることを利用するものである。

【００５６】また、本発明は、半導体基板主面上に第１
の絶縁膜及び第１の金属薄膜及び第２の絶縁膜を形成
し、それらの一部をエッチングした後第３の絶縁膜を形
成して第３の絶縁膜を前記半導体基板の一部が露出する
まで異方性エッチングし、前記第１の絶縁膜及び第１の
金属薄膜及び第２の絶縁膜をエッチングした側壁のみに
第３の絶縁膜が残るようにすることにより、１μm以下
の面積で半導体基板が露出している領域を作り、前記半
導体基板をエピタキシャル成長させることにより、１μ
m以下の底面を持つ半導体柱を形成できることを利用す
るものである。

【００５７】これらの方法により、本発明は陰極先端部
部周辺のゲート電極の口径はエッチングマスクに比較し
て小さくすることが可能であり、通常のフォトプロセス
を用いてもサブミクロン以下のゲート口径を有する微小
構造の電界放出型電子源を提供することができる。この
結果、従来方法に比較して動作電圧の低下と放射電流の
増加を可能とするものである。

【００５８】また、本実施例による微構造は必ずしも電
界放出型の電子源への応用に限定されず、走査型トンネ
ル顕微鏡等、他への応用も可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施例の電界放出型電子源の作
製工程図

【図２】本発明の第２の実施例の電界放出型電子源の作
製工程図

【図３】本発明の第３の実施例の電界放出型電子源の作
製工程図

【図４】本発明の第４の実施例の電界放出型電子源の作
製工程図

【図５】本発明の第５の実施例の電界放出型電子源の作
製工程図

【図６】第３の従来例の電界放出型電子源の作製工程図

【図７】第１の従来例の電界放出型電子源の作製工程図

【図８】第２の従来例の電界放出型電子源の作製工程図

【符号の説明】

１０１Ｓｉ基板１０２Ｓｉ酸化膜１０３タングステン（Ｗ）膜１０４Ａｕ粒子１０５ＡｕＳｉ合金１０６Ｓｉ柱

Claims

【特許請求の範囲】

【請求項１】半導体基板主面上の一部に金属を設ける
工程と、前記半導体基板と前記金属を合金化させる工程
と、前記半導体基板をエピタキシャル成長させる工程と
を備えてなる電界放出型電子源の製造方法。
【請求項２】半導体基板としてシリコンを用い、金属
として金、白金、銀、パラジウム、銅、ニッケルのいず
れかを用いることを特長とする請求項１記載の電界放出
型電子源の製造方法。
【請求項３】半導体基板主面上に絶縁膜を形成する工
程と、第１の金属薄膜を形成する工程と、前記第１の金
属薄膜上にレジストパターンを形成する工程と、前記絶
縁膜及び第１の金属薄膜の一部をエッチングする工程
と、前記エッチングにより露出した前記半導体基板主面
上の一部に第２の金属を形成する工程と、前記半導体基
板と前記第２の金属を合金化させる工程と、前記半導体
基板をエピタキシャル成長させる工程とを備えてなる電
界放出型電子源の製造方法。
【請求項４】半導体基板としてシリコンを用い、金属
として金、白金、銀、パラジウム、銅、ニッケルのいず
れかを用いることを特長とする請求項３記載の電界放出
型電子源の製造方法。
【請求項５】半導体基板主面上に第１の金属を形成す
る工程と、前記半導体基板と前記第１の金属を合金化さ
せる工程と、前記半導体基板をエピタキシャル成長させ
る工程と、絶縁膜を形成する工程と、第２の金属薄膜を
形成する工程とを備えてなる電界放出型電子源の製造方
法。
【請求項６】半導体基板としてシリコンを用い、金属
として金、白金、銀、パラジウム、銅、ニッケルのいず
れかを用いることを特長とする請求項５記載の電界放出
型電子源の製造方法。
【請求項７】絶縁膜を形成する工程及び第２の金属薄
膜を形成する工程に蒸着法もしくはスパッタ法を用いる
ことを特長とする請求項５記載の電界放出型電子源の製
造方法。
【請求項８】半導体基板主面上に第１の絶縁膜を形成
する工程と、第１の金属薄膜を形成する工程と、第２の
絶縁膜を形成する工程と、前記第２の絶縁膜上にレジス
トパターンを形成する工程と、前記第２の絶縁膜及び第
１の金属薄膜及び第１の絶縁膜の一部をエッチングする
工程と、前記半導体基板主面上に第３の絶縁膜を形成す
る工程と、前記第３の絶縁膜を前記半導体基板の一部が
露出するまで異方性エッチングする工程と、前記半導体
基板をエピタキシャル成長させる工程とを備えてなる電
界放出型電子源の製造方法。
【請求項９】半導体基板主面上の一部に金属を設ける
工程として、先端の鋭利な柱状突起が規則的に配置され
ている第２の基板を用い、前記柱状突起上に設置された
金属を前記半導体基板主面上に転写する方法を用いる請
求項１、３または５記載の電界放出型電子源の製造方
法。
【請求項１０】半導体基板主面上に第１の絶縁膜を形
成する工程と、第１の金属薄膜を形成する工程と、前記
第１の金属薄膜上にレジストパターンを形成する工程
と、前記絶縁膜及び第１の金属薄膜の一部をエッチング
して前記半導体基板の一部を露出する工程と、基板主面
と平行に近い浅い角度からの蒸着あるいはスパッタ法に
より第２の絶縁膜を形成する工程と、基板主面と垂直方
向から第２の金属薄膜を蒸着あるいはスパッタ法により
形成する工程と、前記半導体基板と前記第２の金属を合
金化させる工程と、前記半導体基板をエピタキシャル成
長させる工程とを備えてなる電界放出型電子源の製造方
法。