JPH09275178A - Semiconductor package and manufacturing method thereof - Google Patents

Semiconductor package and manufacturing method thereof

Info

Publication number
JPH09275178A
JPH09275178A JP8126196A JP8126196A JPH09275178A JP H09275178 A JPH09275178 A JP H09275178A JP 8126196 A JP8126196 A JP 8126196A JP 8126196 A JP8126196 A JP 8126196A JP H09275178 A JPH09275178 A JP H09275178A
Authority
JP
Japan
Prior art keywords
semiconductor
conductor layer
chip
metal conductor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8126196A
Other languages
Japanese (ja)
Inventor
Hisashi Nakamura
恒 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8126196A priority Critical patent/JPH09275178A/en
Publication of JPH09275178A publication Critical patent/JPH09275178A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 各種電子機器に使用される半導体パッケージ
において、パッケージの小型化による高密度電子回路を
実現することを目的とする。 【解決手段】 半導体ICチップ9とワイヤーボンドに
よって接続した金属導体層8とをモールドして絶縁樹脂
成形体12とし、その一面に金属導体層8の一部が露出
するごとく絶縁レジスト層13で覆い、露出した金属導
体層8に突起状の外部接続端子14を設けることによ
り、小型化と高密度実装性に優れた半導体パッケージを
得る。
(57) Abstract: In a semiconductor package used for various electronic devices, it is an object to realize a high density electronic circuit by miniaturizing the package. SOLUTION: A semiconductor IC chip 9 and a metal conductor layer 8 connected by wire bonding are molded into an insulating resin molded body 12, which is covered with an insulating resist layer 13 so that a part of the metal conductor layer 8 is exposed on one surface thereof. By providing the protruding external connection terminals 14 on the exposed metal conductor layer 8, a semiconductor package excellent in miniaturization and high-density mounting property is obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、各種電子機器に用
いる半導体パッケージとその製造方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package used in various electronic devices and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年、電子機器の小型軽量化や高機能化
に伴い、電子回路の高密度化に対応した小型の半導体パ
ッケージの需要が著しく拡大している。
2. Description of the Related Art In recent years, as electronic devices have become smaller and lighter and have higher functions, the demand for small semiconductor packages corresponding to higher density of electronic circuits has significantly increased.

【0003】従来の半導体パッケージは、その目的に応
じて種々のパッケージ形態のものが使われているが、最
も一般的に使われているパッケージ形態としては、図5
に示すものがある。
Various types of conventional semiconductor packages are used according to the purpose, but the most commonly used package is shown in FIG.
There are the following.

【0004】図5において、1はリードフレーム、2は
半導体ICチップ、3は導電性樹脂、4は金線、5はモ
ールド樹脂成形体、6は外部接続リード端子である。
In FIG. 5, 1 is a lead frame, 2 is a semiconductor IC chip, 3 is a conductive resin, 4 is a gold wire, 5 is a molded resin molded body, and 6 is an external connection lead terminal.

【0005】この半導体パッケージは、鉄−ニッケル合
金や銅等の金属板をパンチング法やエッチング法等によ
って予め所定のパターン形状に加工したリードフレーム
1を使用し、その上に半導体ICチップ2をフェースア
ップで搭載して導電性樹脂3で固定し、半導体ICチッ
プ2の外部接続端子とリードフレーム1をワイヤーボン
ド法によって金線4で電気的に接続し、しかる後に、ト
ランスファー成形により絶縁樹脂で半導体ICチップ2
をモールドしたものであり、その外部接続リード端子6
はモールド樹脂成形体5の4方向から一定間隔で突き出
しL字型に折りまげられたものである。
This semiconductor package uses a lead frame 1 obtained by processing a metal plate of iron-nickel alloy, copper or the like into a predetermined pattern shape in advance by a punching method, an etching method or the like, and a semiconductor IC chip 2 is placed on the face thereof. Mounted up and fixed with a conductive resin 3, the external connection terminal of the semiconductor IC chip 2 and the lead frame 1 are electrically connected with a gold wire 4 by a wire bond method, and thereafter, the semiconductor is made of an insulating resin by transfer molding. IC chip 2
The external connection lead terminal 6
Is an L-shaped piece that protrudes at regular intervals from the four directions of the molded resin molded body 5.

【0006】[0006]

【発明が解決しようとする課題】このような半導体パッ
ケージにおいては、金属板を予め必要なパターン形状に
加工したリードフレームを使用するために、そのパター
ン模様が制約され、且つ微細化がはかりにくいばかりで
なく、パッケージの外部リード端子が樹脂モールドした
成形体から一定ピッチで突き出した構成となるために、
パッケージの外形寸法が大きくなり、半導体パッケージ
の小型化がはかり難い問題点があった。
In such a semiconductor package, since a lead frame obtained by processing a metal plate into a required pattern shape in advance is used, the pattern pattern is restricted and miniaturization is difficult to achieve. However, because the external lead terminals of the package are configured to protrude at a constant pitch from the resin-molded body,
There has been a problem that the external dimensions of the package become large and it is difficult to downsize the semiconductor package.

【0007】本発明は、半導体パッケージの小型化をは
かることを目的としたものである。
The present invention aims to reduce the size of a semiconductor package.

【0008】[0008]

【課題を解決するための手段】この課題を解決するため
に本発明は、少なくとも1個以上の半導体ICチップと
前記半導体ICチップとワイヤーボンドによって接続し
た金属導体層をモールドして絶縁樹脂成形体とし、前記
絶縁樹脂成形体の一面に少なくとも一部を露出させた金
属導体層に外部接続端子を備えた半導体パッケージであ
る。
In order to solve this problem, the present invention provides an insulating resin molding by molding at least one semiconductor IC chip and a metal conductor layer connected to the semiconductor IC chip by wire bonding. And a semiconductor package having an external connection terminal on a metal conductor layer, at least a portion of which is exposed on one surface of the insulating resin molded body.

【0009】この発明によれば、小型で高密度実装性に
優れた半導体パッケージが得られる。
According to the present invention, it is possible to obtain a semiconductor package which is small in size and excellent in high-density mounting.

【0010】[0010]

【発明の実施の形態】本発明の請求項1に記載の発明
は、少なくとも1個以上の半導体ICチップと前記半導
体ICチップとワイヤーボンドによって接続した金属導
体層をモールドして絶縁樹脂成形体とし、前記絶縁樹脂
成形体の一面に少なくとも一部を露出させた金属導体層
に外部接続端子を設けたものであり、半導体ICチップ
を埋設した絶縁樹脂成形体の任意の位置に直接外部接続
端子が直接形成されることによって、パッケージの小型
化が実現されるものである。
BEST MODE FOR CARRYING OUT THE INVENTION The invention according to claim 1 of the present invention is an insulating resin molded body obtained by molding at least one semiconductor IC chip and a metal conductor layer connected to the semiconductor IC chip by wire bonding. An external connection terminal is provided on a metal conductor layer of which at least a part is exposed on one surface of the insulating resin molded body, and the external connection terminal is directly provided at an arbitrary position of the insulating resin molded body in which a semiconductor IC chip is embedded. By being directly formed, the package can be downsized.

【0011】請求項2に記載の発明は、外部接続端子に
突起状の金属導体を設けた半導体パッケージであり、外
部接続端子に突起状の金属導体を設けることによってプ
リント配線板へのはんだ接続の信頼性が向上する半導体
パッケージが得られるものである。
According to a second aspect of the present invention, there is provided a semiconductor package in which a protruding metal conductor is provided on an external connection terminal. By providing a protruding metal conductor on the external connection terminal, solder connection to a printed wiring board is achieved. A semiconductor package with improved reliability can be obtained.

【0012】請求項3に記載の発明は、金属支持体の一
方の主面上に半導体ICチップと接続するための所望と
する配線回路状の金属導体層を肉盛りし、前記金属導体
層の所定の位置に少なくとも1個以上の半導体ICチッ
プをフェースアップで搭載して、前記半導体ICチップ
の外部接続端子と金属導体層をワイヤーボンド法によっ
て電気的に接続した後に、前記半導体ICチップ搭載面
を絶縁樹脂でモールドして絶縁樹脂成形体を作製し、し
かる後に金属支持体を化学的に溶解除去することによっ
て絶縁樹脂成形体の一方の主面上に配線回路状の金属導
体層を露出させ、前記金属導体層が露出した位置に外部
接続端子を設けた半導体パッケージの製造方法であり、
金属支持体上に直接半導体ICチップと接続するための
配線回路状の金属導体層を形成することにより、配線パ
ターン形状の制約がなくなり、且つ微細配線化がはかれ
ることによってパッケージの小型化がはかれるものであ
る。
According to a third aspect of the present invention, a desired wiring circuit-shaped metal conductor layer for connecting to a semiconductor IC chip is built up on one main surface of the metal support, and the metal conductor layer of the metal conductor layer is formed. At least one semiconductor IC chip is mounted face-up at a predetermined position, and the external connection terminal of the semiconductor IC chip and the metal conductor layer are electrically connected by a wire bond method, and then the semiconductor IC chip mounting surface. Is molded with an insulating resin to produce an insulating resin molded body, and then the metal support is chemically dissolved and removed to expose the metal conductor layer in the form of a wiring circuit on one main surface of the insulating resin molded body. A method for manufacturing a semiconductor package in which an external connection terminal is provided at a position where the metal conductor layer is exposed,
By forming a wiring circuit-shaped metal conductor layer for directly connecting to the semiconductor IC chip on the metal support, there is no restriction on the shape of the wiring pattern, and the miniaturization of the package can be achieved by achieving fine wiring. Is.

【0013】以下、本発明の実施の形態について図1か
ら図4を用いて説明する。 (実施の形態1)図1から図4は、本発明による半導体
パッケージの製造工程断面図を示すもので、図におい
て、金属支持体7は、半導体ICチップ9と接続するた
めの配線回路状の金属導体層8を形成するための支持体
となるもので、膜厚が18〜35μmの電解銅箔やアル
ミニウム箔によって構成されている。
An embodiment of the present invention will be described below with reference to FIGS. 1 to 4. (Embodiment 1) FIGS. 1 to 4 are sectional views showing a manufacturing process of a semiconductor package according to the present invention, in which a metal support 7 has a wiring circuit shape for connecting to a semiconductor IC chip 9. It serves as a support for forming the metal conductor layer 8, and is made of electrolytic copper foil or aluminum foil having a film thickness of 18 to 35 μm.

【0014】金属導体層8は、半導体ICチップ9と接
続するための配線回路状の導体層であり、電気銅めっき
法による金属銅によって構成されている。
The metal conductor layer 8 is a conductor layer in the form of a wiring circuit for connecting to the semiconductor IC chip 9, and is made of metal copper by electrolytic copper plating.

【0015】半導体ICチップ9は、パッケージを必要
とする回路素子であり、シリコン基板上に多数のトラン
ジスタによって電気回路を構成し、外部接続端子がアル
ミニウム膜によって構成されている。接着剤層10は、
半導体ICチップ9を金属導体層8に固定するためのも
のであり、銀の微粉末を熱硬化性樹脂で混練して作った
導電性樹脂によって構成されている。金属細線11は、
ワイヤーボンド法によって半導体ICチップ9と金属導
体層8を電気的に接続するためのものであり、10〜2
5μφ程度の金線や銅線等によって構成されている。
The semiconductor IC chip 9 is a circuit element that requires a package, and an electric circuit is composed of a large number of transistors on a silicon substrate, and external connection terminals are composed of an aluminum film. The adhesive layer 10 is
It is for fixing the semiconductor IC chip 9 to the metal conductor layer 8, and is made of a conductive resin made by kneading fine silver powder with a thermosetting resin. The thin metal wire 11 is
This is for electrically connecting the semiconductor IC chip 9 and the metal conductor layer 8 by the wire bond method.
It is composed of a gold wire or a copper wire having a diameter of about 5 μφ.

【0016】絶縁樹脂成形体12は、トランスファー成
形法や射出成形法によって半導体ICチップ9を絶縁樹
脂でモールドしたものであり、熱硬化性にエポキシ樹脂
やポリフェニレンサルファイド樹脂(PPS樹脂)等の
熱可塑性樹脂によって構成されている。
The insulating resin molded body 12 is obtained by molding the semiconductor IC chip 9 with an insulating resin by a transfer molding method or an injection molding method, and is thermosetting thermoplastic such as epoxy resin or polyphenylene sulfide resin (PPS resin). It is made of resin.

【0017】絶縁レジスト層13は、半導体ICチップ
9をモールドした絶縁樹脂成形体12に形成された配線
回路状の金属導体層8を選択的に絶縁して外部接続端子
部を露出させるためのものであり、紫外線硬化型のアク
リル系樹脂をスクリーン印刷法によって構成したもので
ある。
The insulating resist layer 13 is for selectively insulating the wiring circuit-shaped metal conductor layer 8 formed on the insulating resin molded body 12 in which the semiconductor IC chip 9 is molded to expose the external connection terminal portion. In this case, the ultraviolet curable acrylic resin is formed by the screen printing method.

【0018】外部接続端子14は、半導体パッケージを
プリント配線板に接続させるための端子であり、絶縁レ
ジスト層13が被覆していない金属導体層8にクリーム
はんだを塗布し、加熱溶融させたはんだ金属によって構
成されている。
The external connection terminal 14 is a terminal for connecting the semiconductor package to the printed wiring board, and is a solder metal obtained by applying cream solder to the metal conductor layer 8 not covered with the insulating resist layer 13 and heating and melting it. It is composed by.

【0019】この方法によって得られた半導体パッケー
ジは、外部接続端子14が半導体ICチップ9をモール
ドした絶縁樹脂成形体12の任意の位置に直接構成され
るために、パッケージの薄型化や小型化が達成できるも
のである。
In the semiconductor package obtained by this method, the external connection terminal 14 is directly formed at an arbitrary position of the insulating resin molded body 12 in which the semiconductor IC chip 9 is molded, so that the package can be made thin and compact. It can be achieved.

【0020】(実施の形態2)以下、半導体パッケージ
の製造方法について具体的に説明する。本実施の形態2
では、図1に示すように、金属支持体7として膜厚が3
5μmの電解銅箔を使用し、まずこの電解銅箔の一方の
主面上に感光レジストを塗布してフォトリソ技術を使っ
て所望とする配線回路状に銅箔が露出するようにレジス
トパターンを形成するとともに、他方の面には溶剤やア
ルカリ溶液で容易に剥離できるレジスト被膜を形成し
た。
(Embodiment 2) A method of manufacturing a semiconductor package will be specifically described below. Embodiment 2
Then, as shown in FIG. 1, the metal support 7 has a thickness of 3
Using a 5 μm electrolytic copper foil, first apply a photosensitive resist on one main surface of this electrolytic copper foil, and then use photolithography technology to form a resist pattern so that the copper foil is exposed in the desired wiring circuit shape. At the same time, a resist film which can be easily peeled off with a solvent or an alkaline solution was formed on the other surface.

【0021】そして、このレジストパターンを形成した
金属支持体7に硫酸銅浴を使用して電気銅めっきを行
い、金属支持体7の一方の主面上に配線回路状に金属銅
を析出させ、さらにこの金属導体層8の必要部分に、半
導体ICとの電気的接続の安定化をはかるために金や銀
またはパラジウム等の貴金属を1μm以下の膜厚にめっ
きした。
Then, the metal support 7 having the resist pattern formed thereon is subjected to electrolytic copper plating using a copper sulfate bath to deposit metal copper in the form of a wiring circuit on one main surface of the metal support 7. Furthermore, a noble metal such as gold, silver, or palladium was plated to a thickness of 1 μm or less on a necessary portion of the metal conductor layer 8 in order to stabilize the electrical connection with the semiconductor IC.

【0022】次いで、図2に示すように金属支持体7の
一方の主面上に形成した配線回路状の金属導体層8上の
所定の位置に接着剤層10を塗布し、その上に半導体I
Cチップ9をフェースアップで搭載して固定し、ワイヤ
ーボンド法によって半導体ICチップ9のアルミニウム
からなる外部接続端子と金属導体層8を金線などの金属
細線11で電気的に接続した。
Next, as shown in FIG. 2, an adhesive layer 10 is applied at a predetermined position on a metal conductor layer 8 in the form of a wiring circuit formed on one main surface of the metal support 7, and a semiconductor is applied thereon. I
The C chip 9 was mounted face up and fixed, and the external connection terminal made of aluminum of the semiconductor IC chip 9 and the metal conductor layer 8 were electrically connected by a metal fine wire 11 such as a gold wire by a wire bonding method.

【0023】それから、図3に示すように、半導体IC
チップ9の搭載面にトランスファーモールド法や射出成
形法等によってエポキシ樹脂などの熱硬化性樹脂やポリ
フェニレンサルファイド樹脂(PPS樹脂)などの熱可
塑性からなる絶縁性樹脂でモールドして、任意の膜厚を
有する絶縁樹脂成形体12を作製し、金属支持体7の裏
面をエッチング法によって化学的に溶解し、絶縁樹脂成
形体12に配線回路状の金属導体層8を露出した。
Then, as shown in FIG.
The mounting surface of the chip 9 is molded with a thermosetting resin such as an epoxy resin or a thermoplastic insulating resin such as polyphenylene sulfide resin (PPS resin) by a transfer molding method, an injection molding method, or the like, and an arbitrary film thickness is formed. An insulating resin molding 12 having the above was prepared, and the back surface of the metal support 7 was chemically dissolved by an etching method to expose the wiring circuit-shaped metal conductor layer 8 to the insulating resin molding 12.

【0024】この場合、金属支持体7と配線回路状の金
属導体層8はいずれも金属銅による同種の金属で構成さ
れているために、化学的エッチング処理を行うにあたっ
てはオーバーエッチングが起こらないように特別な配慮
が必要である。
In this case, since both the metal support 7 and the wiring circuit-shaped metal conductor layer 8 are made of the same kind of metal made of metallic copper, overetching does not occur during the chemical etching process. Requires special consideration.

【0025】本実施の形態では、このエッチング条件と
して、エッチング液に塩化第2鉄溶液を使用し、液温を
40℃に保ち、スプレー法により金属支持体7に均一に
液を吹きつけてエッチング処理を行った。
In the present embodiment, as the etching conditions, a ferric chloride solution is used as the etching solution, the solution temperature is kept at 40 ° C., and the solution is uniformly sprayed onto the metal support 7 by a spray method to perform etching. Processed.

【0026】次いで、図4に示すように、絶縁樹脂成形
体12に転写された配線回路状の金属導体層8にアクリ
ル樹脂などの紫外線硬化型樹脂からなる絶縁レジスト層
13をスクリーン印刷法等によって選択的に塗布し、外
部接続端子となる金属導体層8を露出させ、さらに必要
により、この金属導体層8にメタルマスクを使用してク
リーム状のはんだを厚く塗布し、加熱再溶融させること
によって突起状の外部接続端子14を形成した。
Next, as shown in FIG. 4, an insulating resist layer 13 made of an ultraviolet curable resin such as an acrylic resin is formed on the metal conductor layer 8 having a wiring circuit pattern transferred to the insulating resin molded body 12 by a screen printing method or the like. By selectively applying it to expose the metal conductor layer 8 to be an external connection terminal, and if necessary, applying a thick cream-like solder to this metal conductor layer 8 using a metal mask and reheating by heating. The protruding external connection terminals 14 were formed.

【0027】この製造方法によって得られた半導体パッ
ケージは、半導体ICチップ9と接続する配線回路状の
金属導体層8が金属支持体7上にレジストパターンを形
成して直接電気めっき法によって形成されるために、パ
ターン形状の制約がなく、且つ微細配線化が可能となる
ために、半導体パッケージの大幅な小型化が実現される
ものである。
The semiconductor package obtained by this manufacturing method is formed by the direct electroplating method in which the metal conductor layer 8 in the form of a wiring circuit connected to the semiconductor IC chip 9 forms a resist pattern on the metal support 7. Therefore, since there is no restriction on the pattern shape and fine wiring can be realized, a drastic downsizing of the semiconductor package is realized.

【0028】尚、以上の説明では、1個のICチップを
パッケージする場合について述べた、本発明では複数個
のICチップを使用した所謂マルチチップ構造の半導体
パッケージについても適用できるものである。
In the above description, the case where one IC chip is packaged is described. The present invention is also applicable to a so-called multi-chip structure semiconductor package using a plurality of IC chips.

【0029】[0029]

【発明の効果】以上説明したように本発明によれば、絶
縁樹脂成形体に形成された外部接続端子は、配線回路状
の金属導体層の露出部分を選択的に設計することによっ
て任意の位置に設定することができる半導体パッケージ
である。
As described above, according to the present invention, the external connection terminal formed on the insulating resin molded body can be formed at any position by selectively designing the exposed portion of the metal conductor layer in the form of a wiring circuit. It is a semiconductor package that can be set to.

【0030】従って、従来例に比べ、パッケージの小型
化と薄型化の効果が得られるものである。また一方、そ
の製造方法においては、半導体ICチップと接続するた
めの配線回路状の金属導体層が金属支持体上に直接電気
めっき法に形成するので、従来例に比べてパターン形状
の制約がなく、且つ微細配線化がはかれるためにパッケ
ージの大幅な小型化が実現できる効果が得られるもので
ある。
Therefore, as compared with the conventional example, the effect of making the package smaller and thinner can be obtained. On the other hand, in the manufacturing method, since the wiring circuit-shaped metal conductor layer for connecting to the semiconductor IC chip is directly formed on the metal support by the electroplating method, the pattern shape is not restricted as compared with the conventional example. In addition, since the fine wiring can be achieved, the effect that the package can be significantly downsized can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による半導体パッケージの製造工程断面
FIG. 1 is a sectional view of a manufacturing process of a semiconductor package according to the present invention.

【図2】本発明による半導体パッケージの製造工程断面
FIG. 2 is a sectional view of a manufacturing process of a semiconductor package according to the present invention.

【図3】本発明による半導体パッケージの製造工程断面
FIG. 3 is a sectional view of a manufacturing process of a semiconductor package according to the present invention.

【図4】本発明による半導体パッケージの製造工程断面
FIG. 4 is a sectional view of a semiconductor package manufacturing process according to the present invention.

【図5】従来の半導体パッケージの断面図FIG. 5 is a sectional view of a conventional semiconductor package.

【符号の説明】[Explanation of symbols]

7 金属支持体 8 金属導体層 9 半導体ICチップ 10 接着剤層 11 金属細線 12 絶縁樹脂成形体 13 絶縁レジスト層 14 外部接続端子 7 Metal Support 8 Metal Conductor Layer 9 Semiconductor IC Chip 10 Adhesive Layer 11 Thin Metal Wire 12 Insulating Resin Molded Body 13 Insulating Resist Layer 14 External Connection Terminal

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/14 M ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 23/14 M

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも1個以上の半導体ICチップ
と前記半導体ICチップとワイヤーボンドによって接続
した金属導体層をモールドして絶縁樹脂成形体とし、前
記絶縁樹脂成形体の一面に少なくとも一部を露出させた
金属導体層に外部接続端子を設けた半導体パッケージ。
1. An insulating resin molded body is formed by molding at least one semiconductor IC chip and a metal conductor layer connected to the semiconductor IC chip by wire bonding, and at least a part is exposed on one surface of the insulating resin molded body. A semiconductor package in which an external connection terminal is provided on the metal conductor layer.
【請求項2】 外部接続端子が突起状の金属導体によっ
て構成された請求項1記載の半導体パッケージ。
2. The semiconductor package according to claim 1, wherein the external connection terminal is formed of a protruding metal conductor.
【請求項3】 金属支持体の一方の主面上に所望とする
配線回路状の金属導体層を肉盛りし、前記金属導体層の
所定の位置に少なくとも1個以上の半導体ICチップを
フェースアップで搭載して固定し、前記半導体ICチッ
プの外部接続端子と金属導体層をワイヤーボンド法によ
って電気的に接続した後に、前記半導体ICチップの搭
載面を絶縁樹脂でモールドして任意の膜厚を有する成形
体を作製し、しかる後に金属支持体を化学的に溶解除去
することによって絶縁樹脂成形体に配線回路状の金属導
体層を露出させ、前記金属導体層が露出した位置に外部
接続端子を設けたことを特徴とする半導体パッケージの
製造方法。
3. A desired metal wiring layer in the form of a wiring circuit is built up on one main surface of a metal support, and at least one semiconductor IC chip is faced up at a predetermined position of the metal wiring layer. After mounting and fixing, and electrically connecting the external connection terminal of the semiconductor IC chip and the metal conductor layer by a wire bond method, the mounting surface of the semiconductor IC chip is molded with an insulating resin to have an arbitrary film thickness. A molded body having the same is prepared, and thereafter, the metal support is chemically dissolved and removed to expose the wiring circuit-shaped metal conductor layer to the insulating resin molded body, and the external connection terminal is provided at the position where the metal conductor layer is exposed. A method for manufacturing a semiconductor package, which is provided.
JP8126196A 1996-04-03 1996-04-03 Semiconductor package and manufacturing method thereof Pending JPH09275178A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8126196A JPH09275178A (en) 1996-04-03 1996-04-03 Semiconductor package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8126196A JPH09275178A (en) 1996-04-03 1996-04-03 Semiconductor package and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH09275178A true JPH09275178A (en) 1997-10-21

Family

ID=13741431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8126196A Pending JPH09275178A (en) 1996-04-03 1996-04-03 Semiconductor package and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH09275178A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041376A (en) * 2004-07-29 2006-02-09 Sanyo Electric Co Ltd Circuit device manufacturing method
JP2007243220A (en) * 2007-05-14 2007-09-20 Renesas Technology Corp Resin-sealed semiconductor package
WO2012124239A1 (en) * 2011-03-17 2012-09-20 住友電気工業株式会社 Semiconductor device and method for manufacturing semiconductor device
JP2015164189A (en) * 2014-02-13 2015-09-10 群成科技股▲分▼有限公司 Electronic package, package carrier, and method of manufacturing both the electronic package and the package carrier

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041376A (en) * 2004-07-29 2006-02-09 Sanyo Electric Co Ltd Circuit device manufacturing method
JP2007243220A (en) * 2007-05-14 2007-09-20 Renesas Technology Corp Resin-sealed semiconductor package
WO2012124239A1 (en) * 2011-03-17 2012-09-20 住友電気工業株式会社 Semiconductor device and method for manufacturing semiconductor device
US8659129B2 (en) 2011-03-17 2014-02-25 Sumitomo Electric Industries, Ltd. Semiconductor device and method of manufacturing same
JP2015164189A (en) * 2014-02-13 2015-09-10 群成科技股▲分▼有限公司 Electronic package, package carrier, and method of manufacturing both the electronic package and the package carrier

Similar Documents

Publication Publication Date Title
KR100400629B1 (en) Circuit device and method of manufacturing the same
JPH11163022A (en) Semiconductor device, method of manufacturing the same, and electronic equipment
EP1213754A3 (en) Fabrication process of semiconductor package and semiconductor package
JPH098207A (en) Resin-sealed semiconductor device
JP2781018B2 (en) Semiconductor device and manufacturing method thereof
JPH06132474A (en) Semiconductor device
JP3561683B2 (en) Circuit device manufacturing method
JPH11233531A (en) Electronic component mounting structure and mounting method
JP3529915B2 (en) Lead frame member and method of manufacturing the same
JPH11145322A (en) Semiconductor device
US20070269929A1 (en) Method of reducing stress on a semiconductor die with a distributed plating pattern
JP3084648B2 (en) Semiconductor device
JP3992877B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP3297959B2 (en) Semiconductor device
CN110323141B (en) Lead frame structure, chip packaging structure and manufacturing method thereof
JPH0582713A (en) Multichip module and method for producing the same
JP2813588B2 (en) Semiconductor device and manufacturing method thereof
JPH09116045A (en) BGA type resin-sealed semiconductor device using lead frame and manufacturing method thereof
JPH1022440A (en) Semiconductor device and manufacturing method thereof
JP2001217338A (en) Circuit device and method of manufacturing the same
JPS62235799A (en) Hybrid integrated circuit device
JP2002343927A (en) Semiconductor module and manufacturing method thereof
JP2001250887A (en) Circuit device manufacturing method
JP2001237363A (en) Circuit device and mounting board
TW200826206A (en) Semiconductor fabrication method and structure thereof