JPH09275178A - 半導体パッケージとその製造方法 - Google Patents
半導体パッケージとその製造方法Info
- Publication number
- JPH09275178A JPH09275178A JP8126196A JP8126196A JPH09275178A JP H09275178 A JPH09275178 A JP H09275178A JP 8126196 A JP8126196 A JP 8126196A JP 8126196 A JP8126196 A JP 8126196A JP H09275178 A JPH09275178 A JP H09275178A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- conductor layer
- chip
- metal conductor
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 各種電子機器に使用される半導体パッケージ
において、パッケージの小型化による高密度電子回路を
実現することを目的とする。 【解決手段】 半導体ＩＣチップ９とワイヤーボンドに
よって接続した金属導体層８とをモールドして絶縁樹脂
成形体１２とし、その一面に金属導体層８の一部が露出
するごとく絶縁レジスト層１３で覆い、露出した金属導
体層８に突起状の外部接続端子１４を設けることによ
り、小型化と高密度実装性に優れた半導体パッケージを
得る。
において、パッケージの小型化による高密度電子回路を
実現することを目的とする。 【解決手段】 半導体ＩＣチップ９とワイヤーボンドに
よって接続した金属導体層８とをモールドして絶縁樹脂
成形体１２とし、その一面に金属導体層８の一部が露出
するごとく絶縁レジスト層１３で覆い、露出した金属導
体層８に突起状の外部接続端子１４を設けることによ
り、小型化と高密度実装性に優れた半導体パッケージを
得る。
Description
【０００１】
【発明の属する技術分野】本発明は、各種電子機器に用
いる半導体パッケージとその製造方法に関するものであ
る。
いる半導体パッケージとその製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、電子機器の小型軽量化や高機能化
に伴い、電子回路の高密度化に対応した小型の半導体パ
ッケージの需要が著しく拡大している。
に伴い、電子回路の高密度化に対応した小型の半導体パ
ッケージの需要が著しく拡大している。
【０００３】従来の半導体パッケージは、その目的に応
じて種々のパッケージ形態のものが使われているが、最
も一般的に使われているパッケージ形態としては、図５
に示すものがある。
じて種々のパッケージ形態のものが使われているが、最
も一般的に使われているパッケージ形態としては、図５
に示すものがある。
【０００４】図５において、１はリードフレーム、２は
半導体ＩＣチップ、３は導電性樹脂、４は金線、５はモ
ールド樹脂成形体、６は外部接続リード端子である。
半導体ＩＣチップ、３は導電性樹脂、４は金線、５はモ
ールド樹脂成形体、６は外部接続リード端子である。
【０００５】この半導体パッケージは、鉄−ニッケル合
金や銅等の金属板をパンチング法やエッチング法等によ
って予め所定のパターン形状に加工したリードフレーム
１を使用し、その上に半導体ＩＣチップ２をフェースア
ップで搭載して導電性樹脂３で固定し、半導体ＩＣチッ
プ２の外部接続端子とリードフレーム１をワイヤーボン
ド法によって金線４で電気的に接続し、しかる後に、ト
ランスファー成形により絶縁樹脂で半導体ＩＣチップ２
をモールドしたものであり、その外部接続リード端子６
はモールド樹脂成形体５の４方向から一定間隔で突き出
しＬ字型に折りまげられたものである。
金や銅等の金属板をパンチング法やエッチング法等によ
って予め所定のパターン形状に加工したリードフレーム
１を使用し、その上に半導体ＩＣチップ２をフェースア
ップで搭載して導電性樹脂３で固定し、半導体ＩＣチッ
プ２の外部接続端子とリードフレーム１をワイヤーボン
ド法によって金線４で電気的に接続し、しかる後に、ト
ランスファー成形により絶縁樹脂で半導体ＩＣチップ２
をモールドしたものであり、その外部接続リード端子６
はモールド樹脂成形体５の４方向から一定間隔で突き出
しＬ字型に折りまげられたものである。
【０００６】
【発明が解決しようとする課題】このような半導体パッ
ケージにおいては、金属板を予め必要なパターン形状に
加工したリードフレームを使用するために、そのパター
ン模様が制約され、且つ微細化がはかりにくいばかりで
なく、パッケージの外部リード端子が樹脂モールドした
成形体から一定ピッチで突き出した構成となるために、
パッケージの外形寸法が大きくなり、半導体パッケージ
の小型化がはかり難い問題点があった。
ケージにおいては、金属板を予め必要なパターン形状に
加工したリードフレームを使用するために、そのパター
ン模様が制約され、且つ微細化がはかりにくいばかりで
なく、パッケージの外部リード端子が樹脂モールドした
成形体から一定ピッチで突き出した構成となるために、
パッケージの外形寸法が大きくなり、半導体パッケージ
の小型化がはかり難い問題点があった。
【０００７】本発明は、半導体パッケージの小型化をは
かることを目的としたものである。
かることを目的としたものである。
【０００８】
【課題を解決するための手段】この課題を解決するため
に本発明は、少なくとも１個以上の半導体ＩＣチップと
前記半導体ＩＣチップとワイヤーボンドによって接続し
た金属導体層をモールドして絶縁樹脂成形体とし、前記
絶縁樹脂成形体の一面に少なくとも一部を露出させた金
属導体層に外部接続端子を備えた半導体パッケージであ
る。
に本発明は、少なくとも１個以上の半導体ＩＣチップと
前記半導体ＩＣチップとワイヤーボンドによって接続し
た金属導体層をモールドして絶縁樹脂成形体とし、前記
絶縁樹脂成形体の一面に少なくとも一部を露出させた金
属導体層に外部接続端子を備えた半導体パッケージであ
る。
【０００９】この発明によれば、小型で高密度実装性に
優れた半導体パッケージが得られる。
優れた半導体パッケージが得られる。
【００１０】
【発明の実施の形態】本発明の請求項１に記載の発明
は、少なくとも１個以上の半導体ＩＣチップと前記半導
体ＩＣチップとワイヤーボンドによって接続した金属導
体層をモールドして絶縁樹脂成形体とし、前記絶縁樹脂
成形体の一面に少なくとも一部を露出させた金属導体層
に外部接続端子を設けたものであり、半導体ＩＣチップ
を埋設した絶縁樹脂成形体の任意の位置に直接外部接続
端子が直接形成されることによって、パッケージの小型
化が実現されるものである。
は、少なくとも１個以上の半導体ＩＣチップと前記半導
体ＩＣチップとワイヤーボンドによって接続した金属導
体層をモールドして絶縁樹脂成形体とし、前記絶縁樹脂
成形体の一面に少なくとも一部を露出させた金属導体層
に外部接続端子を設けたものであり、半導体ＩＣチップ
を埋設した絶縁樹脂成形体の任意の位置に直接外部接続
端子が直接形成されることによって、パッケージの小型
化が実現されるものである。
【００１１】請求項２に記載の発明は、外部接続端子に
突起状の金属導体を設けた半導体パッケージであり、外
部接続端子に突起状の金属導体を設けることによってプ
リント配線板へのはんだ接続の信頼性が向上する半導体
パッケージが得られるものである。
突起状の金属導体を設けた半導体パッケージであり、外
部接続端子に突起状の金属導体を設けることによってプ
リント配線板へのはんだ接続の信頼性が向上する半導体
パッケージが得られるものである。
【００１２】請求項３に記載の発明は、金属支持体の一
方の主面上に半導体ＩＣチップと接続するための所望と
する配線回路状の金属導体層を肉盛りし、前記金属導体
層の所定の位置に少なくとも１個以上の半導体ＩＣチッ
プをフェースアップで搭載して、前記半導体ＩＣチップ
の外部接続端子と金属導体層をワイヤーボンド法によっ
て電気的に接続した後に、前記半導体ＩＣチップ搭載面
を絶縁樹脂でモールドして絶縁樹脂成形体を作製し、し
かる後に金属支持体を化学的に溶解除去することによっ
て絶縁樹脂成形体の一方の主面上に配線回路状の金属導
体層を露出させ、前記金属導体層が露出した位置に外部
接続端子を設けた半導体パッケージの製造方法であり、
金属支持体上に直接半導体ＩＣチップと接続するための
配線回路状の金属導体層を形成することにより、配線パ
ターン形状の制約がなくなり、且つ微細配線化がはかれ
ることによってパッケージの小型化がはかれるものであ
る。
方の主面上に半導体ＩＣチップと接続するための所望と
する配線回路状の金属導体層を肉盛りし、前記金属導体
層の所定の位置に少なくとも１個以上の半導体ＩＣチッ
プをフェースアップで搭載して、前記半導体ＩＣチップ
の外部接続端子と金属導体層をワイヤーボンド法によっ
て電気的に接続した後に、前記半導体ＩＣチップ搭載面
を絶縁樹脂でモールドして絶縁樹脂成形体を作製し、し
かる後に金属支持体を化学的に溶解除去することによっ
て絶縁樹脂成形体の一方の主面上に配線回路状の金属導
体層を露出させ、前記金属導体層が露出した位置に外部
接続端子を設けた半導体パッケージの製造方法であり、
金属支持体上に直接半導体ＩＣチップと接続するための
配線回路状の金属導体層を形成することにより、配線パ
ターン形状の制約がなくなり、且つ微細配線化がはかれ
ることによってパッケージの小型化がはかれるものであ
る。
【００１３】以下、本発明の実施の形態について図１か
ら図４を用いて説明する。 （実施の形態１）図１から図４は、本発明による半導体
パッケージの製造工程断面図を示すもので、図におい
て、金属支持体７は、半導体ＩＣチップ９と接続するた
めの配線回路状の金属導体層８を形成するための支持体
となるもので、膜厚が１８〜３５μｍの電解銅箔やアル
ミニウム箔によって構成されている。
ら図４を用いて説明する。 （実施の形態１）図１から図４は、本発明による半導体
パッケージの製造工程断面図を示すもので、図におい
て、金属支持体７は、半導体ＩＣチップ９と接続するた
めの配線回路状の金属導体層８を形成するための支持体
となるもので、膜厚が１８〜３５μｍの電解銅箔やアル
ミニウム箔によって構成されている。
【００１４】金属導体層８は、半導体ＩＣチップ９と接
続するための配線回路状の導体層であり、電気銅めっき
法による金属銅によって構成されている。
続するための配線回路状の導体層であり、電気銅めっき
法による金属銅によって構成されている。
【００１５】半導体ＩＣチップ９は、パッケージを必要
とする回路素子であり、シリコン基板上に多数のトラン
ジスタによって電気回路を構成し、外部接続端子がアル
ミニウム膜によって構成されている。接着剤層１０は、
半導体ＩＣチップ９を金属導体層８に固定するためのも
のであり、銀の微粉末を熱硬化性樹脂で混練して作った
導電性樹脂によって構成されている。金属細線１１は、
ワイヤーボンド法によって半導体ＩＣチップ９と金属導
体層８を電気的に接続するためのものであり、１０〜２
５μφ程度の金線や銅線等によって構成されている。
とする回路素子であり、シリコン基板上に多数のトラン
ジスタによって電気回路を構成し、外部接続端子がアル
ミニウム膜によって構成されている。接着剤層１０は、
半導体ＩＣチップ９を金属導体層８に固定するためのも
のであり、銀の微粉末を熱硬化性樹脂で混練して作った
導電性樹脂によって構成されている。金属細線１１は、
ワイヤーボンド法によって半導体ＩＣチップ９と金属導
体層８を電気的に接続するためのものであり、１０〜２
５μφ程度の金線や銅線等によって構成されている。
【００１６】絶縁樹脂成形体１２は、トランスファー成
形法や射出成形法によって半導体ＩＣチップ９を絶縁樹
脂でモールドしたものであり、熱硬化性にエポキシ樹脂
やポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）等の
熱可塑性樹脂によって構成されている。
形法や射出成形法によって半導体ＩＣチップ９を絶縁樹
脂でモールドしたものであり、熱硬化性にエポキシ樹脂
やポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）等の
熱可塑性樹脂によって構成されている。
【００１７】絶縁レジスト層１３は、半導体ＩＣチップ
９をモールドした絶縁樹脂成形体１２に形成された配線
回路状の金属導体層８を選択的に絶縁して外部接続端子
部を露出させるためのものであり、紫外線硬化型のアク
リル系樹脂をスクリーン印刷法によって構成したもので
ある。
９をモールドした絶縁樹脂成形体１２に形成された配線
回路状の金属導体層８を選択的に絶縁して外部接続端子
部を露出させるためのものであり、紫外線硬化型のアク
リル系樹脂をスクリーン印刷法によって構成したもので
ある。
【００１８】外部接続端子１４は、半導体パッケージを
プリント配線板に接続させるための端子であり、絶縁レ
ジスト層１３が被覆していない金属導体層８にクリーム
はんだを塗布し、加熱溶融させたはんだ金属によって構
成されている。
プリント配線板に接続させるための端子であり、絶縁レ
ジスト層１３が被覆していない金属導体層８にクリーム
はんだを塗布し、加熱溶融させたはんだ金属によって構
成されている。
【００１９】この方法によって得られた半導体パッケー
ジは、外部接続端子１４が半導体ＩＣチップ９をモール
ドした絶縁樹脂成形体１２の任意の位置に直接構成され
るために、パッケージの薄型化や小型化が達成できるも
のである。
ジは、外部接続端子１４が半導体ＩＣチップ９をモール
ドした絶縁樹脂成形体１２の任意の位置に直接構成され
るために、パッケージの薄型化や小型化が達成できるも
のである。
【００２０】（実施の形態２）以下、半導体パッケージ
の製造方法について具体的に説明する。本実施の形態２
では、図１に示すように、金属支持体７として膜厚が３
５μｍの電解銅箔を使用し、まずこの電解銅箔の一方の
主面上に感光レジストを塗布してフォトリソ技術を使っ
て所望とする配線回路状に銅箔が露出するようにレジス
トパターンを形成するとともに、他方の面には溶剤やア
ルカリ溶液で容易に剥離できるレジスト被膜を形成し
た。
の製造方法について具体的に説明する。本実施の形態２
では、図１に示すように、金属支持体７として膜厚が３
５μｍの電解銅箔を使用し、まずこの電解銅箔の一方の
主面上に感光レジストを塗布してフォトリソ技術を使っ
て所望とする配線回路状に銅箔が露出するようにレジス
トパターンを形成するとともに、他方の面には溶剤やア
ルカリ溶液で容易に剥離できるレジスト被膜を形成し
た。
【００２１】そして、このレジストパターンを形成した
金属支持体７に硫酸銅浴を使用して電気銅めっきを行
い、金属支持体７の一方の主面上に配線回路状に金属銅
を析出させ、さらにこの金属導体層８の必要部分に、半
導体ＩＣとの電気的接続の安定化をはかるために金や銀
またはパラジウム等の貴金属を１μｍ以下の膜厚にめっ
きした。
金属支持体７に硫酸銅浴を使用して電気銅めっきを行
い、金属支持体７の一方の主面上に配線回路状に金属銅
を析出させ、さらにこの金属導体層８の必要部分に、半
導体ＩＣとの電気的接続の安定化をはかるために金や銀
またはパラジウム等の貴金属を１μｍ以下の膜厚にめっ
きした。
【００２２】次いで、図２に示すように金属支持体７の
一方の主面上に形成した配線回路状の金属導体層８上の
所定の位置に接着剤層１０を塗布し、その上に半導体Ｉ
Ｃチップ９をフェースアップで搭載して固定し、ワイヤ
ーボンド法によって半導体ＩＣチップ９のアルミニウム
からなる外部接続端子と金属導体層８を金線などの金属
細線１１で電気的に接続した。
一方の主面上に形成した配線回路状の金属導体層８上の
所定の位置に接着剤層１０を塗布し、その上に半導体Ｉ
Ｃチップ９をフェースアップで搭載して固定し、ワイヤ
ーボンド法によって半導体ＩＣチップ９のアルミニウム
からなる外部接続端子と金属導体層８を金線などの金属
細線１１で電気的に接続した。
【００２３】それから、図３に示すように、半導体ＩＣ
チップ９の搭載面にトランスファーモールド法や射出成
形法等によってエポキシ樹脂などの熱硬化性樹脂やポリ
フェニレンサルファイド樹脂（ＰＰＳ樹脂）などの熱可
塑性からなる絶縁性樹脂でモールドして、任意の膜厚を
有する絶縁樹脂成形体１２を作製し、金属支持体７の裏
面をエッチング法によって化学的に溶解し、絶縁樹脂成
形体１２に配線回路状の金属導体層８を露出した。
チップ９の搭載面にトランスファーモールド法や射出成
形法等によってエポキシ樹脂などの熱硬化性樹脂やポリ
フェニレンサルファイド樹脂（ＰＰＳ樹脂）などの熱可
塑性からなる絶縁性樹脂でモールドして、任意の膜厚を
有する絶縁樹脂成形体１２を作製し、金属支持体７の裏
面をエッチング法によって化学的に溶解し、絶縁樹脂成
形体１２に配線回路状の金属導体層８を露出した。
【００２４】この場合、金属支持体７と配線回路状の金
属導体層８はいずれも金属銅による同種の金属で構成さ
れているために、化学的エッチング処理を行うにあたっ
てはオーバーエッチングが起こらないように特別な配慮
が必要である。
属導体層８はいずれも金属銅による同種の金属で構成さ
れているために、化学的エッチング処理を行うにあたっ
てはオーバーエッチングが起こらないように特別な配慮
が必要である。
【００２５】本実施の形態では、このエッチング条件と
して、エッチング液に塩化第２鉄溶液を使用し、液温を
４０℃に保ち、スプレー法により金属支持体７に均一に
液を吹きつけてエッチング処理を行った。
して、エッチング液に塩化第２鉄溶液を使用し、液温を
４０℃に保ち、スプレー法により金属支持体７に均一に
液を吹きつけてエッチング処理を行った。
【００２６】次いで、図４に示すように、絶縁樹脂成形
体１２に転写された配線回路状の金属導体層８にアクリ
ル樹脂などの紫外線硬化型樹脂からなる絶縁レジスト層
１３をスクリーン印刷法等によって選択的に塗布し、外
部接続端子となる金属導体層８を露出させ、さらに必要
により、この金属導体層８にメタルマスクを使用してク
リーム状のはんだを厚く塗布し、加熱再溶融させること
によって突起状の外部接続端子１４を形成した。
体１２に転写された配線回路状の金属導体層８にアクリ
ル樹脂などの紫外線硬化型樹脂からなる絶縁レジスト層
１３をスクリーン印刷法等によって選択的に塗布し、外
部接続端子となる金属導体層８を露出させ、さらに必要
により、この金属導体層８にメタルマスクを使用してク
リーム状のはんだを厚く塗布し、加熱再溶融させること
によって突起状の外部接続端子１４を形成した。
【００２７】この製造方法によって得られた半導体パッ
ケージは、半導体ＩＣチップ９と接続する配線回路状の
金属導体層８が金属支持体７上にレジストパターンを形
成して直接電気めっき法によって形成されるために、パ
ターン形状の制約がなく、且つ微細配線化が可能となる
ために、半導体パッケージの大幅な小型化が実現される
ものである。
ケージは、半導体ＩＣチップ９と接続する配線回路状の
金属導体層８が金属支持体７上にレジストパターンを形
成して直接電気めっき法によって形成されるために、パ
ターン形状の制約がなく、且つ微細配線化が可能となる
ために、半導体パッケージの大幅な小型化が実現される
ものである。
【００２８】尚、以上の説明では、１個のＩＣチップを
パッケージする場合について述べた、本発明では複数個
のＩＣチップを使用した所謂マルチチップ構造の半導体
パッケージについても適用できるものである。
パッケージする場合について述べた、本発明では複数個
のＩＣチップを使用した所謂マルチチップ構造の半導体
パッケージについても適用できるものである。
【００２９】
【発明の効果】以上説明したように本発明によれば、絶
縁樹脂成形体に形成された外部接続端子は、配線回路状
の金属導体層の露出部分を選択的に設計することによっ
て任意の位置に設定することができる半導体パッケージ
である。
縁樹脂成形体に形成された外部接続端子は、配線回路状
の金属導体層の露出部分を選択的に設計することによっ
て任意の位置に設定することができる半導体パッケージ
である。
【００３０】従って、従来例に比べ、パッケージの小型
化と薄型化の効果が得られるものである。また一方、そ
の製造方法においては、半導体ＩＣチップと接続するた
めの配線回路状の金属導体層が金属支持体上に直接電気
めっき法に形成するので、従来例に比べてパターン形状
の制約がなく、且つ微細配線化がはかれるためにパッケ
ージの大幅な小型化が実現できる効果が得られるもので
ある。
化と薄型化の効果が得られるものである。また一方、そ
の製造方法においては、半導体ＩＣチップと接続するた
めの配線回路状の金属導体層が金属支持体上に直接電気
めっき法に形成するので、従来例に比べてパターン形状
の制約がなく、且つ微細配線化がはかれるためにパッケ
ージの大幅な小型化が実現できる効果が得られるもので
ある。
【図１】本発明による半導体パッケージの製造工程断面
図
図
【図２】本発明による半導体パッケージの製造工程断面
図
図
【図３】本発明による半導体パッケージの製造工程断面
図
図
【図４】本発明による半導体パッケージの製造工程断面
図
図
【図５】従来の半導体パッケージの断面図
７ 金属支持体 ８ 金属導体層 ９ 半導体ＩＣチップ １０ 接着剤層 １１ 金属細線 １２ 絶縁樹脂成形体 １３ 絶縁レジスト層 １４ 外部接続端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/14 Ｍ
Claims (3)
- 【請求項１】 少なくとも１個以上の半導体ＩＣチップ
と前記半導体ＩＣチップとワイヤーボンドによって接続
した金属導体層をモールドして絶縁樹脂成形体とし、前
記絶縁樹脂成形体の一面に少なくとも一部を露出させた
金属導体層に外部接続端子を設けた半導体パッケージ。 - 【請求項２】 外部接続端子が突起状の金属導体によっ
て構成された請求項１記載の半導体パッケージ。 - 【請求項３】 金属支持体の一方の主面上に所望とする
配線回路状の金属導体層を肉盛りし、前記金属導体層の
所定の位置に少なくとも１個以上の半導体ＩＣチップを
フェースアップで搭載して固定し、前記半導体ＩＣチッ
プの外部接続端子と金属導体層をワイヤーボンド法によ
って電気的に接続した後に、前記半導体ＩＣチップの搭
載面を絶縁樹脂でモールドして任意の膜厚を有する成形
体を作製し、しかる後に金属支持体を化学的に溶解除去
することによって絶縁樹脂成形体に配線回路状の金属導
体層を露出させ、前記金属導体層が露出した位置に外部
接続端子を設けたことを特徴とする半導体パッケージの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8126196A JPH09275178A (ja) | 1996-04-03 | 1996-04-03 | 半導体パッケージとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8126196A JPH09275178A (ja) | 1996-04-03 | 1996-04-03 | 半導体パッケージとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09275178A true JPH09275178A (ja) | 1997-10-21 |
Family
ID=13741431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8126196A Pending JPH09275178A (ja) | 1996-04-03 | 1996-04-03 | 半導体パッケージとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09275178A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041376A (ja) * | 2004-07-29 | 2006-02-09 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP2007243220A (ja) * | 2007-05-14 | 2007-09-20 | Renesas Technology Corp | 樹脂封止型半導体パッケージ |
| WO2012124239A1 (ja) * | 2011-03-17 | 2012-09-20 | 住友電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2015164189A (ja) * | 2014-02-13 | 2015-09-10 | 群成科技股▲分▼有限公司 | 電子パッケージ、パッケージキャリアおよび両者の製造方法 |
-
1996
- 1996-04-03 JP JP8126196A patent/JPH09275178A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041376A (ja) * | 2004-07-29 | 2006-02-09 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP2007243220A (ja) * | 2007-05-14 | 2007-09-20 | Renesas Technology Corp | 樹脂封止型半導体パッケージ |
| WO2012124239A1 (ja) * | 2011-03-17 | 2012-09-20 | 住友電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8659129B2 (en) | 2011-03-17 | 2014-02-25 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method of manufacturing same |
| JP2015164189A (ja) * | 2014-02-13 | 2015-09-10 | 群成科技股▲分▼有限公司 | 電子パッケージ、パッケージキャリアおよび両者の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100400629B1 (ko) | 회로 장치 및 그 제조 방법 | |
| JPH11163022A (ja) | 半導体装置、その製造方法及び電子機器 | |
| EP1213756A3 (en) | Fabrication process of semiconductor package and semiconductor package | |
| JPH098207A (ja) | 樹脂封止型半導体装置 | |
| JP2781018B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06132474A (ja) | 半導体装置 | |
| JP3561683B2 (ja) | 回路装置の製造方法 | |
| JPH09275178A (ja) | 半導体パッケージとその製造方法 | |
| JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JPH11145322A (ja) | 半導体装置 | |
| US20070269929A1 (en) | Method of reducing stress on a semiconductor die with a distributed plating pattern | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3297959B2 (ja) | 半導体装置 | |
| CN110323141B (zh) | 引线框架结构，芯片封装结构及其制造方法 | |
| JPH0582713A (ja) | マルチチツプモジユール及びその製造方法 | |
| JP2813588B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JPH1022440A (ja) | 半導体装置及びその製造方法 | |
| JP2001217338A (ja) | 回路装置およびその製造方法 | |
| JPS62235799A (ja) | 混成集積回路装置 | |
| JP2002343927A (ja) | 半導体モジュール及びその製造方法 | |
| JP2001250887A (ja) | 回路装置の製造方法 | |
| JP2001237363A (ja) | 回路装置および実装基板 |