JPH0927741A - 論理回路チェック装置および方法 - Google Patents
論理回路チェック装置および方法Info
- Publication number
- JPH0927741A JPH0927741A JP7174910A JP17491095A JPH0927741A JP H0927741 A JPH0927741 A JP H0927741A JP 7174910 A JP7174910 A JP 7174910A JP 17491095 A JP17491095 A JP 17491095A JP H0927741 A JPH0927741 A JP H0927741A
- Authority
- JP
- Japan
- Prior art keywords
- duty
- logic element
- dutymax
- transition time
- cout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 論理回路において、ホットキャリアの影響を
受ける論理素子を検出する論理回路チェック装置および
方法を提供する。 【解決手段】 本発明は、論理素子によって駆動される
信号の立ち上がり遷移時間trおよび／または立ち下がり
遷移時間tfを測定する遷移時間測定手段と、その測定値
trまたはtfが信号の動作周期Ｔに対して占める割合（以
下Dutyと称する）を計算する計算手段と、Dutyと最大許
容デューティDutymaxとを比較する比較手段とを有し、D
utyが最大許容デューティDutymaxを超える論理素子を検
出するように構成される。
受ける論理素子を検出する論理回路チェック装置および
方法を提供する。 【解決手段】 本発明は、論理素子によって駆動される
信号の立ち上がり遷移時間trおよび／または立ち下がり
遷移時間tfを測定する遷移時間測定手段と、その測定値
trまたはtfが信号の動作周期Ｔに対して占める割合（以
下Dutyと称する）を計算する計算手段と、Dutyと最大許
容デューティDutymaxとを比較する比較手段とを有し、D
utyが最大許容デューティDutymaxを超える論理素子を検
出するように構成される。
Description
【０００１】
【発明の属する技術分野】本発明は論理素子中で発生す
るホットキャリアをチェックする装置および方法に関す
るものである。
るホットキャリアをチェックする装置および方法に関す
るものである。
【０００２】
【従来の技術】近年、ＭＯＳＬＳＩの高集積化に伴っ
て、ＩＣ各部の微細化が行われている。このために、例
えばｎ−チャネルＭＯＳＦＥＴを例にとると、微細化の
ためにｎチャネル層の電界が高くなりそのために、ｎチ
ャネル層において電子が衝突電離により電子と正孔が分
離されたホットキャリアを発生する。このホットキャリ
アのうち電子の大部分はドレインに吸収されるが、その
一部の電子はゲート酸化膜中に注入され、ＭＯＳＦＥＴ
の電気的特性を変化させる。
て、ＩＣ各部の微細化が行われている。このために、例
えばｎ−チャネルＭＯＳＦＥＴを例にとると、微細化の
ためにｎチャネル層の電界が高くなりそのために、ｎチ
ャネル層において電子が衝突電離により電子と正孔が分
離されたホットキャリアを発生する。このホットキャリ
アのうち電子の大部分はドレインに吸収されるが、その
一部の電子はゲート酸化膜中に注入され、ＭＯＳＦＥＴ
の電気的特性を変化させる。
【０００３】また、ゲート電極が外部に接続されていな
い浮遊ゲート型ＭＯＳメモリにおいては、注入電子がゲ
ート電極に蓄えられ、いわゆる「ソフトエラー」故障を
生じる。特に、論理回路に接続される負荷が大きくなる
と、論理回路を流れる電流が大きくなるのでこのホット
キャリアの影響が大きくなり、ＭＯＳＦＥＴのソフトエ
ラーが増加し、またＭＯＳＦＥＴの特性が大きく変わ
り、さらに極端な場合はＭＯＳＦＥＴが破損することも
ある。従って、このホットキャリアを事前に検出し、適
切な回路設計を行うことが重要である。
い浮遊ゲート型ＭＯＳメモリにおいては、注入電子がゲ
ート電極に蓄えられ、いわゆる「ソフトエラー」故障を
生じる。特に、論理回路に接続される負荷が大きくなる
と、論理回路を流れる電流が大きくなるのでこのホット
キャリアの影響が大きくなり、ＭＯＳＦＥＴのソフトエ
ラーが増加し、またＭＯＳＦＥＴの特性が大きく変わ
り、さらに極端な場合はＭＯＳＦＥＴが破損することも
ある。従って、このホットキャリアを事前に検出し、適
切な回路設計を行うことが重要である。
【０００４】しかしながら、従来はこのホットキャリア
を検出しこのホットキャリアが所定の量を超えたことを
推定して論理回路の設計を行ったものはなさそうであ
る。従来知られている論理回路設計においては、エレク
トロマイグレーションを推定し論理回路の設計を行うも
のであった。ここで、エレクトロマイグレーションにつ
いて簡単に説明する。エレクトロマイグレーションと
は、集積回路において、金属薄膜配線に電流が流れる
と、この電流によって電子が金属電子と衝突し、その金
属電子が電流の流れの方向に運動量を得て移動する現象
をいう。このエレクトロマイグレーションによって、金
属電子が流速の小さい金属薄膜配線部分から流速の大き
い金属薄膜配線部分に移動すると、金属薄膜配線が断線
する等の問題が生じる。従来は論理素子に接続された負
荷の静電容量を測定し、その静電容量が所定の閾値を超
えた場合にエレクトロマイグレーションによる影響が大
きいと推定することにより、エレクトロマイグレーショ
ンによる障害を事前に推定していた。
を検出しこのホットキャリアが所定の量を超えたことを
推定して論理回路の設計を行ったものはなさそうであ
る。従来知られている論理回路設計においては、エレク
トロマイグレーションを推定し論理回路の設計を行うも
のであった。ここで、エレクトロマイグレーションにつ
いて簡単に説明する。エレクトロマイグレーションと
は、集積回路において、金属薄膜配線に電流が流れる
と、この電流によって電子が金属電子と衝突し、その金
属電子が電流の流れの方向に運動量を得て移動する現象
をいう。このエレクトロマイグレーションによって、金
属電子が流速の小さい金属薄膜配線部分から流速の大き
い金属薄膜配線部分に移動すると、金属薄膜配線が断線
する等の問題が生じる。従来は論理素子に接続された負
荷の静電容量を測定し、その静電容量が所定の閾値を超
えた場合にエレクトロマイグレーションによる影響が大
きいと推定することにより、エレクトロマイグレーショ
ンによる障害を事前に推定していた。
【０００５】図９は、従来の論理回路におけるエレクト
ロマイグレーションのチェック方法の一例を示す。図９
において、８１は論理素子の出力側信号線、８２はこの
信号線を駆動する論理素子、Ｃoutはこの論理素子８２
から信号線８１側を見た負荷の全静電容量である。論理
素子８２には複数の負荷８３〜８６が接続されており、
各負荷の静電容量はそれぞれＣ1、Ｃ2，・・・Ｃnであ
る。また、各負荷８３〜８６はそれぞれ浮遊静電容量Ｃ
p1、Ｃp2、・・・Ｃpnを有し、これらの全ての静電容量
の合計Ｃout（＝ΣＣi＋ΣＣpi）が論理素子８２の負荷
静電容量となる。
ロマイグレーションのチェック方法の一例を示す。図９
において、８１は論理素子の出力側信号線、８２はこの
信号線を駆動する論理素子、Ｃoutはこの論理素子８２
から信号線８１側を見た負荷の全静電容量である。論理
素子８２には複数の負荷８３〜８６が接続されており、
各負荷の静電容量はそれぞれＣ1、Ｃ2，・・・Ｃnであ
る。また、各負荷８３〜８６はそれぞれ浮遊静電容量Ｃ
p1、Ｃp2、・・・Ｃpnを有し、これらの全ての静電容量
の合計Ｃout（＝ΣＣi＋ΣＣpi）が論理素子８２の負荷
静電容量となる。
【０００６】図１０は従来の論理回路におけるエレクト
ロマイグレーションのチェックを行うフローチャートを
示す図である。論理回路に適用される従来のエレクトロ
マイグレーション・チェックシステムを図１０を用いて
説明する。まず、ステップ１０１において、信号線８１
に接続された全ての静電容量Ｃ1、Ｃ2，・・・Ｃnを測
定する。さらに、全ての負荷８３〜８６の浮遊静電容量
Ｃp1、Ｃp2、・・・Ｃpnを測定する。ステップ１０２に
おいて、これらの全ての静電容量の合計Ｃout（＝ΣＣi
＋ΣＣpi）を計算する。ステップ１０３において、合計
静電容量Ｃoutと論理素子８２の固有の最大負荷静電容
量Ｃmaxとを比較し、Ｃout＜Ｃmaxを満足するか否かを
判断する。もし、比較結果がＣout＜Ｃmaxならば、エレ
クトロマイグレーションが論理素子８２に及ぼす影響が
小さいものと判断し、もし、比較結果がＣout＞Ｃmaxな
らば、エレクトロマイグレーションが論理素子８２に及
ぼす影響が大きいものと判断する。
ロマイグレーションのチェックを行うフローチャートを
示す図である。論理回路に適用される従来のエレクトロ
マイグレーション・チェックシステムを図１０を用いて
説明する。まず、ステップ１０１において、信号線８１
に接続された全ての静電容量Ｃ1、Ｃ2，・・・Ｃnを測
定する。さらに、全ての負荷８３〜８６の浮遊静電容量
Ｃp1、Ｃp2、・・・Ｃpnを測定する。ステップ１０２に
おいて、これらの全ての静電容量の合計Ｃout（＝ΣＣi
＋ΣＣpi）を計算する。ステップ１０３において、合計
静電容量Ｃoutと論理素子８２の固有の最大負荷静電容
量Ｃmaxとを比較し、Ｃout＜Ｃmaxを満足するか否かを
判断する。もし、比較結果がＣout＜Ｃmaxならば、エレ
クトロマイグレーションが論理素子８２に及ぼす影響が
小さいものと判断し、もし、比較結果がＣout＞Ｃmaxな
らば、エレクトロマイグレーションが論理素子８２に及
ぼす影響が大きいものと判断する。
【０００７】
【発明が解決しようとする課題】上記のような従来のエ
レクトロマイグレーション・チェック装置では高電界中
で金属電子が移動するエレクトロマイグレーイションの
影響を受ける論理素子を検出することはできるが、回路
の微細化によって浮上してきたホットキャリアの発生に
よって影響を受ける論理素子を検出することができない
という問題点があった。
レクトロマイグレーション・チェック装置では高電界中
で金属電子が移動するエレクトロマイグレーイションの
影響を受ける論理素子を検出することはできるが、回路
の微細化によって浮上してきたホットキャリアの発生に
よって影響を受ける論理素子を検出することができない
という問題点があった。
【０００８】
【課題を解決するための手段】この発明はホットキャリ
アが発生する状態をデューティ（以下、Duty）により算
出し、そのDutyが最大許容デューティ（Dutymax）を超
えるか否かを比較し、ホットキャリアが発生する可能性
のある素子を検出することを目的としている。
アが発生する状態をデューティ（以下、Duty）により算
出し、そのDutyが最大許容デューティ（Dutymax）を超
えるか否かを比較し、ホットキャリアが発生する可能性
のある素子を検出することを目的としている。
【０００９】上記の目的を達成するために、本発明は、
論理素子によって駆動される信号の立ち上がり遷移時間
trまたは立ち下がり遷移時間tfを測定する遷移時間測定
手段またはステップと、その測定値trまたはtfのDutyを
計算する計算手段またはステップと、Dutyと最大許容デ
ューティDutymaxとを比較する比較手段またはステップ
とを有し、Dutyが最大許容デューティDutymaxを超える
論理素子を検出するように構成される。
論理素子によって駆動される信号の立ち上がり遷移時間
trまたは立ち下がり遷移時間tfを測定する遷移時間測定
手段またはステップと、その測定値trまたはtfのDutyを
計算する計算手段またはステップと、Dutyと最大許容デ
ューティDutymaxとを比較する比較手段またはステップ
とを有し、Dutyが最大許容デューティDutymaxを超える
論理素子を検出するように構成される。
【００１０】さらに、本発明において、遷移時間測定手
段またはステップは、論理素子によって駆動される負荷
の全静電容量Ｃoutを測定し、その測定値Ｃoutを用い
て、論理素子によって駆動される信号の立ち上がり遷移
時間trを、 tr＝ｔ＋ｋ×Ｃout の式によって算出する手段またはステップを有するよう
に構成される。
段またはステップは、論理素子によって駆動される負荷
の全静電容量Ｃoutを測定し、その測定値Ｃoutを用い
て、論理素子によって駆動される信号の立ち上がり遷移
時間trを、 tr＝ｔ＋ｋ×Ｃout の式によって算出する手段またはステップを有するよう
に構成される。
【００１１】さらに、本発明において、遷移時間測定手
段またはステップは、論理素子によって駆動される負荷
の全静電容量Ｃoutを測定し、その測定値Ｃoutを用い
て、論理素子によって駆動される信号の立ち上がり遷移
時間trを、 tr＝ｔx＋ｋx×Ｃout の式によって算出する手段またはステップを有するよう
に構成される。
段またはステップは、論理素子によって駆動される負荷
の全静電容量Ｃoutを測定し、その測定値Ｃoutを用い
て、論理素子によって駆動される信号の立ち上がり遷移
時間trを、 tr＝ｔx＋ｋx×Ｃout の式によって算出する手段またはステップを有するよう
に構成される。
【００１２】さらに、本発明において、遷移時間測定手
段またはステップは、論理素子によって駆動される負荷
の全静電容量Ｃoutおよびドライブ係数Ｋを測定し、そ
の測定値Ｃoutおよびドライブ係数Ｋを用いて、論理素
子によって駆動される信号の立ち上がり遷移時間trを、 tr＝ｔx＋ｋx×Ｃout×Ｋ の式によって算出する手段またはステップを有するよう
に構成される。
段またはステップは、論理素子によって駆動される負荷
の全静電容量Ｃoutおよびドライブ係数Ｋを測定し、そ
の測定値Ｃoutおよびドライブ係数Ｋを用いて、論理素
子によって駆動される信号の立ち上がり遷移時間trを、 tr＝ｔx＋ｋx×Ｃout×Ｋ の式によって算出する手段またはステップを有するよう
に構成される。
【００１３】さらに、本発明において、最大許容デュー
ティDutymaxを、論理素子によって駆動される信号線が
データー系かクロック系かによって変更する手段または
ステップを有するように構成される。
ティDutymaxを、論理素子によって駆動される信号線が
データー系かクロック系かによって変更する手段または
ステップを有するように構成される。
【００１４】さらに、本発明において、論理素子によっ
て駆動される各負荷の静電容量Ｃi，Ｃpiを測定する手
段またはステップと、これらの負荷の全静電容量Ｃout
（ΣＣi＋ΣＣpi）を計算する手段またはステップと、
計算されたＣoutと最大許容静電容量Ｃmaxとを比較する
比較手段またはステップと、論理素子によって駆動され
る信号の立ち上がり遷移時間trまたは立ち下がり遷移時
間tfを測定する遷移時間測定手段またはステップと、そ
の測定値trまたはtfのDutyを計算する計算手段またはス
テップと、Dutyと最大許容デューティDutymaxとを比較
する比較手段またはステップとを有し、Ｃoutが最大許
容静電容量Ｃmaxを超えない論理素子に対して、Dutyが
最大許容デューティDutymaxを超えるか否かを検出する
ように構成される。
て駆動される各負荷の静電容量Ｃi，Ｃpiを測定する手
段またはステップと、これらの負荷の全静電容量Ｃout
（ΣＣi＋ΣＣpi）を計算する手段またはステップと、
計算されたＣoutと最大許容静電容量Ｃmaxとを比較する
比較手段またはステップと、論理素子によって駆動され
る信号の立ち上がり遷移時間trまたは立ち下がり遷移時
間tfを測定する遷移時間測定手段またはステップと、そ
の測定値trまたはtfのDutyを計算する計算手段またはス
テップと、Dutyと最大許容デューティDutymaxとを比較
する比較手段またはステップとを有し、Ｃoutが最大許
容静電容量Ｃmaxを超えない論理素子に対して、Dutyが
最大許容デューティDutymaxを超えるか否かを検出する
ように構成される。
【００１５】さらに、本発明において、信号線に印加さ
れる信号のtriおよびtfｉを測定する手段またはステッ
プと、遷移時間の合計Σtriを計算する手段またはステ
ップと、遷移時間の合計Σtfｉを計算する手段またはス
テップと、信号の周期Ｔを直接測定するかまたはあらか
じめ定められた信号の周期Ｔの値を指定する手段または
ステップと、次の式 Duty＝（Σtri＋Σtfｉ）／２Ｔ によってDutyを計算する手段またはステップと、Dutyと
論理素子固有の最大デューティDutymaxとを比較する手
段またはステップとを有し、Duty＜Dutymaxを満足する
か否かを判断し、比較結果がDuty＜Dutymaxならば、ホ
ットキャリアが論理素子に及ぼす影響が小さいものと判
断し、もし、比較結果がDuty＞Dutymaxならば、ホット
キャリアが論理素子に及ぼす影響が大きいものと判断す
るように構成される。
れる信号のtriおよびtfｉを測定する手段またはステッ
プと、遷移時間の合計Σtriを計算する手段またはステ
ップと、遷移時間の合計Σtfｉを計算する手段またはス
テップと、信号の周期Ｔを直接測定するかまたはあらか
じめ定められた信号の周期Ｔの値を指定する手段または
ステップと、次の式 Duty＝（Σtri＋Σtfｉ）／２Ｔ によってDutyを計算する手段またはステップと、Dutyと
論理素子固有の最大デューティDutymaxとを比較する手
段またはステップとを有し、Duty＜Dutymaxを満足する
か否かを判断し、比較結果がDuty＜Dutymaxならば、ホ
ットキャリアが論理素子に及ぼす影響が小さいものと判
断し、もし、比較結果がDuty＞Dutymaxならば、ホット
キャリアが論理素子に及ぼす影響が大きいものと判断す
るように構成される。
【００１６】さらに、本発明において、論理素子の負荷
の各静電容量Ｃi，Ｃpiを測定する手段またはステップ
と、これらの負荷の全静電容量Ｃout（ΣＣi＋ΣＣpi）
を計算する手段またはステップと、計算されたＣoutと
最大許容静電容量Ｃmaxとを比較する比較手段またはス
テップと、信号線に印加される信号のtriおよびtfｉを
測定する手段またはステップと、遷移時間の合計Σtri
を計算する手段またはステップと、遷移時間の合計Σtf
ｉを計算する手段またはステップと、信号の周期Ｔを直
接測定するかまたはあらかじめ定められた信号の周期Ｔ
の値を指定する手段またはステップと、次の式 Duty＝（Σtri＋Σtfｉ）／２Ｔ によってDutyを計算する手段またはステップと、Dutyと
論理素子の固有の最大デューティDutymaxとを比較する
手段またはステップとを有し、Duty＜Dutymaxを満足す
るか否かを判断し、比較結果がDuty＜Dutymaxならば、
ホットキャリアが論理素子に及ぼす影響が小さいものと
判断し、もし、比較結果がDuty＞Dutymaxならば、ホッ
トキャリアが論理素子に及ぼす影響が大きいものと判断
するように構成される。
の各静電容量Ｃi，Ｃpiを測定する手段またはステップ
と、これらの負荷の全静電容量Ｃout（ΣＣi＋ΣＣpi）
を計算する手段またはステップと、計算されたＣoutと
最大許容静電容量Ｃmaxとを比較する比較手段またはス
テップと、信号線に印加される信号のtriおよびtfｉを
測定する手段またはステップと、遷移時間の合計Σtri
を計算する手段またはステップと、遷移時間の合計Σtf
ｉを計算する手段またはステップと、信号の周期Ｔを直
接測定するかまたはあらかじめ定められた信号の周期Ｔ
の値を指定する手段またはステップと、次の式 Duty＝（Σtri＋Σtfｉ）／２Ｔ によってDutyを計算する手段またはステップと、Dutyと
論理素子の固有の最大デューティDutymaxとを比較する
手段またはステップとを有し、Duty＜Dutymaxを満足す
るか否かを判断し、比較結果がDuty＜Dutymaxならば、
ホットキャリアが論理素子に及ぼす影響が小さいものと
判断し、もし、比較結果がDuty＞Dutymaxならば、ホッ
トキャリアが論理素子に及ぼす影響が大きいものと判断
するように構成される。
【００１７】
（実施例１）図１は本発明の実施例のホットキャリアを
チェックするための回路を示す図である。図１におい
て、１１は論理回路の出力側信号線、１２はこの信号線
を駆動する論理素子、Ｃoutはこの論理素子１２から信
号線１１側を見た負荷の全静電容量である。論理素子１
２には複数の負荷１３〜１６が接続されており、各負荷
の静電容量はそれぞれＣ1、Ｃ2，・・・Ｃnである。ま
た、各負荷１３〜１６にはそれぞれ浮遊静電容量Ｃp1、
Ｃp2、・・・Ｃpnが接続されており、これらの全ての容
量の合計Ｃout（＝ΣＣi＋ΣＣpi）が論理素子１２の負
荷静電容量となる。
チェックするための回路を示す図である。図１におい
て、１１は論理回路の出力側信号線、１２はこの信号線
を駆動する論理素子、Ｃoutはこの論理素子１２から信
号線１１側を見た負荷の全静電容量である。論理素子１
２には複数の負荷１３〜１６が接続されており、各負荷
の静電容量はそれぞれＣ1、Ｃ2，・・・Ｃnである。ま
た、各負荷１３〜１６にはそれぞれ浮遊静電容量Ｃp1、
Ｃp2、・・・Ｃpnが接続されており、これらの全ての容
量の合計Ｃout（＝ΣＣi＋ΣＣpi）が論理素子１２の負
荷静電容量となる。
【００１８】図２は本発明におけるDutyの算出方法を示
す。図２において、trは信号波形の立ち上がり遷移時
間、tfは信号波形の立ち下がり遷移時間、Ｔは信号の動
作周期を示す。本発明では、Dutyを式（１）で定義す
る。 Duty＝tr／２Ｔ または Duty＝tf／２Ｔ （１） 論理素子１２において、ホットキャリアが生じた場合
は、図２に示すtrおよびtfの遅延時間が大きくなる物理
現象から、このtrまたはtfを測定することによって論理
素子１２中でホットキャリアが発生しているか否かを推
定することができる。
す。図２において、trは信号波形の立ち上がり遷移時
間、tfは信号波形の立ち下がり遷移時間、Ｔは信号の動
作周期を示す。本発明では、Dutyを式（１）で定義す
る。 Duty＝tr／２Ｔ または Duty＝tf／２Ｔ （１） 論理素子１２において、ホットキャリアが生じた場合
は、図２に示すtrおよびtfの遅延時間が大きくなる物理
現象から、このtrまたはtfを測定することによって論理
素子１２中でホットキャリアが発生しているか否かを推
定することができる。
【００１９】図３は、本発明の第１の実施例におけるホ
ットキャリアチェックのフローチャートを示す図であ
る。図３において、ステップ３１で、信号線１１に印加
される信号のtrを測定する。ステップ３２において、式
（１）に基づいてDutyを計算する。ステップ３３におい
て、Dutyと論理素子１２の固有の最大Dutymaxとを比較
し、Duty＜Dutymaxを満足するか否かを判断する。も
し、比較結果がDuty＜Dutymaxならば、ホットキャリア
が論理素子１２に及ぼす影響が小さいものと判断し、も
し、比較結果がDuty＞Dutymaxならば、ホットキャリア
が論理素子１２に及ぼす影響が大きいものと判断する。
ここでDutymaxはホットキャリアが発生する状態（ゲー
トに一定以上の電圧が生じる時間の割合）をあらわす基
準となる値でトランジスタの特性に依存する。
ットキャリアチェックのフローチャートを示す図であ
る。図３において、ステップ３１で、信号線１１に印加
される信号のtrを測定する。ステップ３２において、式
（１）に基づいてDutyを計算する。ステップ３３におい
て、Dutyと論理素子１２の固有の最大Dutymaxとを比較
し、Duty＜Dutymaxを満足するか否かを判断する。も
し、比較結果がDuty＜Dutymaxならば、ホットキャリア
が論理素子１２に及ぼす影響が小さいものと判断し、も
し、比較結果がDuty＞Dutymaxならば、ホットキャリア
が論理素子１２に及ぼす影響が大きいものと判断する。
ここでDutymaxはホットキャリアが発生する状態（ゲー
トに一定以上の電圧が生じる時間の割合）をあらわす基
準となる値でトランジスタの特性に依存する。
【００２０】（実施例２）さらに、負荷総静電容量Ｃou
tと立ち上がり遷移時間trとの関係は式（２）にような
関係があるので、負荷総静電容量Ｃoutを測定してその
測定値Ｃoutからtrを計算することができる。 tr＝ｔ＋ｋ×Ｃout （２） ここで、ｔおよびｋは論理素子１２の固有のパラメータ
である。
tと立ち上がり遷移時間trとの関係は式（２）にような
関係があるので、負荷総静電容量Ｃoutを測定してその
測定値Ｃoutからtrを計算することができる。 tr＝ｔ＋ｋ×Ｃout （２） ここで、ｔおよびｋは論理素子１２の固有のパラメータ
である。
【００２１】（実施例３）さらに、負荷総静電容量Ｃou
tと立ち上がり遷移時間trとの関係は式（３）にような
関係があるので、負荷総静電容量Ｃoutを測定してその
測定値Ｃoutからtrを計算することができる。 tr＝ｔx＋ｋx×Ｃout （３） ここで、ｔxおよびｋxはパラメータであり、論理素子１
２の入力静電容量Ｃinによって以下のように変化する量
である。このように、Ｃinの値によってｔxおよびｋxを
分割するのは、ｔxおよびｋxがＣinの値に対して非線形
であるので、線形近似をするためである。 ｔx＝ｔ1、ｋx＝ｋ1： ０＜Ｃin＜Ｃ1 ｔx＝ｔ2、ｋx＝ｋ2： Ｃ1＜Ｃin＜Ｃ2 ｔx＝ｔ3、ｋx＝ｋ3： Ｃ2＜Ｃin＜Ｃ3 ・・・ ｔx＝ｔi、ｋx＝ｋi： Ｃi-1＜Ｃin＜Ｃi ・・・ ｔx＝ｔn、ｋx＝ｋn： Ｃn＜Ｃin
tと立ち上がり遷移時間trとの関係は式（３）にような
関係があるので、負荷総静電容量Ｃoutを測定してその
測定値Ｃoutからtrを計算することができる。 tr＝ｔx＋ｋx×Ｃout （３） ここで、ｔxおよびｋxはパラメータであり、論理素子１
２の入力静電容量Ｃinによって以下のように変化する量
である。このように、Ｃinの値によってｔxおよびｋxを
分割するのは、ｔxおよびｋxがＣinの値に対して非線形
であるので、線形近似をするためである。 ｔx＝ｔ1、ｋx＝ｋ1： ０＜Ｃin＜Ｃ1 ｔx＝ｔ2、ｋx＝ｋ2： Ｃ1＜Ｃin＜Ｃ2 ｔx＝ｔ3、ｋx＝ｋ3： Ｃ2＜Ｃin＜Ｃ3 ・・・ ｔx＝ｔi、ｋx＝ｋi： Ｃi-1＜Ｃin＜Ｃi ・・・ ｔx＝ｔn、ｋx＝ｋn： Ｃn＜Ｃin
【００２２】（実施例４）さらに、負荷総静電容量Ｃou
tと立ち上がり遷移時間trとの関係は式（４）のよう
に、前段の論理素子１７のドライブ係数Ｋを考慮して求
めることができる。ここで、論理素子１７のドライブ係
数Ｋは、各トランジスタによって決まる固有な値であ
る。この場合、負荷総静電容量Ｃoutおよび論理素子１
７の固有のドライブ係数Ｋを測定してその測定値Ｃout
およびＫからtrを計算することができる。 tr＝ｔx＋ｋx×Ｃout×Ｋ（ｎｓ） （４） ここで、ｔxおよびｋxはパラメータであり、実施例２で
定義されたパラメータと同じである。
tと立ち上がり遷移時間trとの関係は式（４）のよう
に、前段の論理素子１７のドライブ係数Ｋを考慮して求
めることができる。ここで、論理素子１７のドライブ係
数Ｋは、各トランジスタによって決まる固有な値であ
る。この場合、負荷総静電容量Ｃoutおよび論理素子１
７の固有のドライブ係数Ｋを測定してその測定値Ｃout
およびＫからtrを計算することができる。 tr＝ｔx＋ｋx×Ｃout×Ｋ（ｎｓ） （４） ここで、ｔxおよびｋxはパラメータであり、実施例２で
定義されたパラメータと同じである。
【００２３】（実施例５）さらに、図４は論理素子１２
の最大許容DutyであるDutymaxを変える方法を示したフ
ローチャートである。論理素子１２が駆動する信号線１
１がデータ系かクロック系かを判断し、それにより最大
許容DutyであるDutymaxを変える。これは、同じ動作周
期Ｔ中で、クロック信号線にける信号の変化（すなわち
電圧の変化）はデータ信号線の２倍の割合で生ずる。従
って、このようにDutymaxをクロック系またはデータ系
に適切なDutymax値を選択することによってより精度の
高いチェックを行うことができる。
の最大許容DutyであるDutymaxを変える方法を示したフ
ローチャートである。論理素子１２が駆動する信号線１
１がデータ系かクロック系かを判断し、それにより最大
許容DutyであるDutymaxを変える。これは、同じ動作周
期Ｔ中で、クロック信号線にける信号の変化（すなわち
電圧の変化）はデータ信号線の２倍の割合で生ずる。従
って、このようにDutymaxをクロック系またはデータ系
に適切なDutymax値を選択することによってより精度の
高いチェックを行うことができる。
【００２４】（実施例６）図５は、本発明の第６の実施
例におけるホットキャリアチェックのフローチャートを
示す図である。従来のＣoutによるチェックと立ち上が
り遷移時間trによるチェックを連続して行うことによっ
て、より正確なチェックを行うものである。
例におけるホットキャリアチェックのフローチャートを
示す図である。従来のＣoutによるチェックと立ち上が
り遷移時間trによるチェックを連続して行うことによっ
て、より正確なチェックを行うものである。
【００２５】次に、図５を用いて本発明の第６の実施例
をを説明する。まず、ステップ５１において、信号線１
１に接続された全ての静電容量Ｃ1、Ｃ2，・・・Ｃnを
測定する。さらに、全ての負荷１３〜１６の浮遊静電容
量Ｃp1、Ｃp2、・・・Ｃpnを測定する。ステップ５２に
おいて、これらの全ての静電容量の合計Ｃout（＝ΣＣi
＋ΣＣpi）を計算する。ステップ５３において、合計静
電容量Ｃoutと論理素子１２の固有の最大負荷静電容量
Ｃmaxとを比較し、Ｃout＜Ｃmaxを満足するか否かを判
断する。もし、比較結果がＣout＞Ｃmaxならば、ホット
キャリアが論理素子１２に及ぼす影響が大きいものと判
断する。
をを説明する。まず、ステップ５１において、信号線１
１に接続された全ての静電容量Ｃ1、Ｃ2，・・・Ｃnを
測定する。さらに、全ての負荷１３〜１６の浮遊静電容
量Ｃp1、Ｃp2、・・・Ｃpnを測定する。ステップ５２に
おいて、これらの全ての静電容量の合計Ｃout（＝ΣＣi
＋ΣＣpi）を計算する。ステップ５３において、合計静
電容量Ｃoutと論理素子１２の固有の最大負荷静電容量
Ｃmaxとを比較し、Ｃout＜Ｃmaxを満足するか否かを判
断する。もし、比較結果がＣout＞Ｃmaxならば、ホット
キャリアが論理素子１２に及ぼす影響が大きいものと判
断する。
【００２６】次に、比較結果がＣout＜Ｃmaxの場合に、
ステップ５４で、信号線１１に印加される信号のtrを測
定する。ステップ５５において、式（１）に基づいてDu
tyを計算する。ステップ５６において、Dutyと論理素子
１２の固有の最大Dutymaxとを比較し、Duty＜Dutymaxを
満足するか否かを判断する。もし、比較結果がDuty<Dut
ymaxならば、ホットキャリアが論理素子１２に及ぼす影
響が小さいものと判断し、もし、比較結果がDuty＞Duty
maxならば、ホットキャリアが論理素子１２に及ぼす影
響が大きいものと判断する。ここでDutymaxはホットキ
ャリアが発生する状態（ゲートに一定以上の電圧が生じ
る時間の割合）をあらわす基準となる値でトランジスタ
の特性に依存する。
ステップ５４で、信号線１１に印加される信号のtrを測
定する。ステップ５５において、式（１）に基づいてDu
tyを計算する。ステップ５６において、Dutyと論理素子
１２の固有の最大Dutymaxとを比較し、Duty＜Dutymaxを
満足するか否かを判断する。もし、比較結果がDuty<Dut
ymaxならば、ホットキャリアが論理素子１２に及ぼす影
響が小さいものと判断し、もし、比較結果がDuty＞Duty
maxならば、ホットキャリアが論理素子１２に及ぼす影
響が大きいものと判断する。ここでDutymaxはホットキ
ャリアが発生する状態（ゲートに一定以上の電圧が生じ
る時間の割合）をあらわす基準となる値でトランジスタ
の特性に依存する。
【００２７】（実施例７）図６は、本発明におけるDuty
の他の算出方法を示す図である。図６において、tr1は
信号波形の立ち上がり遷移時間、tf1は信号波形の立ち
下がり遷移時間、Ｔは信号の動作周期を示す。本発明で
は、Dutyを他の算出方法を式（５）で定義する。 Duty＝（Σtri＋Σtfｉ）／２Ｔ （５） ここで、Ｔは信号の動作周期、tri，tfｉは、１周期Ｔ
内で生じるｎ回の全ての信号変化のうちｉ回目の信号変
化に対する立ち上がり遷移時間及び立ち下がり遷移時間
を示す。ｉは１〜ｎである。
の他の算出方法を示す図である。図６において、tr1は
信号波形の立ち上がり遷移時間、tf1は信号波形の立ち
下がり遷移時間、Ｔは信号の動作周期を示す。本発明で
は、Dutyを他の算出方法を式（５）で定義する。 Duty＝（Σtri＋Σtfｉ）／２Ｔ （５） ここで、Ｔは信号の動作周期、tri，tfｉは、１周期Ｔ
内で生じるｎ回の全ての信号変化のうちｉ回目の信号変
化に対する立ち上がり遷移時間及び立ち下がり遷移時間
を示す。ｉは１〜ｎである。
【００２８】図７は、本発明の第７の実施例におけるホ
ットキャリアチェックのフローチャートを示す図であ
る。ステップ７１で、信号線１１に印加される信号のtr
iおよびtfｉを測定する。ステップ７２において、式
（５）中のΣtriを計算する。ステップ７３において、
式（５）中のΣtfｉを計算する。ステップ７４におい
て、信号の周期Ｔを直接測定するかまたはあらかじめ定
められた信号の周期Ｔの値を指定する。ステップ７５に
おいて、式（５）のDutyを計算する。ステップ７６にお
いて、Dutyと論理素子１２の固有の最大Dutymaxとを比
較し、Duty＜Dutymaxを満足するか否かを判断する。も
し、比較結果がDuty＜Dutymaxならば、ホットキャリア
が論理素子１２に及ぼす影響が小さいものと判断し（ス
テップ７７）、もし、比較結果がDuty＞Dutymaxなら
ば、ホットキャリアが論理素子１２に及ぼす影響が大き
いものと判断する（ステップ７８）。
ットキャリアチェックのフローチャートを示す図であ
る。ステップ７１で、信号線１１に印加される信号のtr
iおよびtfｉを測定する。ステップ７２において、式
（５）中のΣtriを計算する。ステップ７３において、
式（５）中のΣtfｉを計算する。ステップ７４におい
て、信号の周期Ｔを直接測定するかまたはあらかじめ定
められた信号の周期Ｔの値を指定する。ステップ７５に
おいて、式（５）のDutyを計算する。ステップ７６にお
いて、Dutyと論理素子１２の固有の最大Dutymaxとを比
較し、Duty＜Dutymaxを満足するか否かを判断する。も
し、比較結果がDuty＜Dutymaxならば、ホットキャリア
が論理素子１２に及ぼす影響が小さいものと判断し（ス
テップ７７）、もし、比較結果がDuty＞Dutymaxなら
ば、ホットキャリアが論理素子１２に及ぼす影響が大き
いものと判断する（ステップ７８）。
【００２９】（実施例８）図８は、本発明の第８の実施
例におけるホットキャリアチェックのフローチャートを
示す図である。５図においては、従来の負荷静電容量に
よるチェックを行うと同時に、Dutyのチェックを行う方
法を示したものである。この方法は従来の設計システム
に機能を追加することにより比較的容易に実現できる。
例におけるホットキャリアチェックのフローチャートを
示す図である。５図においては、従来の負荷静電容量に
よるチェックを行うと同時に、Dutyのチェックを行う方
法を示したものである。この方法は従来の設計システム
に機能を追加することにより比較的容易に実現できる。
【００３０】次に、図８を用いて本発明の第８の実施例
をを説明する。まず、ステップ８１において、信号線１
１に接続された全ての静電容量Ｃ1、Ｃ2，・・・Ｃnを
測定する。さらに、全ての負荷１３〜１６の浮遊静電容
量Ｃp1、Ｃp2、・・・Ｃpnを測定する。ステップ８２に
おいて、これらの全ての静電容量の合計Ｃout（＝ΣＣi
＋ΣＣpi）を計算する。ステップ８３において、合計静
電容量Ｃoutと論理素子１２の固有の最大負荷静電容量
Ｃmaxとを比較し、Ｃout＜Ｃmaxを満足するか否かを判
断する。もし、比較結果がＣout＞Ｃmaxならば、ホット
キャリアが論理素子１２に及ぼす影響が大きいものと判
断する。
をを説明する。まず、ステップ８１において、信号線１
１に接続された全ての静電容量Ｃ1、Ｃ2，・・・Ｃnを
測定する。さらに、全ての負荷１３〜１６の浮遊静電容
量Ｃp1、Ｃp2、・・・Ｃpnを測定する。ステップ８２に
おいて、これらの全ての静電容量の合計Ｃout（＝ΣＣi
＋ΣＣpi）を計算する。ステップ８３において、合計静
電容量Ｃoutと論理素子１２の固有の最大負荷静電容量
Ｃmaxとを比較し、Ｃout＜Ｃmaxを満足するか否かを判
断する。もし、比較結果がＣout＞Ｃmaxならば、ホット
キャリアが論理素子１２に及ぼす影響が大きいものと判
断する。
【００３１】次に、比較結果がＣout＜Ｃmaxの場合に、
ステップ８４で、信号線１１に印加される信号のtrを測
定する。ステップ８５において、式（５）中のΣtriを
計算する。ステップ８６において、式（５）中のΣtfｉ
を計算する。ステップ８７において、信号の周期Ｔの直
接測定またはあらかじめ定められた信号の周期Ｔの値を
指定する。ステップ８８において、式（５）のDutyを計
算する。ステップ８９において、Dutyと論理素子１２の
固有の最大Dutymaxとを比較し、Duty＜Dutymaxを満足す
るか否かを判断する。もし、比較結果がDuty＜Dutymax
ならば、ホットキャリアが論理素子１２に及ぼす影響が
小さいものと判断し（ステップ９０）、もし、比較結果
がDuty＞Dutymaxならば、ホットキャリアが論理素子１
２に及ぼす影響が大きいものと判断する（ステップ９
１）。この方法によれば、より精度の高いDuty値を用い
ることができるのでより精度の高いホットキャリアのチ
ェックを行うことができる。
ステップ８４で、信号線１１に印加される信号のtrを測
定する。ステップ８５において、式（５）中のΣtriを
計算する。ステップ８６において、式（５）中のΣtfｉ
を計算する。ステップ８７において、信号の周期Ｔの直
接測定またはあらかじめ定められた信号の周期Ｔの値を
指定する。ステップ８８において、式（５）のDutyを計
算する。ステップ８９において、Dutyと論理素子１２の
固有の最大Dutymaxとを比較し、Duty＜Dutymaxを満足す
るか否かを判断する。もし、比較結果がDuty＜Dutymax
ならば、ホットキャリアが論理素子１２に及ぼす影響が
小さいものと判断し（ステップ９０）、もし、比較結果
がDuty＞Dutymaxならば、ホットキャリアが論理素子１
２に及ぼす影響が大きいものと判断する（ステップ９
１）。この方法によれば、より精度の高いDuty値を用い
ることができるのでより精度の高いホットキャリアのチ
ェックを行うことができる。
【００３２】
【発明の効果】本発明においては、論理素子によって駆
動される信号の立ち上がり遷移時間ｔｒまたは立ち下が
り遷移時間ｔｆを測定し、その測定値trまたはtfによっ
てDutyを計算し、そのDutyと最大許容デューティDutyma
xとを比較することによって、Dutyが最大許容デューテ
ィDutymaxを超える論理素子を検出できるので、ホット
キャリアの影響をうける論理素子を精度良く選別するこ
とができる。
動される信号の立ち上がり遷移時間ｔｒまたは立ち下が
り遷移時間ｔｆを測定し、その測定値trまたはtfによっ
てDutyを計算し、そのDutyと最大許容デューティDutyma
xとを比較することによって、Dutyが最大許容デューテ
ィDutymaxを超える論理素子を検出できるので、ホット
キャリアの影響をうける論理素子を精度良く選別するこ
とができる。
【００３３】さらに、本発明においては、遷移時間測定
手段またはステップは、論理素子によって駆動される負
荷の全静電容量Ｃoutを測定し、その測定値Ｃoutを用い
て、論理素子によって駆動される信号の立ち上がり遷移
時間trを（tr＝ｔ＋ｋ×Ｃout）の式によって算出する
ので、従来の測定と同じ測定であるにもかかわらず、ホ
ットキャリアの影響をうける論理素子を精度良く選別す
ることができる。
手段またはステップは、論理素子によって駆動される負
荷の全静電容量Ｃoutを測定し、その測定値Ｃoutを用い
て、論理素子によって駆動される信号の立ち上がり遷移
時間trを（tr＝ｔ＋ｋ×Ｃout）の式によって算出する
ので、従来の測定と同じ測定であるにもかかわらず、ホ
ットキャリアの影響をうける論理素子を精度良く選別す
ることができる。
【００３４】さらに、本発明においては、遷移時間測定
手段またはステップは、論理素子によって駆動される負
荷の全静電容量Ｃoutを測定し、その測定値Ｃoutを用い
て、論理素子によって駆動される信号の立ち上がり遷移
時間trを（tr＝ｔx＋ｋx×Ｃout）の式によって算出
し、ＣoutのみでなくＣinをも考慮するので、さらに、
ホットキャリアの影響をうける論理素子を精度良く選別
することができる。
手段またはステップは、論理素子によって駆動される負
荷の全静電容量Ｃoutを測定し、その測定値Ｃoutを用い
て、論理素子によって駆動される信号の立ち上がり遷移
時間trを（tr＝ｔx＋ｋx×Ｃout）の式によって算出
し、ＣoutのみでなくＣinをも考慮するので、さらに、
ホットキャリアの影響をうける論理素子を精度良く選別
することができる。
【００３５】さらに、本発明においては、遷移時間測定
手段またはステップは、論理素子によって駆動される負
荷の全静電容量Ｃoutおよびドライブ係数Ｋを測定し、
その測定値Ｃoutおよびドライブ係数Ｋを用いて、論理
素子によって駆動される信号の立ち上がり遷移時間trを
（tr＝ｔx＋ｋx×Ｃout×Ｋ）の式によって算出し、Ｃo
utのみでなくドライブ係数Ｋをも考慮するので、さら
に、ホットキャリアの影響をうける論理素子を精度良く
選別することができる。
手段またはステップは、論理素子によって駆動される負
荷の全静電容量Ｃoutおよびドライブ係数Ｋを測定し、
その測定値Ｃoutおよびドライブ係数Ｋを用いて、論理
素子によって駆動される信号の立ち上がり遷移時間trを
（tr＝ｔx＋ｋx×Ｃout×Ｋ）の式によって算出し、Ｃo
utのみでなくドライブ係数Ｋをも考慮するので、さら
に、ホットキャリアの影響をうける論理素子を精度良く
選別することができる。
【００３６】さらに、本発明においては、論理素子によ
って駆動される信号線がデーター系かクロック系かによ
って最大許容デューティDutymaxを変更し、クロック系
またはデータ系に適切な値を選択できるので、さらに、
ホットキャリアの影響をうける論理素子を精度良く選別
することができる。
って駆動される信号線がデーター系かクロック系かによ
って最大許容デューティDutymaxを変更し、クロック系
またはデータ系に適切な値を選択できるので、さらに、
ホットキャリアの影響をうける論理素子を精度良く選別
することができる。
【００３７】さらに、本発明においては、論理素子によ
って駆動される各負荷の静電容量Ｃi，Ｃpiを測定し、
それによって負荷の全静電容量Ｃout（ΣＣi＋ΣＣpi）
を計算し、その計算されたＣoutと最大許容静電容量Ｃm
axとを比較する従来の方法を実行すると共に、遷移時間
trまたはtfを測定しその測定値trまたはtfによってDuty
を計算し、そのDutyと最大許容デューティDutymaxとを
比較するので、さらに、ホットキャリアの影響をうける
論理素子を精度良く選別することができる。
って駆動される各負荷の静電容量Ｃi，Ｃpiを測定し、
それによって負荷の全静電容量Ｃout（ΣＣi＋ΣＣpi）
を計算し、その計算されたＣoutと最大許容静電容量Ｃm
axとを比較する従来の方法を実行すると共に、遷移時間
trまたはtfを測定しその測定値trまたはtfによってDuty
を計算し、そのDutyと最大許容デューティDutymaxとを
比較するので、さらに、ホットキャリアの影響をうける
論理素子を精度良く選別することができる。
【００３８】さらに、本発明においては、信号線に印加
される信号のtriおよびtfｉを測定し、その結果から遷
移時間の合計ΣtriとΣtfｉとを計算し、次の式（Duty
＝（Σtri＋Σtfｉ）／２Ｔ）によってDutyを計算し、D
utyと最大デューティDutymaxとを比較することによっ
て、ホットキャリアの影響をうける論理素子を精度良く
選別することができる。
される信号のtriおよびtfｉを測定し、その結果から遷
移時間の合計ΣtriとΣtfｉとを計算し、次の式（Duty
＝（Σtri＋Σtfｉ）／２Ｔ）によってDutyを計算し、D
utyと最大デューティDutymaxとを比較することによっ
て、ホットキャリアの影響をうける論理素子を精度良く
選別することができる。
【００３９】さらに、本発明においては、論理素子の負
荷の各静電容量Ｃi，Ｃpiを測定し、それによって負荷
の全静電容量Ｃout（ΣＣi＋ΣＣpi）を計算し、その計
算されたＣoutと最大許容静電容量Ｃmaxとを比較する従
来の方法を実行すると共に、信号線に印加される信号の
triおよびtfｉを測定し、その結果から遷移時間の合計
ΣtriとΣtfｉとを計算し、次の式（Duty＝（Σtri＋Σ
tfｉ）／２Ｔ）によってDutyを計算し、Dutyと最大デュ
ーティDutymaxとを比較することによって、ホットキャ
リアの影響をうける論理素子を精度良く選別することが
できる。
荷の各静電容量Ｃi，Ｃpiを測定し、それによって負荷
の全静電容量Ｃout（ΣＣi＋ΣＣpi）を計算し、その計
算されたＣoutと最大許容静電容量Ｃmaxとを比較する従
来の方法を実行すると共に、信号線に印加される信号の
triおよびtfｉを測定し、その結果から遷移時間の合計
ΣtriとΣtfｉとを計算し、次の式（Duty＝（Σtri＋Σ
tfｉ）／２Ｔ）によってDutyを計算し、Dutyと最大デュ
ーティDutymaxとを比較することによって、ホットキャ
リアの影響をうける論理素子を精度良く選別することが
できる。
【図１】 本発明の実施例のホットキャリアをチェック
するための回路を示す図である。
するための回路を示す図である。
【図２】 本発明におけるDutyの算出方法を示す図であ
る。
る。
【図３】 本発明の第１の実施例におけるホットキャリ
アチェックのフローチャートを示す図である。
アチェックのフローチャートを示す図である。
【図４】 論理素子の第４の実施例の最大許容Dutyであ
るDutymaxを変える方法のフローチャートを示す図であ
る。
るDutymaxを変える方法のフローチャートを示す図であ
る。
【図５】 本発明の第５の実施例におけるホットキャリ
アチェックのフローチャートを示す図である。
アチェックのフローチャートを示す図である。
【図６】 本発明におけるDutyの他の算出方法を示す図
である。
である。
【図７】 本発明の第７の実施例におけるホットキャリ
アチェックのフローチャートを示す図である。
アチェックのフローチャートを示す図である。
【図８】 本発明の第８の実施例におけるホットキャリ
アチェックのフローチャートを示す図である。
アチェックのフローチャートを示す図である。
【図９】 従来の論理回路におけるエレクトロマイグレ
ーションをチェックするための回路を示す図である。
ーションをチェックするための回路を示す図である。
【図１０】 従来の論理回路におけるエレクトロマイグ
レーションのチェックを行うフローチャートを示す図で
ある。
レーションのチェックを行うフローチャートを示す図で
ある。
１１ 論理回路における信号線 １２ 信号線を駆動する論理素子 １３〜１６ 負荷（Ｃ1〜Ｃn） １７ 前段の素子 tr 信号波形の立ち上がり遷移時間 tf 信号波形の立ち下がり遷移時間 tri 周期内のｉ番目の信号波形の立ち上がり遷移
時間（ｉ＝１〜ｎ） tfｉ 周期内のｉ番目の信号波形の立ち下がり遷移時
間（ｉ＝１〜ｎ） Ｃin 論理素子の入力静電容量 Ｃout 論理素子の出力静電容量 Ｃpi 論理素子の入力浮遊容量（ｉ＝１〜ｎ） Dutymax 最大許容Duty Ｋ 前段の素子１７のドライブ係数 Ｔ 信号の動作周期
時間（ｉ＝１〜ｎ） tfｉ 周期内のｉ番目の信号波形の立ち下がり遷移時
間（ｉ＝１〜ｎ） Ｃin 論理素子の入力静電容量 Ｃout 論理素子の出力静電容量 Ｃpi 論理素子の入力浮遊容量（ｉ＝１〜ｎ） Dutymax 最大許容Duty Ｋ 前段の素子１７のドライブ係数 Ｔ 信号の動作周期
Claims (16)
- 【請求項１】 論理回路を構成する論理素子によって駆
動される信号の立ち上がり遷移時間trまたは立ち下がり
遷移時間tfを測定する遷移時間測定手段と、 その測定値trまたはtfが信号の動作周期Ｔに対して占め
る割合（以下Dutyという）を計算する計算手段と、 前記Dutyと最大許容デューティDutymaxとを比較する比
較手段とを有し、 Duty＜Dutymaxを満足するか否かを判断し、比較結果がD
uty＜Dutymaxならば、ホットキャリアが論理素子に及ぼ
す影響が小さいものと判断し、もし、比較結果がDuty＞
Dutymaxならば、ホットキャリアが論理素子に及ぼす影
響が大きいものと判断することを特徴とする論理回路チ
ェック装置。 - 【請求項２】 請求項１記載の論理回路チェック装置に
おいて：前記遷移時間測定手段は、論理素子によって駆
動される負荷の全静電容量Ｃoutを測定し、その測定値
Ｃoutを用いて、論理素子によって駆動される信号の立
ち上がり遷移時間trまたは立ち下がり遷移時間tf（以下
単に一方の立ち上がり遷移時間trのみで表わす）を、 tr＝ｔ＋ｋ×Ｃout の式によって算出する手段を有することを特徴とする論
理回路チェック装置。ここで、ｔおよびｋは論理素子の
固有のパラメータである。 - 【請求項３】 請求項１記載の論理回路チェック装置に
おいて：前記遷移時間測定手段は、論理素子によって駆
動される負荷の全静電容量Ｃoutを測定し、その測定値
Ｃoutを用いて、論理素子によって駆動される信号の立
ち上がり遷移時間trを、 tr＝ｔx＋ｋx×Ｃout の式によって算出する手段を有することを特徴とする論
理回路チェック装置。ここで、ｔxおよびｋxはパラメー
タであり、論理素子１２の入力静電容量Ｃinによって以
下のように変化する量である。 ｔx＝ｔ1、ｋx＝ｋ1： ０＜Ｃin＜Ｃ1 ｔx＝ｔ2、ｋx＝ｋ2： Ｃ1＜Ｃin＜Ｃ2 ｔx＝ｔ3、ｋx＝ｋ3： Ｃ2＜Ｃin＜Ｃ3 ・・・ ｔx＝ｔi、ｋx＝ｋi： Ｃi-1＜Ｃin＜Ｃi ・・・ ｔx＝ｔn、ｋx＝ｋn： Ｃn＜Ｃin - 【請求項４】 請求項１記載の論理回路チェック装置に
おいて：前記遷移時間測定手段は、論理素子によって駆
動される負荷の全静電容量Ｃoutおよび前段論理素子の
ドライブ係数Ｋを測定し、その測定されたＣoutおよび
ドライブ係数Ｋを用いて、論理素子によって駆動される
信号の立ち上がり遷移時間trを、 tr＝ｔx＋ｋx×Ｃout×Ｋ の式によって算出する手段を有することを特徴とする論
理回路チェック装置。ここで、ｔxおよびｋxはパラメー
タであり、論理素子の入力静電容量Ｃinによって以下の
ように変化する量である。 ｔx＝ｔ1、ｋx＝ｋ1： ０＜Ｃin＜Ｃ1 ｔx＝ｔ2、ｋx＝ｋ2： Ｃ1＜Ｃin＜Ｃ2 ｔx＝ｔ3、ｋx＝ｋ3： Ｃ2＜Ｃin＜Ｃ3 ・・・ ｔx＝ｔi、ｋx＝ｋi： Ｃi-1＜Ｃin＜Ｃi ・・・ ｔx＝ｔn、ｋx＝ｋn： Ｃn＜Ｃin - 【請求項５】 請求項１記載の論理回路チェック装置に
おいて：論理素子によって駆動される信号線がデーター
系かクロック系かによって、最大許容デューティDutyma
xを適切な値に変更する手段を有する論理回路チェック
装置。 - 【請求項６】 論理素子によって駆動される各負荷の静
電容量Ｃi，Ｃpiを測定する手段と、 これらの負荷の全静電容量Ｃout（ΣＣi＋ΣＣpi）を計
算する手段と、 計算されたＣoutと最大許容静電容量Ｃmaxとを比較する
比較手段と、 論理素子によって駆動される信号の立ち上がり遷移時間
trまたは立ち下がり遷移時間tfを測定する遷移時間測定
手段と、 その測定値trまたはtfが信号の動作周期Ｔに対して占め
る割合（以下Dutyと称する）を計算する計算手段と、 前記Dutyと最大許容デューティDutymaxとを比較する比
較手段とを有し、 Ｃoutが最大許容静電容量Ｃmaxを超える論理素子に対し
て、Dutyが最大許容デューティDutymaxを超えるか否か
を判断し、比較結果がDuty＜Dutymaxならば、ホットキ
ャリアが論理素子に及ぼす影響が小さいものと判断し、
もし、比較結果がDuty＞Dutymaxならば、ホットキャリ
アが論理素子に及ぼす影響が大きいものと判断すること
を特徴とする論理回路チェック装置。 - 【請求項７】 信号線に印加される信号のtriおよびtf
ｉを測定する手段と、 遷移時間の合計Σtriを計算する手段と、 遷移時間の合計Σtfｉを計算する手段と、 信号の周期Ｔを直接測定するかまたはあらかじめ定めら
れた信号の周期Ｔの値を指定する手段と、 次の式 Duty＝（Σtri＋Σtfｉ）／２Ｔ によってDutyを計算する手段と、 Dutyと論理素子の固有の最大デューティDutymaxとを比
較する手段とを有し、 Duty＜Dutymaxを満足するか否かを判断し、比較結果がD
uty＜Dutymaxならば、ホットキャリアが論理素子に及ぼ
す影響が小さいものと判断し、もし、比較結果がDuty＞
Dutymaxならば、ホットキャリアが論理素子に及ぼす影
響が大きいものと判断することを特徴とする論理回路チ
ェック装置。 - 【請求項８】 論理素子の負荷の各静電容量Ｃi，Ｃpi
を測定し、 これらの負荷の全静電容量Ｃout（ΣＣi＋ΣＣpi）を計
算し、 計算されたＣoutと最大許容静電容量Ｃmaxとを比較し、 信号線に印加される信号のtriおよびtfｉを測定し、 遷移時間の合計Σtriを計算し、 遷移時間の合計Σtfｉを計算し、 信号の周期Ｔを直接測定するかまたはあらかじめ定めら
れた信号の周期Ｔの値を指定し、 次の式 Duty＝（Σtri＋Σtfｉ）／２Ｔ によってDutyを計算し、 Dutyと論理素子の固有の最大デューティDutymaxとを比
較しを有し、 Duty＜Dutymaxを満足するか否かを判断し、比較結果がD
uty＜Dutymaxならば、ホットキャリアが論理素子に及ぼ
す影響が小さいものと判断し、もし、比較結果がDuty＞
Dutymaxならば、ホットキャリアが論理素子に及ぼす影
響が大きいものと判断することを特徴とする論理回路チ
ェック方法。 - 【請求項９】 論理回路を構成する論理素子によって駆
動される信号の立ち上がり遷移時間trまたは立ち下がり
遷移時間tfを測定し、 その測定値trまたはtfが信号の動作周期Ｔに対して占め
る割合（以下Dutyという）を計算し、 前記Dutyと最大許容デューティDutymaxとを比較し、 Duty＜Dutymaxを満足するか否かを判断し、比較結果がD
uty＜Dutymaxならば、ホットキャリアが論理素子に及ぼ
す影響が小さいものと判断し、もし、比較結果がDuty＞
Dutymaxならば、ホットキャリアが論理素子に及ぼす影
響が大きいものと判断することを特徴とする論理回路チ
ェック方法。 - 【請求項１０】 請求項９記載の論理回路チェック方法
において：前記の遷移時間を測定するステップは、論理
素子によって駆動される負荷の全静電容量Ｃoutを測定
し、その測定値Ｃoutを用いて、論理素子によって駆動
される信号の立ち上がり遷移時間trまたは立ち下がり遷
移時間tf（以下単に一方の立ち上がり遷移時間trのみで
表わす）を、 tr＝ｔ＋ｋ×Ｃout の式によって算出するステップを有することを特徴とす
る論理回路チェック装置。ここで、ｔおよびｋは論理素
子の固有のパラメータである。 - 【請求項１１】 請求項９記載の論理回路チェック方法
において：前記の遷移時間を測定するステップは、論理
素子によって駆動される負荷の全静電容量Ｃoutを測定
し、その測定値Ｃoutを用いて、論理素子によって駆動
される信号の立ち上がり遷移時間trを、 tr＝ｔx＋ｋx×Ｃout の式によって算出するステップを有することを特徴とす
る論理回路チェック装置。ここで、ｔxおよびｋxはパラ
メータであり、論理素子１２の入力静電容量Ｃinによっ
て以下のように変化する量である。 ｔx＝ｔ1、ｋx＝ｋ1： ０＜Ｃin＜Ｃ1 ｔx＝ｔ2、ｋx＝ｋ2： Ｃ1＜Ｃin＜Ｃ2 ｔx＝ｔ3、ｋx＝ｋ3： Ｃ2＜Ｃin＜Ｃ3 ・・・ ｔx＝ｔi、ｋx＝ｋi： Ｃi-1＜Ｃin＜Ｃi ・・・ ｔx＝ｔn、ｋx＝ｋn： Ｃn＜Ｃin - 【請求項１２】 請求項９記載の論理回路チェック方法
において：前記の遷移時間を測定するステップは、論理
素子によって駆動される負荷の全静電容量Ｃoutおよび
前段論理素子のドライブ係数Ｋを測定し、その測定され
たＣoutおよびドライブ係数Ｋを用いて、論理素子によ
って駆動される信号の立ち上がり遷移時間trを、 tr＝ｔx＋ｋx×Ｃout×Ｋ の式によって算出するステップを有することを特徴とす
る論理回路チェック方法。ここで、ｔxおよびｋxはパラ
メータであり、論理素子の入力静電容量Ｃinによって以
下のように変化する量である。 ｔx＝ｔ1、ｋx＝ｋ1： ０＜Ｃin＜Ｃ1 ｔx＝ｔ2、ｋx＝ｋ2： Ｃ1＜Ｃin＜Ｃ2 ｔx＝ｔ3、ｋx＝ｋ3： Ｃ2＜Ｃin＜Ｃ3 ・・・ ｔx＝ｔi、ｋx＝ｋi： Ｃi-1＜Ｃin＜Ｃi ・・・ ｔx＝ｔn、ｋx＝ｋn： Ｃn＜Ｃin - 【請求項１３】 請求項９記載の論理回路チェック方法
において：論理素子によって駆動される信号線がデータ
ー系かクロック系かによって、最大許容デューティDuty
maxを適切な値に変更するステップを有する論理回路チ
ェック方法。 - 【請求項１４】 論理素子によって駆動される各負荷の
静電容量Ｃi，Ｃpiを測定し、 これらの負荷の全静電容量Ｃout（ΣＣi＋ΣＣpi）を計
算し、 計算されたＣoutと最大許容静電容量Ｃmaxとを比較し、 論理素子によって駆動される信号の立ち上がり遷移時間
trまたは立ち下がり遷移時間tfを測定し、 その測定値trまたはtfのDutyを計算し、 前記Dutyと最大許容デューティDutymaxとを比較する比
較手段とを有し、 Ｃoutが最大許容静電容量Ｃmaxを超える論理素子に対し
て、Dutyが最大許容デューティDutymaxを超えるか否か
を判断し、比較結果がDuty＜Dutymaxならば、ホットキ
ャリアが論理素子に及ぼす影響が小さいものと判断し、
もし、比較結果がDuty＞Dutymaxならば、ホットキャリ
アが論理素子に及ぼす影響が大きいものと判断すること
を特徴とする論理回路チェック方法。 - 【請求項１５】 信号線に印加される信号のtriおよびt
fｉを測定し、 遷移時間の合計Σtriを計算し、 遷移時間の合計Σtfｉを計算し、 信号の周期Ｔを直接測定するかまたはあらかじめ定めら
れた信号の周期Ｔの値を指定し、 次の式 Duty＝（Σtri＋Σtfｉ）／２Ｔ によってDutyを計算し、 Dutyと論理素子の固有の最大デューティDutymaxとを比
較し、 Duty＜Dutymaxを満足するか否かを判断し、比較結果がD
uty＜Dutymaxならば、ホットキャリアが論理素子に及ぼ
す影響が小さいものと判断し、もし、比較結果がDuty＞
Dutymaxならば、ホットキャリアが論理素子に及ぼす影
響が大きいものと判断することを特徴とする論理回路チ
ェック方法。 - 【請求項１６】 論理素子の負荷の各静電容量Ｃi，Ｃp
iを測定し、 これらの負荷の全静電容量Ｃout（ΣＣi＋ΣＣpi）を計
算し、 計算されたＣoutと最大許容静電容量Ｃmaxとを比較し 信号線に印加される信号のtriおよびtfｉを測定し、 遷移時間の合計Σtriを計算し、 遷移時間の合計Σtfｉを計算し、 信号の周期Ｔを直接測定するかまたはあらかじめ定めら
れた信号の周期Ｔの値を指定し、 次の式 Duty＝（Σtri＋Σtfｉ）／２Ｔ によってDutyを計算し、 Dutyと論理素子の固有の最大デューティDutymaxとを比
較し、 Duty＜Dutymaxを満足するか否かを判断し、比較結果がD
uty＜Dutymaxならば、ホットキャリアが論理素子に及ぼ
す影響が小さいものと判断し、もし、比較結果がDuty＞
Dutymaxならば、ホットキャリアが論理素子に及ぼす影
響が大きいものと判断することを特徴とする論理回路チ
ェック方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7174910A JPH0927741A (ja) | 1995-07-11 | 1995-07-11 | 論理回路チェック装置および方法 |
| US08/562,846 US5671148A (en) | 1995-07-11 | 1995-11-27 | Apparatus and method for checking logic circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7174910A JPH0927741A (ja) | 1995-07-11 | 1995-07-11 | 論理回路チェック装置および方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0927741A true JPH0927741A (ja) | 1997-01-28 |
Family
ID=15986841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7174910A Pending JPH0927741A (ja) | 1995-07-11 | 1995-07-11 | 論理回路チェック装置および方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5671148A (ja) |
| JP (1) | JPH0927741A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6321364B1 (en) | 1997-03-28 | 2001-11-20 | Nec Corporation | Method for designing integrated circuit device based on maximum load capacity |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6954916B2 (en) * | 2003-06-30 | 2005-10-11 | International Business Machines Corporation | Methodology for fixing Qcrit at design timing impact |
| EP2290819A1 (en) * | 2009-08-19 | 2011-03-02 | ST-Ericsson (France) SAS | Node management of an electronic circuit component |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4453089A (en) * | 1982-04-16 | 1984-06-05 | Westinghouse Electric Corp. | Transistor base drive circuit |
| US4586004A (en) * | 1983-06-27 | 1986-04-29 | Saber Technology Corp. | Logic and amplifier cells |
| GB8706275D0 (en) * | 1987-03-17 | 1987-04-23 | Rca Corp | Gate circuit |
| US4924430A (en) * | 1988-01-28 | 1990-05-08 | Teradyne, Inc. | Static timing analysis of semiconductor digital circuits |
| US5223733A (en) * | 1988-10-31 | 1993-06-29 | Hitachi, Ltd. | Semiconductor integrated circuit apparatus and method for designing the same |
| WO1992011657A1 (en) * | 1990-12-19 | 1992-07-09 | Vlsi Technology Inc. | Method for predicting capacitance of connection nets on an integrated circuit |
| JPH0660139A (ja) * | 1992-08-05 | 1994-03-04 | Mitsubishi Electric Corp | Ｍｏｓトランジスタの論理機能ブロックの消費電力計算装置 |
-
1995
- 1995-07-11 JP JP7174910A patent/JPH0927741A/ja active Pending
- 1995-11-27 US US08/562,846 patent/US5671148A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6321364B1 (en) | 1997-03-28 | 2001-11-20 | Nec Corporation | Method for designing integrated circuit device based on maximum load capacity |
Also Published As
| Publication number | Publication date |
|---|---|
| US5671148A (en) | 1997-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Adler et al. | Delay and power expressions for a CMOS inverter driving a resistive-capacitive load | |
| US7472038B2 (en) | Method of predicting microprocessor lifetime reliability using architecture-level structure-aware techniques | |
| KR100510035B1 (ko) | 핫캐리어열화추정방법 | |
| US5790415A (en) | Complementary network reduction for load modeling | |
| US10444264B2 (en) | Device for measuring the current flowing in an inductive load | |
| US6737870B2 (en) | Capacitance measurement method | |
| US6795802B2 (en) | Apparatus and method for calculating temporal deterioration margin amount of LSI, and LSI inspection method | |
| JPH0927741A (ja) | 論理回路チェック装置および方法 | |
| US20060220751A1 (en) | Clock jitter calculation device, clock jitter calculation method, and clock jitter calculation program | |
| CN100483424C (zh) | 用于确定电源噪声的方法和电路布置 | |
| US6493659B1 (en) | Power consumption calculating apparatus and method of the same | |
| US6990420B2 (en) | Method of estimating a local average crosstalk voltage for a variable voltage output resistance model | |
| Melcher et al. | Multiple input transitions in CMOS gates | |
| Balef et al. | Chip health tracking using dynamic in-situ delay monitoring | |
| Wang et al. | On short circuit power estimation of CMOS inverters | |
| JP4698944B2 (ja) | 半導体集積回路 | |
| Park et al. | Analytical model for switching transitions of submicron CMOS logics | |
| US20060112357A1 (en) | Sensitivity-current-based model for equivalent waveform propagation in the presence of noise for static timing analysis | |
| JPH01314015A (ja) | 論理ゲート | |
| US6973391B2 (en) | Method for predicting whether a failure of an electrical device may occur | |
| US7496491B2 (en) | Delay calculation method capable of calculating delay time with small margin of error | |
| JP2001265847A (ja) | 消費電力予測装置およびその予測方法 | |
| JP3054109B2 (ja) | 論理回路の遅延計算方法、その遅延計算装置及び遅延ライブラリの遅延データ計算方法 | |
| JP5272024B2 (ja) | 半導体装置の設計方法 | |
| KR102629216B1 (ko) | 전류 모드 방식으로 동작하는 dc-dc 컨버터의 인덕터 전류를 측정하는 센서 회로 |