JPH09283443A - 半導体薄膜の製造方法 - Google Patents
半導体薄膜の製造方法Info
- Publication number
- JPH09283443A JPH09283443A JP11522296A JP11522296A JPH09283443A JP H09283443 A JPH09283443 A JP H09283443A JP 11522296 A JP11522296 A JP 11522296A JP 11522296 A JP11522296 A JP 11522296A JP H09283443 A JPH09283443 A JP H09283443A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- amorphous silicon
- film
- dehydrogenation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 水素含有のアモルファスシリコン薄膜の脱水
素化及び結晶化を短時間で行うことができるようにす
る。 【解決手段】 第２ゲート絶縁膜２４の上面に水素含有
のアモルファスシリコン薄膜２５および窒化シリコンか
らなるチャネル保護膜形成用膜２６を連続して成膜す
る。このように、アモルファスシリコン薄膜２５をチャ
ネル保護膜形成用膜２６で被っているので、後工程の脱
水素化工程及び結晶化工程を大気中で行うことが可能と
なる。そこで、大気中においてエキシマランプの放射光
を照射することにより、アモルファスシリコン薄膜２５
の脱水素化処理を行い、次いで同じく大気中においてエ
キシマレーザを照射することにより、アモルファスシリ
コン薄膜２５を結晶化してポリシリコン薄膜２７を形成
する。
素化及び結晶化を短時間で行うことができるようにす
る。 【解決手段】 第２ゲート絶縁膜２４の上面に水素含有
のアモルファスシリコン薄膜２５および窒化シリコンか
らなるチャネル保護膜形成用膜２６を連続して成膜す
る。このように、アモルファスシリコン薄膜２５をチャ
ネル保護膜形成用膜２６で被っているので、後工程の脱
水素化工程及び結晶化工程を大気中で行うことが可能と
なる。そこで、大気中においてエキシマランプの放射光
を照射することにより、アモルファスシリコン薄膜２５
の脱水素化処理を行い、次いで同じく大気中においてエ
キシマレーザを照射することにより、アモルファスシリ
コン薄膜２５を結晶化してポリシリコン薄膜２７を形成
する。
Description
【０００１】
【発明の属する技術分野】この発明は半導体薄膜の製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】半導体薄膜の製造方法には、一例とし
て、成膜したアモルファスシリコン薄膜を結晶化してポ
リシリコン薄膜とする方法がある。そして、結晶化した
ポリシリコン薄膜によって薄膜トランジスタを形成する
ことがある。図３は従来のこのようなポリシリコン薄膜
トランジスタの製造工程の一例を示し、図４（Ａ）〜
（Ｄ）はそれぞれ図３に示す製造工程を経て製造される
ポリシリコン薄膜トランジスタの各状態における断面図
を示したものである。このポリシリコン薄膜トランジス
タの製造に際しては、まず図３に示すゲート電極形成工
程Ａにおいて、図４（Ａ）に示すように、ガラス基板１
の上面の所定の個所にゲート電極２を形成する。次に、
図３に示す２層連続成膜工程Ｂにおいて、ゲート電極２
を含むガラス基板１の上面全体にゲート絶縁膜３及び水
素含有の真性なアモルファスシリコン薄膜４を連続して
成膜する。次に、図３に示す脱水素化工程Ｃにおいて、
後の工程でエキシマレーザ照射により高エネルギを与え
たとき水素が突沸して欠陥が生じるのを避けるために、
脱水素化用真空電気炉で熱処理を行うことにより、アモ
ルファスシリコン薄膜４中の水素濃度を低減する。
て、成膜したアモルファスシリコン薄膜を結晶化してポ
リシリコン薄膜とする方法がある。そして、結晶化した
ポリシリコン薄膜によって薄膜トランジスタを形成する
ことがある。図３は従来のこのようなポリシリコン薄膜
トランジスタの製造工程の一例を示し、図４（Ａ）〜
（Ｄ）はそれぞれ図３に示す製造工程を経て製造される
ポリシリコン薄膜トランジスタの各状態における断面図
を示したものである。このポリシリコン薄膜トランジス
タの製造に際しては、まず図３に示すゲート電極形成工
程Ａにおいて、図４（Ａ）に示すように、ガラス基板１
の上面の所定の個所にゲート電極２を形成する。次に、
図３に示す２層連続成膜工程Ｂにおいて、ゲート電極２
を含むガラス基板１の上面全体にゲート絶縁膜３及び水
素含有の真性なアモルファスシリコン薄膜４を連続して
成膜する。次に、図３に示す脱水素化工程Ｃにおいて、
後の工程でエキシマレーザ照射により高エネルギを与え
たとき水素が突沸して欠陥が生じるのを避けるために、
脱水素化用真空電気炉で熱処理を行うことにより、アモ
ルファスシリコン薄膜４中の水素濃度を低減する。
【０００３】次に、図３に示す結晶化工程Ｄにおいて、
真空中においてエキシマレーザを高エネルギ密度で照射
することにより、真性なアモルファスシリコン薄膜４を
結晶化して真性なポリシリコン薄膜５を形成する。次
に、図３に示す不純物注入工程Ｅにおいて、図４（Ｂ）
に示すように、ポリシリコン薄膜５のうちチャネル領域
５ａとなる領域上に不純物注入マスク６を形成し、ポリ
シリコン薄膜５のうちチャネル領域５ａとなる領域を除
く全領域にリンなどのｎ型不純物を注入する。この後、
不純物注入マスク６を剥離する。次に、図３に示す活性
化工程Ｆにおいて、エキシマレーザを低エネルギ密度で
照射することにより、ｎ型不純物注入領域を活性化す
る。次に、図３に示すチャネル保護膜形成工程Ｇにおい
て、図４（Ｃ）に示すように、ポリシリコン薄膜５のう
ちチャネル領域５ａとなる領域上にチャネル保護膜７を
形成する。
真空中においてエキシマレーザを高エネルギ密度で照射
することにより、真性なアモルファスシリコン薄膜４を
結晶化して真性なポリシリコン薄膜５を形成する。次
に、図３に示す不純物注入工程Ｅにおいて、図４（Ｂ）
に示すように、ポリシリコン薄膜５のうちチャネル領域
５ａとなる領域上に不純物注入マスク６を形成し、ポリ
シリコン薄膜５のうちチャネル領域５ａとなる領域を除
く全領域にリンなどのｎ型不純物を注入する。この後、
不純物注入マスク６を剥離する。次に、図３に示す活性
化工程Ｆにおいて、エキシマレーザを低エネルギ密度で
照射することにより、ｎ型不純物注入領域を活性化す
る。次に、図３に示すチャネル保護膜形成工程Ｇにおい
て、図４（Ｃ）に示すように、ポリシリコン薄膜５のう
ちチャネル領域５ａとなる領域上にチャネル保護膜７を
形成する。
【０００４】次に、図３に示すデバイスエリア形成工程
Ｈにおいて、図４（Ｄ）に示すように、ポリシリコン薄
膜５のうち不要な部分を除去する。この状態では、ポリ
シリコン薄膜５の中央部は真性領域からなるチャネル領
域５ａとされ、その両側はｎ型不純物注入領域からなる
ソース領域５ｂ及びドレイン領域５ｃとされている。次
に、図３に示すソース・ドレイン電極形成工程Ｉにおい
て、チャネル保護膜７の上面両側及びソース領域５ｂ、
ドレイン領域５ｃの各上面などにソース電極８及びドレ
イン電極９を形成する。次に、図３に示すオーバーコー
ト膜成膜工程Ｊにおいて、全上面にオーバーコート膜１
０を成膜する。次に、図３に示す水素化工程Ｋにおい
て、水素化用電気炉または水素化用プラズマ炉で水素化
処理を行うことにより、ポリシリコン薄膜５のダングリ
ングボンドを減少させる。かくして、ボトムゲート型の
ポリシリコン薄膜トランジスタが製造される。
Ｈにおいて、図４（Ｄ）に示すように、ポリシリコン薄
膜５のうち不要な部分を除去する。この状態では、ポリ
シリコン薄膜５の中央部は真性領域からなるチャネル領
域５ａとされ、その両側はｎ型不純物注入領域からなる
ソース領域５ｂ及びドレイン領域５ｃとされている。次
に、図３に示すソース・ドレイン電極形成工程Ｉにおい
て、チャネル保護膜７の上面両側及びソース領域５ｂ、
ドレイン領域５ｃの各上面などにソース電極８及びドレ
イン電極９を形成する。次に、図３に示すオーバーコー
ト膜成膜工程Ｊにおいて、全上面にオーバーコート膜１
０を成膜する。次に、図３に示す水素化工程Ｋにおい
て、水素化用電気炉または水素化用プラズマ炉で水素化
処理を行うことにより、ポリシリコン薄膜５のダングリ
ングボンドを減少させる。かくして、ボトムゲート型の
ポリシリコン薄膜トランジスタが製造される。
【０００５】ところで、従来のこのようなポリシリコン
薄膜トランジスタの製造方法では、図３に示す脱水素化
工程Ｃ及び結晶化工程Ｄを行う際、図４（Ａ）に示すよ
うに、アモルファスシリコン薄膜４が露出しているの
で、真空中で行っている。このため、脱水素化工程Ｃ及
び結晶化工程Ｄにおける真空引きに時間がかかり、スル
ープットが良くないという問題があった。この発明の課
題は、脱水素化工程及び結晶化工程を短時間で行うこと
ができるようにすることである。
薄膜トランジスタの製造方法では、図３に示す脱水素化
工程Ｃ及び結晶化工程Ｄを行う際、図４（Ａ）に示すよ
うに、アモルファスシリコン薄膜４が露出しているの
で、真空中で行っている。このため、脱水素化工程Ｃ及
び結晶化工程Ｄにおける真空引きに時間がかかり、スル
ープットが良くないという問題があった。この発明の課
題は、脱水素化工程及び結晶化工程を短時間で行うこと
ができるようにすることである。
【０００６】
【課題を解決するための手段】この発明は、水素含有の
アモルファス状の半導体薄膜上に絶縁膜を形成し、常圧
雰囲気中において前記半導体薄膜にエキシマ光を照射す
ることにより、前記半導体薄膜を脱水素化するとともに
前記半導体薄膜の少なくとも一部を結晶化するようにし
たものである。
アモルファス状の半導体薄膜上に絶縁膜を形成し、常圧
雰囲気中において前記半導体薄膜にエキシマ光を照射す
ることにより、前記半導体薄膜を脱水素化するとともに
前記半導体薄膜の少なくとも一部を結晶化するようにし
たものである。
【０００７】この発明によれば、水素含有のアモルファ
ス状の半導体薄膜上に絶縁膜を形成しているので、半導
体薄膜が露出せず、したがって半導体薄膜の脱水素化及
び結晶化を常圧雰囲気中において行うことができる。こ
の結果、従来のような真空引きが不要となり、脱水素化
工程及び結晶化工程を短時間で行うことができる。
ス状の半導体薄膜上に絶縁膜を形成しているので、半導
体薄膜が露出せず、したがって半導体薄膜の脱水素化及
び結晶化を常圧雰囲気中において行うことができる。こ
の結果、従来のような真空引きが不要となり、脱水素化
工程及び結晶化工程を短時間で行うことができる。
【０００８】
【発明の実施の形態】図１はこの発明の一実施形態を適
用したポリシリコン薄膜トランジスタの製造工程を示
し、図２（Ａ）〜（Ｃ）はそれぞれ図１に示す製造工程
を経て製造されるポリシリコン薄膜トランジスタの各状
態における断面図を示したものである。このポリシリコ
ン薄膜トランジスタの製造に際しては、まず図１に示す
ゲート電極形成工程Ａにおいて、図２（Ａ）に示すよう
に、ガラス基板２１の上面の所定の個所にアルミニウム
−チタン合金からなるゲート電極２２を形成する。次
に、図１に示す陽極酸化工程Ｂにおいて、陽極酸化処理
を行うことにより、ゲート電極２２の表面に酸化アルミ
ニウムからなる第１ゲート絶縁膜２３を形成する。次
に、図１に示す３層連続成膜工程Ｃにおいて、第１ゲー
ト絶縁膜２３を含むガラス基板２１の上面全体に、ＰＥ
−ＣＶＤにより、窒化シリコンからなる第２ゲート絶縁
膜２４、水素含有の真性なアモルファスシリコン薄膜
（半導体薄膜）２５及び窒化シリコンからなるチャネル
保護膜形成用膜（絶縁膜）２６を連続して成膜する。
用したポリシリコン薄膜トランジスタの製造工程を示
し、図２（Ａ）〜（Ｃ）はそれぞれ図１に示す製造工程
を経て製造されるポリシリコン薄膜トランジスタの各状
態における断面図を示したものである。このポリシリコ
ン薄膜トランジスタの製造に際しては、まず図１に示す
ゲート電極形成工程Ａにおいて、図２（Ａ）に示すよう
に、ガラス基板２１の上面の所定の個所にアルミニウム
−チタン合金からなるゲート電極２２を形成する。次
に、図１に示す陽極酸化工程Ｂにおいて、陽極酸化処理
を行うことにより、ゲート電極２２の表面に酸化アルミ
ニウムからなる第１ゲート絶縁膜２３を形成する。次
に、図１に示す３層連続成膜工程Ｃにおいて、第１ゲー
ト絶縁膜２３を含むガラス基板２１の上面全体に、ＰＥ
−ＣＶＤにより、窒化シリコンからなる第２ゲート絶縁
膜２４、水素含有の真性なアモルファスシリコン薄膜
（半導体薄膜）２５及び窒化シリコンからなるチャネル
保護膜形成用膜（絶縁膜）２６を連続して成膜する。
【０００９】次に、図１に示す脱水素化・結晶化工程Ｄ
について説明するが、この場合、水素含有の真性なアモ
ルファスシリコン薄膜２５上にチャネル保護膜形成用膜
２６を成膜しているので、水素含有の真性なアモルファ
スシリコン薄膜２５が露出せず、したがって常圧雰囲気
中例えば大気中において行うことが可能となる。そこ
で、まず大気中においてエキシマランプの放射光（エキ
シマ光）を照射することにより、水素含有の真性なアモ
ルファスシリコン薄膜２５の脱水素化処理を行う。この
場合、エキシマランプ照射エリアをガラス基板２１を通
過させるが、エキシマランプ照射エリアは予備加熱エリ
アと本加熱エリアとからなっている。予備加熱エリアで
は、加熱温度２５０℃以下での連続照射により、本加熱
エリアにおいてゲート電極２２及び第１ゲート絶縁膜２
３中のアルミニウムにヒロックが発生するのを防止する
とともに、ガラス基板２１の熱ストレスを緩和させる。
本加熱エリアでは、ゲート電極２２の材料であるアルミ
ニウム−チタン合金の融点以下の高温での連続照射によ
り、水素含有の真性なアモルファスシリコン薄膜２５の
脱水素化処理を短時間で行う。
について説明するが、この場合、水素含有の真性なアモ
ルファスシリコン薄膜２５上にチャネル保護膜形成用膜
２６を成膜しているので、水素含有の真性なアモルファ
スシリコン薄膜２５が露出せず、したがって常圧雰囲気
中例えば大気中において行うことが可能となる。そこ
で、まず大気中においてエキシマランプの放射光（エキ
シマ光）を照射することにより、水素含有の真性なアモ
ルファスシリコン薄膜２５の脱水素化処理を行う。この
場合、エキシマランプ照射エリアをガラス基板２１を通
過させるが、エキシマランプ照射エリアは予備加熱エリ
アと本加熱エリアとからなっている。予備加熱エリアで
は、加熱温度２５０℃以下での連続照射により、本加熱
エリアにおいてゲート電極２２及び第１ゲート絶縁膜２
３中のアルミニウムにヒロックが発生するのを防止する
とともに、ガラス基板２１の熱ストレスを緩和させる。
本加熱エリアでは、ゲート電極２２の材料であるアルミ
ニウム−チタン合金の融点以下の高温での連続照射によ
り、水素含有の真性なアモルファスシリコン薄膜２５の
脱水素化処理を短時間で行う。
【００１０】次に、同じく大気中においてエキシマレー
ザ（エキシマ光）を低エネルギ密度で例えば１５０ｍＪ
／ｃｍ2程度以下で照射すると、真性なアモルファスシ
リコン薄膜２５が結晶化して真性なポリシリコン薄膜２
７が形成される。この場合、エキシマレーザのエネルギ
密度を１５０ｍＪ／ｃｍ2程度以下と低くするのは、特
にチャネル保護膜形成用膜２６を形成する窒化シリコン
膜に水素が含有されているので、この水素が突沸するの
を避けるためである。また、エキシマレーザのエネルギ
密度が１５０ｍＪ／ｃｍ2程度以下と低くても、１μｍ
程度以下のマイクロクリスタル（結晶化していないもの
も含む）が形成される。このように、脱水素化工程と結
晶化工程とを大気中で連続して行うことができるので、
従来のような真空引きが不要となり、脱水素化工程及び
結晶化工程を短時間で行うことができ、スループットを
良くすることができる。なお、結晶化工程におけるエキ
シマレーザの照射は、ビームサイズを短い幅を有する細
長い帯状とされたレーザビームをビームサイズの幅方向
にオーバーラップさせながらスキャン照射することによ
り行うようにしてもよい。この場合、オーバーラップ量
を好ましくは５０％以上、より好ましくは９０〜９９％
とする。
ザ（エキシマ光）を低エネルギ密度で例えば１５０ｍＪ
／ｃｍ2程度以下で照射すると、真性なアモルファスシ
リコン薄膜２５が結晶化して真性なポリシリコン薄膜２
７が形成される。この場合、エキシマレーザのエネルギ
密度を１５０ｍＪ／ｃｍ2程度以下と低くするのは、特
にチャネル保護膜形成用膜２６を形成する窒化シリコン
膜に水素が含有されているので、この水素が突沸するの
を避けるためである。また、エキシマレーザのエネルギ
密度が１５０ｍＪ／ｃｍ2程度以下と低くても、１μｍ
程度以下のマイクロクリスタル（結晶化していないもの
も含む）が形成される。このように、脱水素化工程と結
晶化工程とを大気中で連続して行うことができるので、
従来のような真空引きが不要となり、脱水素化工程及び
結晶化工程を短時間で行うことができ、スループットを
良くすることができる。なお、結晶化工程におけるエキ
シマレーザの照射は、ビームサイズを短い幅を有する細
長い帯状とされたレーザビームをビームサイズの幅方向
にオーバーラップさせながらスキャン照射することによ
り行うようにしてもよい。この場合、オーバーラップ量
を好ましくは５０％以上、より好ましくは９０〜９９％
とする。
【００１１】次に、図１に示すチャネル保護膜形成工程
Ｅにおいて、図２（Ｂ）に示すように、チャネル保護膜
形成用膜２６のうち不要な部分を除去することにより、
ポリシリコン薄膜２７上の所定の個所にチャネル保護膜
２６ａを形成する。次に、図１に示すｎ型シリコン成膜
工程Ｆにおいて、チャネル保護膜２６ａを含むポリシリ
コン薄膜２７の上面全体にＰＥ−ＣＶＤによりリンなど
がドープされたｎ型シリコン膜２８を成膜する。次に、
図１に示すデバイスエリア形成工程Ｇにおいて、図２
（Ｃ）に示すように、ｎ型シリコン膜２８のうち不要な
部分を除去してソース領域２８ａ及びドレイン領域２８
ｂを形成するとともに、ポリシリコン薄膜２７のうち不
要な部分を除去してチャネル領域２７ａを形成する。す
なわち、チャネル保護膜２６ａの上面両側及びその両側
におけるチャネル領域２７ａの各上面にソース領域２８
ａ及びドレイン領域２８ｂを形成する。この場合、チャ
ネル領域２７ａは真性ポリシリコンからなり、ソース領
域２８ａ及びドレイン領域２８ｂはｎ型シリコンからな
っている。このように、ソース領域２８ａ及びドレイン
領域２８ｂを、成膜したｎ型シリコン膜によって形成し
ているので、不純物注入工程及び活性化工程が不要とな
り、したがってこれによっても製造工程を簡略化するこ
とができる。なお、ソース領域２８ａ及びドレイン領域
２８ｂはｎ型アモルファスシリコンあるいはｎ型ポリシ
リコンからなるものであってもよい。
Ｅにおいて、図２（Ｂ）に示すように、チャネル保護膜
形成用膜２６のうち不要な部分を除去することにより、
ポリシリコン薄膜２７上の所定の個所にチャネル保護膜
２６ａを形成する。次に、図１に示すｎ型シリコン成膜
工程Ｆにおいて、チャネル保護膜２６ａを含むポリシリ
コン薄膜２７の上面全体にＰＥ−ＣＶＤによりリンなど
がドープされたｎ型シリコン膜２８を成膜する。次に、
図１に示すデバイスエリア形成工程Ｇにおいて、図２
（Ｃ）に示すように、ｎ型シリコン膜２８のうち不要な
部分を除去してソース領域２８ａ及びドレイン領域２８
ｂを形成するとともに、ポリシリコン薄膜２７のうち不
要な部分を除去してチャネル領域２７ａを形成する。す
なわち、チャネル保護膜２６ａの上面両側及びその両側
におけるチャネル領域２７ａの各上面にソース領域２８
ａ及びドレイン領域２８ｂを形成する。この場合、チャ
ネル領域２７ａは真性ポリシリコンからなり、ソース領
域２８ａ及びドレイン領域２８ｂはｎ型シリコンからな
っている。このように、ソース領域２８ａ及びドレイン
領域２８ｂを、成膜したｎ型シリコン膜によって形成し
ているので、不純物注入工程及び活性化工程が不要とな
り、したがってこれによっても製造工程を簡略化するこ
とができる。なお、ソース領域２８ａ及びドレイン領域
２８ｂはｎ型アモルファスシリコンあるいはｎ型ポリシ
リコンからなるものであってもよい。
【００１２】次に、図１に示すソース・ドレイン電極形
成工程Ｈにおいて、ソース領域２８ａ及びドレイン領域
２８ｂの各上面などに、クロムからなる第１ソース電極
２９及び第１ドレイン電極３０を形成し、続いてその各
上面にアルミニウム−チタン合金からなる第２ソース電
極３１及び第２ドレイン電極３２を形成する。次に、図
１に示すオーバーコート膜成膜工程Ｉにおいて、全上面
にオーバーコート膜３３を成膜する。次に、図１に示す
水素化工程Ｊにおいて、水素化用電気炉または水素化用
プラズマ炉で水素化処理を行うことにより、チャネル領
域２７ａ、ソース領域２８ａ及びドレイン領域２８ｂの
ダングリングボンドを減少させる。かくして、ボトムゲ
ート型のポリシリコン薄膜トランジスタが製造される。
成工程Ｈにおいて、ソース領域２８ａ及びドレイン領域
２８ｂの各上面などに、クロムからなる第１ソース電極
２９及び第１ドレイン電極３０を形成し、続いてその各
上面にアルミニウム−チタン合金からなる第２ソース電
極３１及び第２ドレイン電極３２を形成する。次に、図
１に示すオーバーコート膜成膜工程Ｉにおいて、全上面
にオーバーコート膜３３を成膜する。次に、図１に示す
水素化工程Ｊにおいて、水素化用電気炉または水素化用
プラズマ炉で水素化処理を行うことにより、チャネル領
域２７ａ、ソース領域２８ａ及びドレイン領域２８ｂの
ダングリングボンドを減少させる。かくして、ボトムゲ
ート型のポリシリコン薄膜トランジスタが製造される。
【００１３】ところで、図１に示す製造工程を、従来の
同型のつまりボトムゲート型のアモルファスシリコン薄
膜トランジスタの製造工程と比較した場合、脱水素化・
結晶化工程Ｄが付加されているだけであるので、従来の
ボトムゲート型のアモルファスシリコン薄膜トランジス
タの製造プロセスラインに脱水素化・結晶化工程Ｄのた
めのエキシマランプ装置及びエキシマレーザ装置を付加
すると、従来のボトムゲート型のアモルファスシリコン
薄膜トランジスタの製造プロセスラインを若干変更して
そのまま使用することにより、この発明のポリシリコン
薄膜トランジスタを製造することができることになる。
なお、この発明は、ｐ型のポリシリコン薄膜トランジス
タにも適用することができる。
同型のつまりボトムゲート型のアモルファスシリコン薄
膜トランジスタの製造工程と比較した場合、脱水素化・
結晶化工程Ｄが付加されているだけであるので、従来の
ボトムゲート型のアモルファスシリコン薄膜トランジス
タの製造プロセスラインに脱水素化・結晶化工程Ｄのた
めのエキシマランプ装置及びエキシマレーザ装置を付加
すると、従来のボトムゲート型のアモルファスシリコン
薄膜トランジスタの製造プロセスラインを若干変更して
そのまま使用することにより、この発明のポリシリコン
薄膜トランジスタを製造することができることになる。
なお、この発明は、ｐ型のポリシリコン薄膜トランジス
タにも適用することができる。
【００１４】
【発明の効果】以上説明したように、この発明によれ
ば、アモルファス状の半導体薄膜の脱水素化及び結晶化
を常圧雰囲気中において行うことができるので、従来の
ような真空引きが不要となり、脱水素化工程及び結晶化
工程を短時間で行うことができ、スループットを良くす
ることができる。
ば、アモルファス状の半導体薄膜の脱水素化及び結晶化
を常圧雰囲気中において行うことができるので、従来の
ような真空引きが不要となり、脱水素化工程及び結晶化
工程を短時間で行うことができ、スループットを良くす
ることができる。
【図１】この発明の一実施形態を適用したポリシリコン
薄膜トランジスタの製造工程を示す図。
薄膜トランジスタの製造工程を示す図。
【図２】（Ａ）〜（Ｃ）はそれぞれ図１に示す製造工程
を経て製造されるポリシリコン薄膜トランジスタの各状
態における断面図。
を経て製造されるポリシリコン薄膜トランジスタの各状
態における断面図。
【図３】従来のポリシリコン薄膜トランジスタの製造工
程を示す図。
程を示す図。
【図４】（Ａ）〜（Ｄ）はそれぞれ図３に示す製造工程
を経て製造されるポリシリコン薄膜トランジスタの各状
態における断面図。
を経て製造されるポリシリコン薄膜トランジスタの各状
態における断面図。
２１ ガラス基板 ２２ ゲート電極 ２３ 第１ゲート絶縁膜 ２４ 第２ゲート絶縁膜 ２５ アモルファスシリコン薄膜（半導体薄膜） ２６ チャネル保護膜形成用膜（絶縁膜） ２７ ポリシリコン薄膜
Claims (5)
- 【請求項１】 水素含有のアモルファス状の半導体薄膜
上に絶縁膜を形成し、常圧雰囲気中において前記半導体
薄膜にエキシマ光を照射することにより、前記半導体薄
膜を脱水素化するとともに前記半導体薄膜の少なくとも
一部を結晶化することを特徴とする半導体薄膜の製造方
法。 - 【請求項２】 請求項１記載の発明において、前記常圧
雰囲気は大気であることを特徴とする半導体薄膜の製造
方法。 - 【請求項３】 請求項１または２記載の発明において、
前記半導体薄膜の脱水素化はエキシマランプの照射によ
り行い、前記半導体薄膜の結晶化はエキシマレーザの照
射により行うことを特徴とする半導体薄膜の製造方法。 - 【請求項４】 請求項３記載の発明において、前記エキ
シマランプを照射し、次いで前記エキシマレーザを照射
することを特徴とする半導体薄膜の製造方法。 - 【請求項５】 請求項１〜４のいずれかに記載の発明に
おいて、前記アモルファス状の半導体薄膜はアモルファ
スシリコン薄膜であることを特徴とする半導体薄膜の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11522296A JPH09283443A (ja) | 1996-04-15 | 1996-04-15 | 半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11522296A JPH09283443A (ja) | 1996-04-15 | 1996-04-15 | 半導体薄膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09283443A true JPH09283443A (ja) | 1997-10-31 |
Family
ID=14657391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11522296A Pending JPH09283443A (ja) | 1996-04-15 | 1996-04-15 | 半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09283443A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100284709B1 (ko) * | 1998-01-24 | 2001-04-02 | 구본준, 론 위라하디락사 | 비정질실리콘박막을결정화하는방법 |
| US6927109B1 (en) * | 1999-07-05 | 2005-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus laser irradiation method, semiconductor device and method of manufacturing a semiconductor device |
| US7078321B2 (en) * | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2008040478A (ja) * | 2006-08-09 | 2008-02-21 | Samsung Sdi Co Ltd | 有機発光表示装置 |
| US7338913B2 (en) | 1999-08-18 | 2008-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic device |
| CN102379027A (zh) * | 2010-06-21 | 2012-03-14 | 松下电器产业株式会社 | 硅薄膜的结晶化方法以及硅薄膜晶体管器件的制造方法 |
| WO2013061383A1 (ja) * | 2011-10-28 | 2013-05-02 | パナソニック株式会社 | 薄膜半導体装置及びその製造方法 |
| CN109417099A (zh) * | 2016-04-25 | 2019-03-01 | 堺显示器制品株式会社 | 薄膜晶体管、显示装置和薄膜晶体管制造方法 |
-
1996
- 1996-04-15 JP JP11522296A patent/JPH09283443A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100284709B1 (ko) * | 1998-01-24 | 2001-04-02 | 구본준, 론 위라하디락사 | 비정질실리콘박막을결정화하는방법 |
| US6927109B1 (en) * | 1999-07-05 | 2005-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus laser irradiation method, semiconductor device and method of manufacturing a semiconductor device |
| US7419861B2 (en) | 1999-07-05 | 2008-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus, laser irradiation method, semiconductor device, and method of manufacturing a semiconductor device |
| US7338913B2 (en) | 1999-08-18 | 2008-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and electronic device |
| US7078321B2 (en) * | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7307283B2 (en) | 2000-06-19 | 2007-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2008040478A (ja) * | 2006-08-09 | 2008-02-21 | Samsung Sdi Co Ltd | 有機発光表示装置 |
| CN102379027A (zh) * | 2010-06-21 | 2012-03-14 | 松下电器产业株式会社 | 硅薄膜的结晶化方法以及硅薄膜晶体管器件的制造方法 |
| WO2013061383A1 (ja) * | 2011-10-28 | 2013-05-02 | パナソニック株式会社 | 薄膜半導体装置及びその製造方法 |
| US8912054B2 (en) | 2011-10-28 | 2014-12-16 | Panasonic Corporation | Thin-film semiconductor device and method of manufacturing the same |
| CN109417099A (zh) * | 2016-04-25 | 2019-03-01 | 堺显示器制品株式会社 | 薄膜晶体管、显示装置和薄膜晶体管制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3778456B2 (ja) | 絶縁ゲイト型薄膜半導体装置の作製方法 | |
| JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JP2001053020A (ja) | 半導体薄膜の結晶化方法及び薄膜半導体装置の製造方法 | |
| JPH09283443A (ja) | 半導体薄膜の製造方法 | |
| JPH0794756A (ja) | 半導体装置の作製方法 | |
| JPH06333823A (ja) | 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置 | |
| JPH0691032B2 (ja) | 半導体装置の製造方法 | |
| JPH09186336A (ja) | 薄膜トランジスタの製造方法 | |
| JP3630593B2 (ja) | 半導体装置、半導体装置の作製方法、及び液晶表示装置 | |
| JP3774278B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JPH0797565B2 (ja) | 半導体装置の製造方法 | |
| JP2531383B2 (ja) | 薄膜トランジスタの製法 | |
| JP2725669B2 (ja) | 半導体装置の製法 | |
| JP2831006B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2500484B2 (ja) | 薄膜トランジスタの製法 | |
| JP3842083B2 (ja) | 薄膜トランジスタ及びその作製方法並びに表示装置 | |
| JPH06181178A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6159820A (ja) | 半導体装置の製造方法 | |
| JP2939819B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3767727B2 (ja) | 半導体装置の作製方法 | |
| JP3567937B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH03284831A (ja) | 半導体薄膜の形成方法 | |
| JP2002100637A (ja) | 薄膜トランジスタ及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060202 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060814 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |
|
| A521 | Written amendment |
Effective date: 20061031 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061215 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091023 |