JPH09283519A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH09283519A
JPH09283519A JP8085003A JP8500396A JPH09283519A JP H09283519 A JPH09283519 A JP H09283519A JP 8085003 A JP8085003 A JP 8085003A JP 8500396 A JP8500396 A JP 8500396A JP H09283519 A JPH09283519 A JP H09283519A
Authority
JP
Japan
Prior art keywords
insulating film
polishing
opening
plug
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8085003A
Other languages
English (en)
Inventor
Mitsunari Satake
光成 佐竹
Shuichi Mayumi
周一 真弓
Mikio Nishio
幹夫 西尾
Tomoyasu Murakami
友康 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8085003A priority Critical patent/JPH09283519A/ja
Publication of JPH09283519A publication Critical patent/JPH09283519A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 研磨プロセスを用いて一層の配線を形成する
場合、従来は、絶縁膜の研磨とプラグ材料の研磨の2回
研磨プロセスを必要としたが、生産コストを低減するた
めに1回のみの研磨で絶縁膜の平坦化とプラグ形成を行
う。 【解決手段】 半導体基板10上にアルミニウム合金配
線12を形成し、全面に均一な厚さの絶縁膜13を堆積
する。前記絶縁膜の凸部に開口部14を形成し、タング
ステン15を選択的に開口部14内に埋め込む。その
後、KOHまたはNH4OHまたは有機アルカリまたは
水に研磨粒子であるシリカまたはセリウムを含有するス
ラリーを用いて開口部14内以外のタングステン15を
完全に除去し、かつ、絶縁膜表面の段差を緩和し、タン
グステンプラグ16を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、プラグの形成方法に関するものであ
る。
【0002】
【従来の技術】近年、半導体装置のプラグを形成する手
法として、平坦な絶縁膜に設けた開口部内に金属を埋め
込んだ後、余剰の金属を化学機械研磨等を用いて除去す
るプロセスが実用化されつつある。
【0003】上記の開口部内に金属を埋め込む方法とし
ては、金属を全面に堆積する方法と、開口部内に選択的
に堆積する方法の2種類がある。この2種類の方法のう
ち、全面堆積の場合、絶縁膜上に密着層(バリヤー層)
を堆積するのが一般的であるが、密着層(バリヤー層)
のオーバーハングによりプラグ内部にボイドが発生する
という問題が生じるため、選択堆積が現在主流になりつ
つある。
【0004】選択堆積の場合、絶縁膜に形成されたホー
ルの深さのばらつきや堆積条件のばらつきなどを考慮し
て、開口部の上部まで堆積するのが一般的であり、余剰
の金属を化学機械研磨によって除去する。そこで、以下
では図面を参照しながら選択堆積を用いたプラグの形成
方法(半導体装置の製造方法)について説明する。
【0005】図2は従来法における、プラグ形成方法の
概略工程断面図を示したものである。
【0006】まず図2(a)に示すように、例えば半導
体基板20の上に形成された平坦な絶縁膜21上にアル
ミニウム合金などの配線22を形成し、その後、絶縁膜
23を全面に均一な厚さになるように堆積する。このと
き、絶縁膜23の表面には、配線22の高さと同等の段
差が生じている。
【0007】次に、図2(b)に示すように、KOHま
たはNH4OHまたは有機アルカリまたは水に、シリカ
またはセリウムなどの研磨粒子を含有する研磨剤(スラ
リー)を用いて絶縁膜23に化学機械研磨を施し、絶縁
膜23表面の段差を緩和する。
【0008】次に、図2(c)に示すように、配線22
上のコンタクトを形成する領域の絶縁膜23をドライエ
ッチングにより除去し、配線22まで到達する開口部2
4を形成する。
【0009】その後、図2(d)に示すように、開口部
24内に選択的に、プラグ材料として例えばタングステ
ン25を堆積する。しかしここでは、前述したように、
タングステン25は、開口部24の深さのばらつきや堆
積条件のばらつきなどを考慮する必要性があり、開口部
24の上部までタングステン25を堆積する。
【0010】次に、図2(e)に示すように、開口部2
4内以外に堆積したタングステンを、酸化剤として例え
ば過酸化水素または硝酸鉄、研磨粒子として例えばアル
ミナなどを含むスラリーを用いた化学機械研磨を施して
除去し、タングステンプラグを形成する。
【0011】以上配線上にコンタクトを形成する場合に
ついて説明したが、素子領域上にコンタクトを形成する
場合においても同様である。
【0012】上記したように、プラグ材料の選択堆積、
及び研磨プロセスを用いてタングステンなどのプラグを
形成する従来の方法においては、絶縁膜表面の平坦化
と、開口部内以外のプラグ材料の除去の2回の研磨プロ
セスを用いる必要がある。
【0013】
【発明が解決しようとする課題】しかしながら、2回の
研磨プロセスを行うには、2台の研磨装置が必要である
ため、生産コストが上昇してしまう。当然のことなが
ら、配線層数の増加により(1層形成するのに2台の研
磨装置が必要であるため)、そのコストはさらに上昇し
てしまう。
【0014】そこで、本発明の絶縁膜の開口部内に金属
を埋め込む半導体装置の製造方法は、金属材料の選択堆
積の場合に於て、研磨プロセスを用いて低コストな製造
方法を提供することを目的とするものである。
【0015】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、半導体基板上に、少なくとも、段差を形
成する工程と、全面に均一な厚さの絶縁膜を堆積する工
程と、前記絶縁膜の凸部の所望の領域を除去して開口部
を形成する工程と、金属を前記開口部内に選択的に堆積
し前記開口部に前記金属を埋め込む工程と、上記金属な
らびに上記絶縁膜を研磨する工程により構成されたもの
であって、上記金属ならびに上記絶縁膜を研磨する際の
研磨剤(スラリー)は、 KOHまたはNH4OHまたは
有機アルカリまたは水に、研磨粒子であるシリカまたは
セリウムを含有していることを特徴とするものである。
【0016】そして本発明は上記した構成によって、研
磨する際に金属材料と絶縁膜にかかる圧力が等しい場
合、研磨される速度は金属材料より絶縁膜の方が大きく
なるが、金属材料は絶縁膜の凸部に埋め込まれているた
め、その部分では圧力が増大し、金属材料の研磨速度は
凸部以外の絶縁膜の研磨速度より大きくなる。よって、
絶縁膜及び金属材料全体が平坦化され、すなわち、絶縁
膜の平坦化と金属材料の余剰部分の除去の2回の研磨を
施さなくても、一般に絶縁膜の研磨平坦化に用いられて
いるスラリーにて一度に両方を研磨することにより、両
目的を達成することができる。
【0017】
【発明の実施の形態】以下、本発明の絶縁膜の開口部内
に金属を埋め込む半導体装置の製造方法の一実施の形態
について、図面を参照しながら説明する。
【0018】図1は本発明の実施の形態におけるプラグ
の形成方法(半導体装置の製造方法)の断面工程図を示
したものであり、以下では図1(a)〜(d)にそって
本発明を説明する。
【0019】まず図1(a)に示すように、半導体基板
10上に形成された絶縁膜11上に、導電性材料の配線
として例えば幅2μm、厚み0.5μmのアルミニウム
/シリコン/銅の合金配線12を形成し、その後、均一
な厚さの絶縁膜13をCVDにより例えば1μm堆積す
る。このとき、絶縁膜13の表面には配線12の存在に
伴う段差が生じるため、その段差の高さは配線12の厚
みと同じ0.5μmとなる。
【0020】次に、図1(b)に示すように、絶縁膜1
3の凸部の領域(すなわちプラグを形成し、配線12と
整合する領域)にドライエッチングを施し、配線12に
到達する例えば直径0.8μmの開口部14を形成す
る。
【0021】次に、図1(c)に示すように、開口部1
4内部に、選択的にプラグ材料として例えばタングステ
ン15をCVDで堆積する。ここでは、開口部14の深
さのばらつきや堆積条件のばらつきなどを考慮する必要
性があり、開口部14の上部までタングステン15を堆
積する。なお、プラグ材料はタングステン以外にもアル
ミニウム、銅などの金属を用いてもよい。
【0022】次に、図1(d)に示すようにKOHまた
はNH4OHまたは有機アルカリまたは水に、シリカま
たはセリウムなどの研磨粒子を含有するスラリーを用い
た化学機械研磨を、絶縁膜及びタングステンに同時に施
す。絶縁膜及びタングステンにかかる圧力が等しい場
合、絶縁膜の方が研磨速度は大きいが、タングステン1
5は図1(c)に示すように絶縁膜13の凸部に埋め込
まれており、さらに凸部の上部まで堆積されているた
め、この部分には高圧力が作用し、タングステン15の
研磨速度は大幅に増大する。また凸部の絶縁膜は凸部以
外の絶縁膜より高圧力が作用するため、凸部の絶縁膜の
研磨速度は凸部以外の絶縁膜の研磨速度より大きくな
る。よって、結局、絶縁膜13の平坦化と余剰のタング
ステンの除去が、その表面が平坦になるように、同時に
達成される。
【0023】なお、本発明では、絶縁膜の段差は、下部
の配線の厚みによって生じるとしたが、絶縁膜に段差を
生じさせるものは配線に限らずゲート絶縁膜等の素子領
域などでもかまわない。
【0024】また、本発明では、プラグが堆積される開
口部を形成する絶縁膜が配線によって生じた段差を有す
るものの上に形成される場合に適用されるものであり、
この段差とは、配線等によって積極的(意識的に)に生
じた段差のことを示しており、絶縁膜を単に堆積した際
に多少生じる凹凸のような段差のことを示しているので
はない。
【0025】さらに、意識的に生じた段差も、その側面
が非常になだらかな場合には、その上に堆積される絶縁
膜にも段差が生じにくくなるため、段差の角度も30度
以上のものが本発明の対象となる。
【0026】
【発明の効果】以上のように本発明は、一層の配線を形
成する際の研磨プロセスを、プラグ材料と絶縁膜を1度
に研磨することにより、従来必要とされた2回から1回
に低減することができ、生産コストを下げることが可能
となる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるプラグを有する半
導体装置の製造工程断面図
【図2】従来のプラグを有する半導体装置の製造工程断
面図
【符号の説明】
10 半導体基板 11 絶縁膜 12 配線 13 絶縁膜 14 開口部 15 タングステン 16 タングステンプラグ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 友康 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】段差を有する半導体基板上全面に均一な厚
    さの絶縁膜を堆積する工程と、前記絶縁膜の凸部の所望
    の領域を除去して開口部を形成する工程と、前記開口部
    内に金属を選択的に堆積し前記開口部に前記金属を埋め
    込む工程と、前記金属及び前記絶縁膜を同時に研磨する
    工程とを有する半導体装置の製造方法であって、前記金
    属及び前記絶縁膜を研磨する工程において、その研磨剤
    が、KOH、NH4OH、有機アルカリまたは水に対し
    て研磨粒子であるシリカまたはセリウムを含有させたも
    のであることを特徴とする半導体装置の製造方法。
  2. 【請求項2】半導体基板上に形成された段差が、配線パ
    ターンまたはゲート電極の形成によって生じたものであ
    ることを特徴とする請求項1に記載の半導体装置の製造
    方法。
JP8085003A 1996-04-08 1996-04-08 半導体装置の製造方法 Pending JPH09283519A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8085003A JPH09283519A (ja) 1996-04-08 1996-04-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8085003A JPH09283519A (ja) 1996-04-08 1996-04-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09283519A true JPH09283519A (ja) 1997-10-31

Family

ID=13846530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8085003A Pending JPH09283519A (ja) 1996-04-08 1996-04-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH09283519A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032758A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法
KR100611064B1 (ko) * 2004-07-15 2006-08-10 삼성전자주식회사 화학 기계적 연마 공정용 슬러리 조성물, 상기 슬러리조성물을 이용한 화학 기계적 연마 방법 및 상기 방법을이용한 게이트 패턴의 형성 방법
JP2007027343A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032758A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法
KR100611064B1 (ko) * 2004-07-15 2006-08-10 삼성전자주식회사 화학 기계적 연마 공정용 슬러리 조성물, 상기 슬러리조성물을 이용한 화학 기계적 연마 방법 및 상기 방법을이용한 게이트 패턴의 형성 방법
JP2007027343A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
KR100400037B1 (ko) 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
JP2000269213A5 (ja)
JPH11111656A (ja) 半導体装置の製造方法
JPH06310478A (ja) 表面平坦化法
JP2000208516A (ja) 多層配線構造をもつ半導体装置およびその製造方法。
JPH08222630A (ja) 多層配線形成方法
JPH05218017A (ja) 半導体装置の製造方法
JPH09283519A (ja) 半導体装置の製造方法
US6969687B2 (en) Method of planarizing a semiconductor die
JP3487051B2 (ja) 半導体装置の製造方法
CN112599473A (zh) 半导体器件中互连层和接触孔层的形成方法
JP3932345B2 (ja) 象嵌技法を利用した微細金属パターン形成方法
CN101562147A (zh) 一种去除残留缺陷的方法
US7453152B2 (en) Device having reduced chemical mechanical planarization
JP3374901B2 (ja) 半導体装置
KR20020010811A (ko) 금속배선의 형성 방법
JPH0579165B2 (ja)
JPH09162288A (ja) 配線構造およびその形成方法
JPH0758104A (ja) 半導体装置の製造方法
JPH0587133B2 (ja)
JPH07106277A (ja) 半導体装置の製造方法
JP2001102448A (ja) 配線の形成方法
JPH10209279A (ja) 金属プラグの形成方法
JP2001176872A (ja) 半導体装置の製造方法
JPS6113375B2 (ja)